第十章數(shù)字電子技術(shù)基礎(chǔ)實(shí)驗(yàn)實(shí)驗(yàn)一集成門電路邏輯功能測(cè)試實(shí)驗(yàn)二門電路參數(shù)測(cè)試實(shí)驗(yàn)三組合邏輯電路的分析與設(shè)計(jì)實(shí)驗(yàn)四譯碼器及其應(yīng)用實(shí)驗(yàn)五數(shù)據(jù)選擇器及其應(yīng)用實(shí)驗(yàn)六觸發(fā)器邏輯功能的測(cè)試及轉(zhuǎn)換實(shí)驗(yàn)七計(jì)數(shù)器及其應(yīng)用實(shí)驗(yàn)八移位寄存器

實(shí)驗(yàn)九555時(shí)基電路及其應(yīng)用

實(shí)驗(yàn)十D/A、A/D轉(zhuǎn)換器實(shí)驗(yàn)一集成門電路邏輯功能測(cè)試

一、實(shí)驗(yàn)?zāi)康?/p>

(1)掌握門電路邏輯功能測(cè)試的方法。

(2)了解集成邏輯門電路的外形及引腳排列。

(3)初步掌握數(shù)字電路實(shí)驗(yàn)儀器的使用方法。

二、實(shí)驗(yàn)說明

組成數(shù)字邏輯電路的基本單元有兩大部分：一部分是門電路；另一部分是觸發(fā)器。

門電路實(shí)際上是一種條件開關(guān)電路，只有在輸入信號(hào)滿足一定的邏輯條件時(shí)，開關(guān)電路才允許信號(hào)通過，否則信號(hào)就不能通過，即門電路的輸出信號(hào)與輸入信號(hào)之間存在著一定的邏輯關(guān)系，故又稱之為邏輯門電路。

本次實(shí)驗(yàn)中，通過測(cè)試74LS04、74LS02、74LS86和74LS00等幾種集成門電路的邏輯功能，掌握常用門電路的邏輯功能及其測(cè)試方法。

三、實(shí)驗(yàn)器件

1．DZX-1B電子學(xué)綜合實(shí)驗(yàn)臺(tái)1臺(tái)

2．C0S5020BF雙蹤示波器1臺(tái)

3．XD22低頻信號(hào)發(fā)生器1臺(tái)

4．?dāng)?shù)字式萬用表1只

5．74LS04、74LS02、74LS86、CC4011各一片四、實(shí)驗(yàn)內(nèi)容及步驟

1．電平開關(guān)和電平顯示器的使用和檢測(cè)

首先給電平顯示器連接+5V電源，然后用連接導(dǎo)線把某個(gè)邏輯電平開關(guān)（如S1）分別與L1—L16相連接，觀察顯示器發(fā)光情況；再用連接導(dǎo)線把某個(gè)邏輯電平顯示器（如L1）依次與S1—S16相連接，并上下?lián)軇?dòng)電平開關(guān)，觀察顯示器發(fā)光情況，將有問題的電平開關(guān)及電平顯示器記錄下來，并報(bào)告教師進(jìn)行處理。

2．測(cè)試常用門電路的邏輯功能

(1）實(shí)驗(yàn)電路如圖10－1－1所示。給待測(cè)集成門電路接通+5V電源，被測(cè)門電路（取器件中的一個(gè)門進(jìn)行測(cè)試）的輸入端接邏輯電平開關(guān)，輸出端接電平顯示器，按表10－1－1的要求改變輸入端的電平狀態(tài)，將輸出結(jié)果記入表10－1－1中，并根據(jù)輸出結(jié)果總結(jié)其邏輯功能。圖10－1－1表10－1－1

(2）觀察與非門的開關(guān)控制作用。將被測(cè)與非門的A端接通連續(xù)方波信號(hào)（f＝1kHz，UP＝3V），B端接邏輯電平開關(guān)輸出。當(dāng)B端分別為“0”、“1”時(shí),用示波器觀察并記錄其輸入、輸出波形于圖10-1-2中。圖10－1-2

五、預(yù)習(xí)要求

(1)復(fù)習(xí)門電路的工作原理。

(2)TTL門電路和CMOS門電路閑置輸入端的處理有何不同?(3)熟悉實(shí)驗(yàn)用各集成電路的引腳功能。

六、實(shí)驗(yàn)報(bào)告

(1)整理測(cè)試數(shù)據(jù)及波形，并加以分析。

(2)如果與非門的一個(gè)輸入端接連續(xù)方波信號(hào),那么：

①其余輸入端是什么狀態(tài)時(shí)，允許脈沖通過？脈沖通過時(shí)輸出波形與輸入端波形有何不同？

②其余輸入端是什么狀態(tài)時(shí)，不允許脈沖通過？這種情況下的與非門輸出是什么狀態(tài)？

③根據(jù)實(shí)驗(yàn)結(jié)果說明當(dāng)與非門的輸入端并聯(lián)使用時(shí)，實(shí)現(xiàn)什么樣的邏輯功能？

實(shí)驗(yàn)二門電路參數(shù)測(cè)試

一、實(shí)驗(yàn)?zāi)康?/p>

(1)理解TTL門電路主要參數(shù)的意義。

(2)掌握TTL與非門電路主要參數(shù)的測(cè)試方法。

二、實(shí)驗(yàn)說明

和使用其它器件一樣，熟悉并正確理解門電路的各項(xiàng)參數(shù)是非常重要的。本實(shí)驗(yàn)以二輸入與非門電路74LS00為例,測(cè)試其主要參數(shù)，并學(xué)習(xí)門電路參數(shù)測(cè)試的方法。相關(guān)參數(shù)的定義參見本書中有關(guān)章節(jié)的內(nèi)容。三、實(shí)驗(yàn)器件

(1)DZX—1B電子學(xué)綜合實(shí)驗(yàn)臺(tái)1臺(tái)

(2)數(shù)字直流電壓表 1只

(3)74LS00四2輸入與非門 1片

四、實(shí)驗(yàn)內(nèi)容及步驟

1.測(cè)低電平輸出電源電流ICCL和高電平輸出電源電流ICCH

與非門處于不同的工作狀態(tài)，電源提供的電流是不同的。ICCL是指所有輸入端懸空，輸出端空載時(shí)，電源提供給器件的電流。ICCH是指輸出端空載，每個(gè)門各有一個(gè)以上的輸入端接地時(shí)，電源提供給器件的電流。它們的大小標(biāo)志著器件的靜態(tài)特性。ICCL和ICCH測(cè)試電路如圖10-2-1（a）、（b）所示。測(cè)試結(jié)果記入表10－2－1中。圖10－2-1表10-2-1

TTL與非門靜態(tài)參數(shù)測(cè)試

2．測(cè)低電平輸入電流IIL和高電平輸入電流IIH

IIL是指被測(cè)輸入端接地，其余輸入端懸空時(shí)，流入被測(cè)輸入端的電流值。在多級(jí)電路連接時(shí)，IIL就是灌入前級(jí)的負(fù)載電流。IIH是指被測(cè)輸入端接高電平，其余輸入端接地，流入被測(cè)輸入端的電流值。在多級(jí)電路連接時(shí)，IIH是前級(jí)輸出高電平時(shí)的拉電流負(fù)載。IIL和IIH的測(cè)試電路如圖10－2－1（c）、（d）所示。測(cè)試結(jié)果記入表10－2－1中。圖10－2－1圖10－2-2圖10－2-3

5．測(cè)平均傳輸延遲時(shí)間tpd

tpd是衡量門電路開關(guān)速度的參數(shù)，它的測(cè)試電路如圖10-2-4所示。其工作原理是：假設(shè)電路在接通電源后某一瞬間，電路中的輸入為邏輯“1”，經(jīng)過三級(jí)門的延遲后，輸入由原來的邏輯“1”變?yōu)檫壿嫛埃啊?；再?jīng)過三級(jí)門的延遲后，輸入電平又重新回到邏輯“1”，電路中其它各點(diǎn)電平也跟隨變化。這說明，要使輸入發(fā)生一個(gè)周期的振蕩，必須經(jīng)過六級(jí)門的延遲時(shí)間。因此平均傳輸延遲時(shí)間為tpd=T/6，其中T為圖10-2-4所示環(huán)形振蕩器的振蕩周期。結(jié)果記于表10-2-2中。圖10－2－4五、預(yù)習(xí)要求

(1)預(yù)習(xí)TTL與非門各參數(shù)的意義。

(2)了解TTL與非門各參數(shù)的測(cè)試方法。

(3)熟悉74LS00的外引線功能

六、實(shí)驗(yàn)報(bào)告

(1)整理、分析實(shí)驗(yàn)數(shù)據(jù)。

(2)在直角計(jì)算紙（坐標(biāo)紙）上畫出電壓傳輸特性曲線，并在曲線上標(biāo)出開門電平UON和關(guān)門電平UOFF。實(shí)驗(yàn)三組合邏輯電路的分析與設(shè)計(jì)

一、實(shí)驗(yàn)?zāi)康?/p>

(1)熟悉組合邏輯電路的分析方法。

(2)熟悉組合邏輯電路的設(shè)計(jì)方法。

(3)掌握組合邏輯電路的測(cè)試方法。二、實(shí)驗(yàn)說明

在數(shù)字邏輯系統(tǒng)中，按邏輯功能的不同，可將數(shù)字邏輯電路分為兩大類，即組合邏輯電路和時(shí)序邏輯電路。組合邏輯電路的特點(diǎn)是電路輸出狀態(tài)只與當(dāng)時(shí)輸入的邏輯值有關(guān)，而與之前的狀態(tài)無關(guān)，組合電路通常由門電路組成。在實(shí)際工作中遇到的組合邏輯電路問題包括兩種情況，即邏輯電路分析和邏輯電路設(shè)計(jì)。本次實(shí)驗(yàn)中既要求對(duì)所給邏輯電路進(jìn)行功能分析，還要求對(duì)給定邏輯功能進(jìn)行電路設(shè)計(jì)。分析、設(shè)計(jì)的結(jié)果均要求進(jìn)行測(cè)試驗(yàn)證。

組合邏輯電路分析過程如下：

(1)由給定的邏輯電路圖，寫出輸出端的函數(shù)表達(dá)式；

(2)對(duì)函數(shù)式進(jìn)行化簡(jiǎn)或變換；

(3)根據(jù)最簡(jiǎn)式列出真值表；

(4)從真值表總結(jié)出邏輯功能；

(5)用實(shí)驗(yàn)測(cè)試檢驗(yàn)分析的正確性。三、組合邏輯電路設(shè)計(jì)的過程

(1)根據(jù)給定事件的因果關(guān)系列出真值表；

(2)根據(jù)真值表列函數(shù)表達(dá)式；

(3)對(duì)函數(shù)式進(jìn)行化簡(jiǎn)或變換；

(4)根據(jù)函數(shù)式畫出相應(yīng)的邏輯電路圖；

(5)用實(shí)驗(yàn)測(cè)試檢驗(yàn)設(shè)計(jì)的正確性。

四、實(shí)驗(yàn)器件

(1)DZX-1B電子學(xué)綜合實(shí)驗(yàn)臺(tái)1臺(tái)

(2)四2輸入與非門74LS00

2片

五、實(shí)驗(yàn)內(nèi)容及步驟

1.分析、測(cè)試圖10－3－1所示組合電路的邏輯功能

(1)根據(jù)圖10－3－1所示電路寫出輸出端的函數(shù)表達(dá)式并化簡(jiǎn)。

F1=F2=

(2)根據(jù)函數(shù)表達(dá)式到列對(duì)應(yīng)的真值表。圖10－3-1表10－3－1圖10－3－1所示組合邏輯電路真值表

(3)對(duì)圖10－2－1電路（或改進(jìn)設(shè)計(jì)后的電路）進(jìn)行測(cè)試驗(yàn)證，將測(cè)試結(jié)果與真值表進(jìn)行比較。

(4)用兩片74LS00組成如圖10-3-1所示的邏輯電路。為便于接線和檢查，在圖上要注明芯片編號(hào)及各引腳號(hào)。圖中輸入端A、B、C接電平開關(guān)，輸出端F1、F2接電平顯示器。按表10-3-1的要求，改變A、B、C的狀態(tài)，測(cè)出F1、F2相應(yīng)輸出狀態(tài)填入其中。將實(shí)驗(yàn)測(cè)試結(jié)果與運(yùn)算結(jié)果進(jìn)行比較。

2．設(shè)計(jì)一個(gè)三輸入表決電路

要求多個(gè)輸入為1時(shí)輸出為1，否則為0。用74LS00實(shí)現(xiàn),按規(guī)定步驟設(shè)計(jì)好組合邏輯電路，并對(duì)電路進(jìn)行測(cè)試驗(yàn)證。

3．用最少的與非門組成一位全加器

用74LS00實(shí)現(xiàn)，按規(guī)定步驟設(shè)計(jì)好組合邏輯電路，并對(duì)電路進(jìn)行測(cè)試驗(yàn)證。六、預(yù)習(xí)要求

(1)復(fù)習(xí)組合邏輯電路的分析與設(shè)計(jì)方法。

(2)寫出實(shí)驗(yàn)任務(wù)的分析與設(shè)計(jì)過程，畫出設(shè)計(jì)的邏輯電路圖。

七、實(shí)驗(yàn)報(bào)告

(1)完成預(yù)習(xí)要求中的分析與設(shè)計(jì)任務(wù)。

(2)對(duì)各項(xiàng)實(shí)驗(yàn)內(nèi)容列真值表,寫函數(shù)式,畫出完整的接線圖，并標(biāo)出集成塊引腳號(hào)。

(3)對(duì)實(shí)驗(yàn)中發(fā)生的故障現(xiàn)象進(jìn)行分析，初步總結(jié)用邏輯筆排除故障的體會(huì)。

實(shí)驗(yàn)四譯碼器及其應(yīng)用

一、實(shí)驗(yàn)?zāi)康?/p>

(1)掌握中規(guī)模集成譯碼器的邏輯功能和使用方法。

(2)實(shí)習(xí)LED數(shù)碼管和撥碼開關(guān)的使用。

二、實(shí)驗(yàn)說明

譯碼器是一個(gè)多輸入、多輸出的組合邏輯電路。其作用是對(duì)給定的代碼進(jìn)行“翻譯”，變成相應(yīng)的狀態(tài)，使輸出通道中相應(yīng)的一路有信號(hào)輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛的應(yīng)用，不但用于代碼的轉(zhuǎn)換和終端數(shù)字的顯示，還用于數(shù)據(jù)分配、存儲(chǔ)器尋址和組合控制信號(hào)等。不同的功能可選用不同種類的譯碼器。

譯碼器可分為通用譯碼器和顯示譯碼器兩大類，通用譯碼器又可分為變量譯碼器和代碼變換譯碼器，其原理及應(yīng)用簡(jiǎn)述如下。

1．變量譯碼器

變量譯碼器又稱二進(jìn)制譯碼器，用以表示輸入變量狀態(tài)，如2線—4線、3線—8線和4線—16線譯碼器。若有N個(gè)輸入變量，則有2n個(gè)不同的組合狀態(tài)，就有2n個(gè)輸出端供其使用。而每個(gè)輸出所代表的函數(shù)對(duì)應(yīng)幾個(gè)輸入變量的最小項(xiàng)。

以3線—8線譯碼器74LS138為例進(jìn)行分析，圖10-4-1（a）、（b）分別為其邏輯圖和引腳排列。

圖10-4-1中，A2、A1、A0為地址輸入端，Y0～Y7是譯碼輸出端，S1、S2、S3是使能端。圖10－4-1表10－4－1是74LS138功能表。當(dāng)S1=1,S2+S3=0時(shí)，譯碼器使能，地址碼所指定的輸出信號(hào)端有信號(hào)（為0）輸出，其它所有輸出端均無信號(hào)（全為1）輸出；當(dāng)S1=0、S2+S3=X時(shí)或S=X、S2＋S3＝1時(shí)，譯碼器被禁止，所有輸出同時(shí)為1。表10－4－1

74LS138功能表二進(jìn)制譯碼器實(shí)際上也是負(fù)脈沖輸出的脈沖分配器。若利用使能端的一個(gè)輸入端輸入數(shù)據(jù)信號(hào)，器件就成為一個(gè)數(shù)據(jù)分配器，如圖10－4－2所示。若在S1輸入端輸入數(shù)據(jù)信息，S2=S3=0地址碼所對(duì)應(yīng)的輸出是S1數(shù)據(jù)信息的反碼；若從S2端輸入數(shù)據(jù)信息，S1=1，S3=0，地址碼所對(duì)應(yīng)的輸出就是S2端數(shù)據(jù)信息的原碼。若數(shù)據(jù)信息是時(shí)鐘脈沖，則數(shù)據(jù)分配器就成為時(shí)鐘脈沖分配器。圖10－4－2二進(jìn)制譯碼器能根據(jù)輸入地址的不同組合而譯出唯一地址，故二進(jìn)制譯碼器也可作為地址譯碼器；如果接成多路分配器，又能將一個(gè)信號(hào)源的數(shù)據(jù)信息傳輸?shù)讲煌牡攸c(diǎn)。二進(jìn)制譯碼器還能方便地實(shí)現(xiàn)邏輯函數(shù)，如圖10－4－3所示電路，即可實(shí)現(xiàn)邏輯函數(shù)圖10－4－3圖10－4-4

2．?dāng)?shù)碼顯示譯碼器

數(shù)碼顯示譯碼器的用途是用來驅(qū)動(dòng)數(shù)碼顯示器。常用的數(shù)碼顯示譯碼器是BCD—七段字形譯碼器，它能把輸入的二—十進(jìn)制代碼轉(zhuǎn)換成七段顯示管所需的輸入信息，使七段顯示管顯示正確的數(shù)碼。

1）七段發(fā)光二極管（LED）數(shù)碼管

LED數(shù)碼器是目前最常用的數(shù)字顯示器，圖10－4－5（a）、(b)分別為共陰管和共陽管的內(nèi)部電路，圖10-4-5（c）為其常見的引出腳形式。圖10－4-5(a)共陰連接（“1”電平驅(qū)動(dòng)）;(b)共陽連接（“0”電平驅(qū)動(dòng));(c)符號(hào)及引腳功能一個(gè)LED數(shù)碼管可以用來顯示一位0～9十進(jìn)制數(shù)和一個(gè)小數(shù)點(diǎn)。小型數(shù)碼管（0.5in和0.36in）每段發(fā)光二極管的正向壓降，隨顯示光的顏色不同有差別，通常約為2～2.5V，每個(gè)發(fā)光二極管的點(diǎn)亮電流為5～10mA。

2）BCD碼七段譯碼器驅(qū)動(dòng)

LED數(shù)碼管要顯示BCD碼所表示的十進(jìn)制數(shù)字就需要有專門的譯碼器，該譯碼器既要完成譯碼功能，還要有一定的驅(qū)動(dòng)能力。

常用的七段譯碼型號(hào)有74LS47（共陽），74LS48（共陽）及CC4511（共陰）等多種型號(hào)。

圖10－4－6為CC4511BCD碼鎖存/七段譯碼/驅(qū)動(dòng)器的引腳圖。圖10－4－7是CC4511與LED數(shù)碼管的連接電路。表10－4－2為CC4511功能表。圖10－4-6圖10－4-7表10－4－2

CC4511功能表本實(shí)驗(yàn)臺(tái)上裝置的六位LED譯碼顯示器已完成了譯碼器和數(shù)碼管的連接，其所用的譯碼器電路為使用GAL器件（GAL16V8）實(shí)現(xiàn)的十六進(jìn)制譯碼器。它和CC4511功能的不同之處是當(dāng)輸入碼為1001～1111時(shí)，數(shù)碼管對(duì)應(yīng)顯示字母A、B、C、D、E。實(shí)驗(yàn)時(shí)，只要接通+5V電源并將BCD碼輸入到譯碼器相應(yīng)的輸入端即可。六位數(shù)碼管可接受六組BCD碼輸入。三、實(shí)驗(yàn)器材

(1)DZX-1B電子學(xué)綜合實(shí)驗(yàn)１臺(tái)

(2)譯碼顯示器 1臺(tái)

(3)74LS138

2片

(4)CC4511

1片四、實(shí)驗(yàn)內(nèi)容及步驟

1．?dāng)?shù)據(jù)撥碼開關(guān)及七段譯碼顯示器的使用

數(shù)據(jù)撥碼開關(guān)是一種編碼器件，能將十進(jìn)制數(shù)字轉(zhuǎn)換成對(duì)應(yīng)的BCD碼輸出。實(shí)驗(yàn)時(shí)，將實(shí)驗(yàn)臺(tái)上6組撥碼開關(guān)的輸出A、B、C、D分別接至6組譯碼、顯示器的對(duì)應(yīng)輸入端，按動(dòng)各個(gè)數(shù)碼的增減（“＋”與“-”）鍵，觀察鍵盤上的六位數(shù)字與LED數(shù)碼管顯示的數(shù)字是不是對(duì)應(yīng)一致的。

2．74LS138譯碼器邏輯功能測(cè)試

將譯碼器使能端S1、S2、S3及地址端A2、A、A0分別接到邏輯電平開關(guān)插孔，8個(gè)輸出端Y0～Y7依次連接到邏輯電平顯示器的8個(gè)輸入插孔上，撥動(dòng)邏輯電平開關(guān)，按表10－4－3測(cè)試74LS138的邏輯功能。

3．用74LS138構(gòu)成時(shí)序脈沖分配器

參照?qǐng)D10-4-8和實(shí)驗(yàn)原理說明，時(shí)鐘脈沖CP頻率約為10kHz，要求分配器輸出端Y0～Y7的信號(hào)與CP輸入信號(hào)同相。圖10－4-8

4．用兩片74LS138組合成一個(gè)4線—16線譯碼器畫出接線圖，列出真值表，并測(cè)試其邏輯功能。

五、預(yù)習(xí)要求

(1)復(fù)習(xí)有關(guān)譯碼器和分配器的原理。

(2)畫出實(shí)驗(yàn)中要求自擬的電路和表格。

六、實(shí)驗(yàn)報(bào)告

(1)畫出實(shí)驗(yàn)線路，把觀察到的波形畫在坐標(biāo)紙上，并標(biāo)上對(duì)應(yīng)的地址碼。

(2)整理測(cè)試結(jié)果，對(duì)各項(xiàng)實(shí)驗(yàn)內(nèi)容列真值表，畫接線圖，并標(biāo)出集成塊引腳號(hào)。

(3)分析實(shí)驗(yàn)中出現(xiàn)的問題，總結(jié)譯碼器的使用體會(huì)。

實(shí)驗(yàn)五數(shù)據(jù)選擇器及其應(yīng)用

一、實(shí)驗(yàn)?zāi)康?/p>

(1)熟悉數(shù)據(jù)選擇器的工作原理和邏輯功能。

(2)掌握數(shù)據(jù)選擇器的典型應(yīng)用。

二、實(shí)驗(yàn)說明

數(shù)據(jù)選擇器是一種多輸入、單輸出的組合邏輯電路。數(shù)據(jù)選擇器根據(jù)地址端輸入信號(hào)的不同組合（即地址碼），從幾個(gè)數(shù)據(jù)輸入中選擇一個(gè)并將其送到一個(gè)公共的輸出端。

集成數(shù)據(jù)選擇器的規(guī)格有一位、兩位及四位數(shù)據(jù)選擇器，一位的有8選1及16選1數(shù)據(jù)選擇器；兩位的有雙4選1數(shù)據(jù)選擇器；四位的有四2選1及四3選1數(shù)據(jù)選擇器等。使用中也常采用級(jí)聯(lián)的方法來擴(kuò)展數(shù)據(jù)選擇器的輸入端，如將4選1數(shù)據(jù)選擇器擴(kuò)展為8選1數(shù)據(jù)選擇器。

數(shù)據(jù)選擇器的用途很多，如多通道傳輸、數(shù)碼比較、并行碼轉(zhuǎn)換為串行碼以及實(shí)現(xiàn)邏輯函數(shù)等。

本次實(shí)驗(yàn)中使用的是4選1數(shù)據(jù)選擇器74LS153，其功能示意如圖10-5-1所示，真值表見表10-5-1。圖10－5－1表10-5-1

三、實(shí)驗(yàn)器材

(1)DZX-1B電子學(xué)綜合實(shí)驗(yàn)臺(tái)1臺(tái)

(2)74LS153

1片

(3)74LS00

1片表10-5-2

2．用雙4選1數(shù)據(jù)選擇器實(shí)現(xiàn)8選1的邏輯功能

利用1片雙4選1數(shù)據(jù)選擇器74LS153和1片四2輸入與非門74LS00可組成8選1數(shù)據(jù)選擇器。要求自擬實(shí)驗(yàn)電路和測(cè)試表格，并參照步驟1的內(nèi)容進(jìn)行測(cè)試。

3．用雙4選1數(shù)據(jù)選擇器74LS153組成三變量多數(shù)表決器

要求寫出設(shè)計(jì)過程并畫出電路圖，在實(shí)驗(yàn)臺(tái)上測(cè)試驗(yàn)證邏輯功能。

4．用74LS153配門電路實(shí)現(xiàn)邏輯函數(shù)F=ABC+AB+AC

要求寫出設(shè)計(jì)過程并畫出電路圖，在實(shí)驗(yàn)臺(tái)上測(cè)試驗(yàn)證邏輯功能。

五、預(yù)習(xí)要求

(1)復(fù)習(xí)數(shù)據(jù)選擇器的工作原理。

(2)完成實(shí)驗(yàn)內(nèi)容中的設(shè)計(jì)要求并自擬測(cè)試表格。

六、實(shí)驗(yàn)報(bào)告

(1)整理實(shí)驗(yàn)結(jié)果，并進(jìn)行總結(jié)。

(2)畫出設(shè)計(jì)的實(shí)驗(yàn)電路。

實(shí)驗(yàn)六觸發(fā)器邏輯功能的測(cè)試及轉(zhuǎn)換

一、實(shí)驗(yàn)?zāi)康?/p>

(1)熟悉常用觸發(fā)器的邏輯功能和觸發(fā)方式。

(2)掌握各種觸發(fā)器功能互相轉(zhuǎn)換的方法。二、實(shí)驗(yàn)說明

觸發(fā)器是具有記憶功能的二進(jìn)制存儲(chǔ)器件和構(gòu)成各種時(shí)序電路不可缺少的基本邏輯單元。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài),用來表示邏輯狀態(tài)1和0,在一定的外界信號(hào)作用下,也可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。常用類型有RS、JK、D及T觸發(fā)器等。

在集成觸發(fā)器的產(chǎn)品中,雖然每一種觸發(fā)器各有自己固定的邏輯功能,但也可以利用轉(zhuǎn)換的方法實(shí)現(xiàn)功能的互相轉(zhuǎn)換。通常是利用令它們特征方程相等的原則來實(shí)現(xiàn)功能轉(zhuǎn)換,轉(zhuǎn)換后的觸發(fā)器的觸發(fā)沿和工作方式不變。

三、實(shí)驗(yàn)器件

(1)DZX-1B電子學(xué)綜合實(shí)驗(yàn)臺(tái)1臺(tái)

(2)COS5020BF雙蹤示波器 1臺(tái)

(3)四2輸入與非門74LS00

1片

(4)雙JK觸發(fā)器CC4027

1片

(5)雙D觸發(fā)器74LS74

1片

CC4027和74LS74外引線功能見圖10－6－1(a)、(b)。圖10－6-1

四、實(shí)驗(yàn)內(nèi)容及步驟

1．測(cè)試基本RS觸發(fā)器的邏輯功能

（1）用74LS00中任意兩個(gè)與非門組成如圖10－6－2所示基本RS觸發(fā)器。輸入端Q、Q接邏輯電平開關(guān)插孔,輸入端Q、Q接邏輯電平顯示器插孔。按表10－6－1的要求測(cè)試并記錄結(jié)果。

(2)當(dāng)R、S都接低電平時(shí)，觀察記錄Q、Q端的狀態(tài)。然后將R、S同時(shí)由低電平板為高電平，再觀察Q、Q端狀態(tài)，重復(fù)幾次，看Q、Q端的狀態(tài)是否確定。

2)測(cè)試J、K輸入端的邏輯功能

接線不變,使RD=SD=1。按表10-10要求改變J、K、CP端的狀態(tài),觀察Q、狀態(tài)變化,觀察觸發(fā)器狀態(tài)更新是發(fā)生在CP脈沖的上升沿(即CP由0→1)還是發(fā)生在CP脈沖的下降沿(CP由1→0)，記錄之。

3)測(cè)試JK觸發(fā)器的計(jì)數(shù)觸發(fā)狀態(tài)，即T觸發(fā)器狀態(tài)。令J=K=1,在CP端輸入1Hz連續(xù)脈沖,用邏輯筆觀察Q端的變化；再在CP端輸入1KHZ連續(xù)脈沖,用雙蹤示波器觀察CP、Q、端波形,注意各波形之間的相位與時(shí)間關(guān)系,描繪出來。表10－6－2

3．測(cè)試D觸發(fā)器74LS74的邏輯功能

表10－6－3

4．觸發(fā)器邏輯功能的轉(zhuǎn)換

D→T和T→D。

按照預(yù)習(xí)時(shí)畫好的功能轉(zhuǎn)換電路,接入電平開關(guān)和電平顯示器進(jìn)行測(cè)試驗(yàn)證,并將結(jié)果記錄于設(shè)計(jì)好的表格中。五、預(yù)習(xí)要求

(1)復(fù)習(xí)有關(guān)觸發(fā)器的邏輯功能。

(2)完成實(shí)驗(yàn)內(nèi)容中要求自擬的表格和電路。

六、實(shí)驗(yàn)報(bào)告

(1)列表整理各類觸發(fā)器的邏輯功能。

(2)比較CC4027和74LS74的觸發(fā)方式有何不同。

(3)畫出由D觸發(fā)器轉(zhuǎn)換成的T和JK觸發(fā)器電路。

實(shí)驗(yàn)七計(jì)數(shù)器及其應(yīng)用

一、實(shí)驗(yàn)?zāi)康?/p>

(1)學(xué)習(xí)用集成觸發(fā)器組成計(jì)數(shù)器的方法。

(2)掌握集成計(jì)數(shù)器的應(yīng)用。

二、實(shí)驗(yàn)說明

計(jì)數(shù)器是一種用來實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序邏輯器件，它不僅能實(shí)現(xiàn)脈沖的計(jì)數(shù)功能，還常在數(shù)字系統(tǒng)中用來實(shí)現(xiàn)定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)算以及其它特定的邏輯功能。

計(jì)數(shù)器的種類繁多，分類方法也有很多種。如按觸發(fā)方式可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；按計(jì)數(shù)器過程中數(shù)字的增減趨勢(shì)可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器；按計(jì)數(shù)器的數(shù)制可分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器等。

三、實(shí)驗(yàn)器材

(1)DZX-1B電子學(xué)綜合實(shí)驗(yàn)臺(tái)1臺(tái)

(2)COS5020BF雙蹤示波器1臺(tái)

(3)四2輸入與非門74LS161

1片

(4)雙D觸發(fā)器74LS74

2片

(5)四位二進(jìn)制同步計(jì)數(shù)器74LS161

1片

四、實(shí)驗(yàn)內(nèi)容及步驟

1．用74LS74構(gòu)成二進(jìn)制異步加（減）法計(jì)數(shù)器

(1)按圖10－7－1連接電路。圖10－7-1

(2)清零后，加入手動(dòng)計(jì)數(shù)脈沖，觀察并記錄觸發(fā)器狀態(tài)于表10－7－1中。

(3)在CP端加入1kHz連續(xù)脈沖，用雙蹤示波器觀察CP、Q0、Q1、Q2端波形，并描繪于圖10－7－2中。表10－7－1圖10－7-2

2．掌握中規(guī)模集成計(jì)數(shù)器74LS161的應(yīng)用

(1)按圖10-7-3所示用4LS161及門電路組成十進(jìn)制計(jì)數(shù)器電路，分析并測(cè)試該電路，然后將數(shù)據(jù)記錄到表10-7-2中。(2)用兩片74LS161組成二十四進(jìn)制計(jì)數(shù)器，畫出原理電路圖，并接線測(cè)試。圖10－7-3表10-7-2

五、預(yù)習(xí)要求

(1)復(fù)習(xí)各種計(jì)數(shù)器的工作原理及特點(diǎn)。

(2)設(shè)計(jì)好實(shí)驗(yàn)內(nèi)容中要求自擬的電路和表格。

(3)總結(jié)用74LS161實(shí)現(xiàn)二至十六任意進(jìn)制計(jì)數(shù)器的方法。

六、實(shí)驗(yàn)報(bào)告

(1)整理實(shí)驗(yàn)測(cè)試結(jié)果。

(2)畫出波形圖和實(shí)際的實(shí)驗(yàn)電路。

實(shí)驗(yàn)八移位寄存器

一、實(shí)驗(yàn)?zāi)康?/p>

(1)熟悉移位寄存器的原理。

(2)掌握移位寄存器的使用方法。

二、實(shí)驗(yàn)說明移位寄存器是一種具有移位功能的寄存器，其寄存的代碼能夠在移位脈沖的作用下依次左移或右移。既能左移又能右移的稱為雙向移位寄存器，使用時(shí)只要改變左、右移的控制信號(hào)使得實(shí)現(xiàn)雙向移位要求。移位寄存器根據(jù)其存取信息的方式不同分為串入串出、串入并出、并入串出、并入并出四種形式。

移位寄存器應(yīng)用范圍很廣，本實(shí)驗(yàn)除測(cè)試移位寄存器邏輯功能之外，還測(cè)試其作為環(huán)形計(jì)數(shù)的一個(gè)應(yīng)用線路。

三、實(shí)驗(yàn)器件

(1)DZX-1B電子學(xué)綜合實(shí)驗(yàn)臺(tái)1臺(tái)

(2)四位雙向移位寄存器74LS194

1個(gè)

(3)六反向器74LS04

1片四、實(shí)驗(yàn)內(nèi)容及步驟

1．測(cè)試74LS194的邏輯功能

按圖10-8-1接線，并按表10-8-1規(guī)定的輸入狀態(tài)逐項(xiàng)進(jìn)行測(cè)試，然后將結(jié)果記入表10－8－1中。

（1）清除。令CR=0,其它輸入端為任意狀態(tài)，此時(shí)寄存器輸出Q3、Q2、Q1、Q0應(yīng)均為0。清除后置CR=1。

（2）并行送數(shù)。令S1=S0=1，送入任意四位二進(jìn)制數(shù)，如取D3D2D1D0=1001，加CP脈沖，觀察寄存器輸出狀態(tài)的變化及變化發(fā)生的時(shí)刻。（3）右移。清零后，令S0=0,S0=1，由右移輸入端SR送入二進(jìn)制數(shù)碼,如0100，由CP端連續(xù)加4個(gè)脈沖，觀察輸出情況并記錄之。

（4）左移。清零后，令S1=1,S0=0,由左移輸入端SL送入二進(jìn)制數(shù)碼，如1111，連續(xù)加4個(gè)脈沖，觀察輸出端情況并記錄之。

（5）保持。清零后先給寄存器預(yù)置任意四位二進(jìn)制數(shù)碼dcba，令S1=S2=0，加CP脈沖，觀察寄存器輸出狀態(tài)并記錄之。表10－8－1

74LS194的邏輯功能測(cè)試

2.用74LS194組成順序脈沖發(fā)生器（環(huán)型計(jì)數(shù)器）

由74LS194組成的四節(jié)拍順序脈沖發(fā)生器（四位環(huán)型計(jì)數(shù)器）如圖10－8－2所示。圖10－8-2

1)環(huán)型計(jì)數(shù)器功能測(cè)試

參照?qǐng)D10－8－2所示電路，按照表10－8－2要求測(cè)試記錄數(shù)據(jù)，并總結(jié)其邏輯功能。表10－8－2

2)順序脈沖發(fā)生器功能測(cè)試

(1)參照?qǐng)D10－8－2所示電路，將電路接為左循環(huán)計(jì)數(shù)器。

(2)置入二進(jìn)制數(shù)1000，輸入手動(dòng)或1Hz連續(xù)CP信號(hào)，觀察寄存器輸出端的變化，記入表10－8－3中。表10－8－3

五、預(yù)習(xí)要求

(1)復(fù)習(xí)有關(guān)寄存器工作原理的內(nèi)容。

(2)畫出實(shí)驗(yàn)內(nèi)容中要求自擬的表格。

六、實(shí)驗(yàn)報(bào)告

(1)整理各項(xiàng)測(cè)試結(jié)果。

(2)畫出用兩片四位雙向移位寄存器組成八位雙向移位寄存器的邏輯原理圖。

實(shí)驗(yàn)九555時(shí)基電路及其應(yīng)用

一、實(shí)驗(yàn)?zāi)康?/p>

(1)熟悉555時(shí)基電路的功能。

(2)掌握555時(shí)基電路的典型應(yīng)用。

二、實(shí)驗(yàn)說明

555時(shí)基電路（又稱555定時(shí)器）是一種數(shù)字、模擬混合型的中規(guī)模集成電路，該電路的用途十分廣泛，如可用于精確定時(shí)、脈沖發(fā)生、脈沖調(diào)整和時(shí)間延遲等許多方面。該電路具有定時(shí)精度高、溫度漂移小、速度較高、功能靈活及結(jié)構(gòu)簡(jiǎn)單等優(yōu)點(diǎn)，能與數(shù)字電路直接相連，具有一定的負(fù)載驅(qū)動(dòng)能力。

由于555電路用途廣泛，因而生產(chǎn)廠家和產(chǎn)品型號(hào)眾多。但所有雙極型產(chǎn)品型號(hào)最后三位都是555或556；所有CMOS產(chǎn)品型號(hào)最后四位都是7555或7556，二者的邏輯功能和引腳排列完成一致，便于互換。其中556和7556是雙向定時(shí)器。圖10－9-1

三、實(shí)驗(yàn)器件

(1)DZX-1B電子學(xué)綜合實(shí)驗(yàn)臺(tái)1臺(tái)

(2)雙蹤示波器 1臺(tái)

(3)555定時(shí)器 2個(gè)

(4)2CK13

2個(gè)

(5)電位器、電阻、電容 若干表10－9－1

四、實(shí)驗(yàn)內(nèi)容及步驟

1．單穩(wěn)態(tài)觸發(fā)器

（1）按圖10－9－2所示電路接線，取R=100kΩ，C=47μF，輸出端接電平顯示器。輸入信號(hào)UI由單次脈沖源提供，觀察并測(cè)定暫穩(wěn)時(shí)間。

（2）將R改為1kΩ，C改為0.1μF，輸入端加1Hz的連續(xù)脈沖，用示波器觀察UI、UC

、UO波形，測(cè)定波形幅度及暫穩(wěn)時(shí)間。圖10－9-2

2．多諧振蕩器

按圖10－9－3所示電路接線，用雙蹤示波器觀測(cè)UC與UO的波形，測(cè)定其頻率。圖10－9-3

3．施密特觸發(fā)器

按圖10－9－4所示電路接線，輸入信號(hào)由低頻信號(hào)發(fā)生器提供，預(yù)先調(diào)好UI的頻率為1Hz。接通電源，逐漸加大UI的幅度,觀測(cè)輸出波形，測(cè)定電壓傳輸特性。圖10－9-4

4．模擬聲響電路

按圖10－9－5所示電路接線。調(diào)節(jié)電路中兩個(gè)多諧振蕩器的定時(shí)元件，使Ⅰ輸出較低頻率，Ⅱ輸出較高頻率，接通電源，試聽聲響效果。調(diào)換外接阻容元件，再試聽聲響效果。圖10－9-5模擬聲響電路

五、預(yù)習(xí)要求

(1)復(fù)習(xí)有關(guān)555定時(shí)器的工作原理及應(yīng)用電路。

(2)擬定實(shí)驗(yàn)中所需的數(shù)據(jù)、表格等。

(3)如何用示波器測(cè)定施密特觸發(fā)器的電壓傳輸特性。

六、實(shí)驗(yàn)報(bào)告

(1)整理實(shí)驗(yàn)數(shù)據(jù)，在計(jì)算紙上定量繪出觀測(cè)到的波形。

(2)分析、總結(jié)實(shí)驗(yàn)結(jié)果。

實(shí)驗(yàn)十D/A、A/D轉(zhuǎn)換器

一、實(shí)驗(yàn)?zāi)康?/p>

(1)了解D/A和A/D轉(zhuǎn)換器的工作原理和基本結(jié)構(gòu)。

(2)掌握大規(guī)模集成D/A和A/D轉(zhuǎn)換器的功能及其典型應(yīng)用。

二、實(shí)驗(yàn)說明

在數(shù)字電子技術(shù)的很多場(chǎng)合往往需要把模擬量轉(zhuǎn)換為數(shù)字量，稱為模/數(shù)轉(zhuǎn)換（A/D轉(zhuǎn)換）；或把數(shù)字量轉(zhuǎn)換成模擬量，稱為數(shù)/模轉(zhuǎn)換（D/A轉(zhuǎn)換）。完成這種轉(zhuǎn)換的線路有多種，特別是單片大規(guī)模集成A/D、D/A轉(zhuǎn)換器的問世，為實(shí)現(xiàn)上述的轉(zhuǎn)換提供了極大的方便。使用者只要借助于手冊(cè)提供的器件性能指標(biāo)及典型應(yīng)用電路，即可正確使用這些器件。本實(shí)驗(yàn)采用大規(guī)模集成電路DAC0832實(shí)現(xiàn)D/A轉(zhuǎn)換，ADC08010實(shí)現(xiàn)A/D轉(zhuǎn)換。

1．D/A轉(zhuǎn)換器DAC0832

DAC0832是采用CMOS工藝制成的單片電流輸出八位數(shù)/模轉(zhuǎn)換器。圖10－10－1是DAC0832的邏輯框圖及引腳排列。圖10－10－1

DAC0832單片D/A轉(zhuǎn)換器邏輯框圖和引腳排列器件的核心部分采用倒T型電阻網(wǎng)絡(luò)的八位D/A轉(zhuǎn)換器，如圖10－10－2所示。它是由倒T型R-2R電阻網(wǎng)絡(luò)、模擬開關(guān)、運(yùn)算放大器和參考電壓UREF四部分組成。

圖中運(yùn)放的輸出電壓為由上式可見，輸出電壓UO與輸入的數(shù)字量成正比，這就實(shí)現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。圖10－10－2倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

一個(gè)八位的D/A轉(zhuǎn)換器，有8輸入端，每個(gè)輸入端是八位二進(jìn)制數(shù)的一位，有一個(gè)模擬輸出端。則輸入可有28=256個(gè)不同的二進(jìn)制組態(tài)，對(duì)應(yīng)輸出為256個(gè)電壓之一，即輸出電壓不是整個(gè)電壓范圍內(nèi)任意取值，只能是256個(gè)可能值。圖10－10-3

2.A/D轉(zhuǎn)換器ADC08010

ADC08010是采用CMOS工藝制成的單片八位八通道逐次漸進(jìn)型模/數(shù)轉(zhuǎn)換器，其