第七章存儲(chǔ)器與可編程邏輯器件

7.1只讀存儲(chǔ)器(ROM)7.2隨機(jī)存取存儲(chǔ)器(RAM)7.3可編程邏輯器件(PLD)7.1只讀存儲(chǔ)器(ROM)7.1.1

ROM的結(jié)構(gòu)

ROM的一般結(jié)構(gòu)如圖7－1－1所示。它主要由存儲(chǔ)矩陣、地址譯碼器及輸出緩沖器組成。存儲(chǔ)矩陣是存放信息的主體，它由許多排列成n行、m列的矩陣組成，共有n×m個(gè)信息單元。ROM的存儲(chǔ)單元可以用二極管構(gòu)成，也可用雙極型三極管或MOS管構(gòu)成。每個(gè)存儲(chǔ)單元存放一位二進(jìn)制代碼0或1，若干個(gè)存儲(chǔ)單元組成一個(gè)字。若地址譯碼器有n條地址輸入線A0～An-1，則譯碼器有2n條輸出線W0～W2n-1，每一條譯碼輸出線Wi稱為“字線”，它與存儲(chǔ)矩陣中的一個(gè)“字”相對(duì)應(yīng)。因此，每當(dāng)給定一組輸入地址時(shí)，譯碼器只有一條輸出字線Wi被選中，即Wi=1，該字線可以在存儲(chǔ)矩陣中找到一個(gè)相應(yīng)的字，并將字中的m位信息Dm-1～D0送至輸出緩沖級(jí)，此時(shí)三態(tài)控制端使輸出緩沖器讀出Dm-1～D0的數(shù)據(jù)。每條輸出線Di又稱為“位線”，每個(gè)字中信息的位數(shù)稱為“字長(zhǎng)”。簡(jiǎn)單地說(shuō)，每輸入一個(gè)n位的地址碼，存儲(chǔ)器就輸出一個(gè)m位的二進(jìn)制數(shù)?？梢?jiàn)，存儲(chǔ)器的存儲(chǔ)容量是2n×m（字線×位線）。輸出緩沖器是ROM的數(shù)據(jù)讀出電路，通常用三態(tài)門(mén)構(gòu)成，它不僅可以實(shí)現(xiàn)對(duì)輸出數(shù)據(jù)的三態(tài)控制，方便與系統(tǒng)總線連接，還可提高存儲(chǔ)器的負(fù)載能力。圖7－1－17.1.2

ROM的編程及分類

1．分類

（1）按制造工藝分：二極管ROM、雙極型ROM、MOS型ROM。

（2）按存入方式分：固定ROM和可編程ROM。

（3）可編程ROM細(xì)分：一次可編程存儲(chǔ)器PROM、光可擦除可編程存儲(chǔ)器EPROM、電可擦除可編程存儲(chǔ)器EEPROM和快閃存儲(chǔ)器等。

2．特點(diǎn)及編程

1）固定ROM（掩模ROM）固定ROM采用掩模技術(shù)，存儲(chǔ)的數(shù)據(jù)固定不變，屬于用戶專用ROM。用戶將程序代碼交給IC生產(chǎn)商，生產(chǎn)商在芯片制造過(guò)程中將用戶程序代碼固化在IC的ROM中，用戶在使用過(guò)程中只能讀出不能寫(xiě)入。固定ROM適合于大批量生產(chǎn)使用，性價(jià)比較高。

固定ROM也由三部分組成：地址譯碼器、存儲(chǔ)矩陣和輸出電路。

(1)二極管固定ROM。圖7－1－2是4×4位二極管固定ROM電路圖。2線—4線地址譯碼器的地址線為A1A0，輸出為W0～W３（字線），用它來(lái)選取存儲(chǔ)矩陣內(nèi)4個(gè)字中的1個(gè)。圖中上虛線框指存儲(chǔ)矩陣；下虛線框指輸出電路，由4個(gè)三態(tài)門(mén)和4個(gè)負(fù)載電阻（R）組成。在輸出控制端EN=0時(shí)，4條位線上的數(shù)據(jù)可經(jīng)三態(tài)門(mén)由Ｄ3～D０端輸出。圖7－1-2

(a)電路圖；(b)字的讀出方法由上面的分析可見(jiàn)，這個(gè)存儲(chǔ)矩陣由16個(gè)存儲(chǔ)單元組成，每個(gè)十字交叉點(diǎn)代表一個(gè)存儲(chǔ)單元，交叉處有二極管的單元，代表存儲(chǔ)數(shù)據(jù)1；無(wú)二極管的單元代表存儲(chǔ)數(shù)據(jù)0。存儲(chǔ)容量是4×4位，這表明在該ROM中固定存儲(chǔ)了字長(zhǎng)為4位的4個(gè)字，需要時(shí)可以按地址提取。

(2)MOS管固定ROM。MOS管固定ROM也是由地址譯碼器、存儲(chǔ)矩陣和輸出電路三部分組成，但它們都是用MOS管構(gòu)成的。圖7－1－3是4×4位NMOS管固定ROM，即把圖7－1－2電路的存儲(chǔ)矩陣中有二極管的位置，都換成了NMOS管（注意：在LSI中，MOS管大都做成源、漏對(duì)稱結(jié)構(gòu)）。圖7－1-3在地址譯碼器的輸出字線W０～W3中，某一條字線為高電平時(shí)，接在這條字線上的NMOS管導(dǎo)通，這些導(dǎo)通的NMOS管將位線下拉到低電平，經(jīng)輸出電路反相，使其輸出為1；沒(méi)接導(dǎo)通NMOS管的位線仍為高電平，使其輸出為0。所以和二極管存儲(chǔ)矩陣一樣，矩陣中字線和位線的交叉點(diǎn)有NMOS管的表示存儲(chǔ)1，無(wú)NMOS管的表示存儲(chǔ)0。

2）PROM

PROM是在固定ROM基礎(chǔ)上發(fā)展起來(lái)的，其存儲(chǔ)單元結(jié)構(gòu)仍然是將二極管、晶體管作為受控開(kāi)關(guān)，不同的是在等效開(kāi)關(guān)電路中串接了一個(gè)熔絲，如圖7－1－4所示。PROM在出廠時(shí)，存儲(chǔ)的內(nèi)容為全1（或全0），用戶根據(jù)需要可將某些單元改寫(xiě)為0（或1）。一般說(shuō)來(lái)，PROM適合于小批量試產(chǎn)使用，有保密位，可以加密，價(jià)格較高。圖7－1－4

PROM存儲(chǔ)矩陣中，每個(gè)存儲(chǔ)單元都接有一個(gè)存儲(chǔ)器，但每個(gè)存儲(chǔ)器的一個(gè)電極都通過(guò)一根易熔的金屬絲接到相應(yīng)的位線上。用戶對(duì)PROM編程是逐字逐位進(jìn)行的：首先通過(guò)字線和位線選擇需要編程的存儲(chǔ)單元，然后通過(guò)規(guī)定寬度和幅度的脈沖電流將該存儲(chǔ)管的熔絲熔斷，這樣就將該單元的內(nèi)容改寫(xiě)了。

3）EPROMPROM只能編程一次，所以一旦出錯(cuò),芯片只好報(bào)廢。而EPROM克服了PROM的缺點(diǎn)，它允許對(duì)芯片反復(fù)改寫(xiě)，當(dāng)所存內(nèi)容需要更新時(shí)，可以用特定的方法擦除并重新寫(xiě)入信息。

根據(jù)對(duì)芯片內(nèi)容擦除方式的不同，可擦除可編程ROM有兩類：一類是最早出現(xiàn)的用紫外線照射擦除可編程的EPROM；另一類是電擦除可編程的EEPROM。EPROM中的一個(gè)存儲(chǔ)單元如圖7－1－5所示，因?yàn)槠渲械腗OS管是疊層?xùn)抛⑷隡OS管,所以簡(jiǎn)稱SIMOS管，也因此稱這種存儲(chǔ)單元為疊層?xùn)糯鎯?chǔ)單元。將圖7－1－3所示存儲(chǔ)矩陣中全部存儲(chǔ)單元都改為這種疊層?xùn)糯鎯?chǔ)單元，就組成一個(gè)4×4位EPROM。圖7－1-5

(a)EPROM疊層?xùn)糯鎯?chǔ)單元；(b)陣列圖符號(hào)疊層?xùn)臡OS管的剖面示意圖如圖7－1－6所示，它有兩個(gè)重疊的多晶硅柵，上面的柵極與字線Wi相連，和普通的NMOS管柵極的作用相同，稱為控制柵；下面的柵極埋在二氧化硅絕緣層內(nèi)，處于電“懸浮”狀態(tài)，稱為“浮柵”。封裝出廠時(shí)，片內(nèi)所有存儲(chǔ)單元都接有這種疊層?xùn)殴埽⑶宜鼈兊母啪鶡o(wú)電荷，和圖7－1－3所示存儲(chǔ)矩陣中的普通NMOS管一樣，因此存儲(chǔ)單元全為1。圖7－1-6在專用的編程器下，用幅度較大的編程脈沖作用后，使浮柵中注入電荷，成為永久導(dǎo)通態(tài)，相當(dāng)于熔絲接通，存儲(chǔ)信息1。如將其置于專用的紫外線擦除器中受強(qiáng)紫外線照射后，可消除浮柵中的電荷，成為永久截止態(tài)，相當(dāng)于熔絲斷開(kāi)，從而擦除了信息1，而存儲(chǔ)信息0。注意，這種存儲(chǔ)器芯片上的石英窗口就是供紫外線擦除芯片用的，寫(xiě)入信息后，一定要用不透光膠紙將石英窗口密封，避免丟失芯片內(nèi)的信息。芯片寫(xiě)好后，數(shù)據(jù)可保持10年左右。電擦除可編程的EEPROM，也可寫(xiě)成E2PROM。它的存儲(chǔ)結(jié)構(gòu)類似于EPROM，但在浮柵上增加了一個(gè)隧道二極管。利用該二極管由編程脈沖控制向浮柵注入電荷或消除電荷，使它成為導(dǎo)通態(tài)或截止態(tài)，實(shí)現(xiàn)電寫(xiě)入信息和電擦除信息。由于這種EEPROM的擦除和改寫(xiě)可以同時(shí)進(jìn)行，因此速度比EPROM快得多，可擦寫(xiě)次數(shù)也多。一般EEPROM集成片允許擦寫(xiě)100～10000次，擦寫(xiě)共需時(shí)間20ms左右，數(shù)據(jù)可保存5～10年。EEPROM集成片2815、2817等需用高電壓脈沖擦寫(xiě)，一般由專用編程器完成；而2816A（2K×8位）、2864A（8K×8位）等集成片由于內(nèi)部設(shè)置了升壓電路，使擦、寫(xiě)、讀都可以在+5V電源下進(jìn)行，不需要編程器。

4）快閃存儲(chǔ)器快閃存儲(chǔ)器是由一種類似于EPROM的單管疊柵結(jié)構(gòu)的存儲(chǔ)單元制成的新一代用電信號(hào)擦除的可編程ROM，它既吸收了EPROM的結(jié)構(gòu)簡(jiǎn)單、編程可靠的優(yōu)點(diǎn)，又具有EEPROM用隧道效應(yīng)擦除的快捷特性，集成度高，制造成本低。快閃存儲(chǔ)器使用方便，既具有RAM讀/寫(xiě)的靈活性和較快的訪問(wèn)速度，又具有ROM在掉電后不丟失信息的特點(diǎn)，所以快閃存儲(chǔ)器技術(shù)發(fā)展很迅速。目前，其單片容量已經(jīng)超過(guò)256MB，可重復(fù)編程的次數(shù)已達(dá)到100萬(wàn)次，已經(jīng)廣泛應(yīng)用于工業(yè)控制、通信設(shè)備和醫(yī)療設(shè)備等領(lǐng)域。7.1.3用ROM實(shí)現(xiàn)組合邏輯函數(shù)

用ROM實(shí)現(xiàn)組合邏輯函數(shù)時(shí)，只要將邏輯函數(shù)的輸入變量作為ROM的地址輸入，將每組輸出對(duì)應(yīng)的函數(shù)值作為數(shù)據(jù)寫(xiě)入相應(yīng)的存儲(chǔ)單元即可，這樣按地址讀出的數(shù)據(jù)便是相應(yīng)的函數(shù)值。

若從與或邏輯的角度看，ROM中的地址譯碼器形成了輸入變量的所有最小項(xiàng)，即實(shí)現(xiàn)了邏輯變量的與運(yùn)算。ROM中的存儲(chǔ)矩陣實(shí)現(xiàn)了最小項(xiàng)的或運(yùn)算，即形成了各個(gè)邏輯函數(shù)。由此，可以把ROM看成是一個(gè)與或陣列，如圖7－1－7所示，圖(a)為ROM的框圖，圖(b)為ROM的符號(hào)矩陣圖。在圖（b）中，與陣列中的小圓點(diǎn)表示各邏輯變量之間的與運(yùn)算，或陣列中的小圓點(diǎn)表示各最小項(xiàng)之間的或運(yùn)算。為了更清楚說(shuō)明，在圖（b）中所對(duì)應(yīng)的邏輯關(guān)系分別在各自輸出線上用相應(yīng)邏輯符號(hào)表示。該圖中的小圓點(diǎn)是根據(jù)邏輯表達(dá)式畫(huà)出的，所以它就是圖7－1－2所示ROM的符號(hào)矩陣圖。圖7－1-7

(a)框圖；(b)符號(hào)矩陣由上分析可知，用ROM實(shí)現(xiàn)邏輯函數(shù)時(shí)，一般按以下步驟進(jìn)行：

（1）根據(jù)邏輯函數(shù)的輸入、輸出變量數(shù)，確定ROM容量，選擇合適的ROM。

（2）寫(xiě)出邏輯函數(shù)的最小項(xiàng)表達(dá)式，畫(huà)出ROM陣列圖。

（3）根據(jù)陣列圖對(duì)ROM進(jìn)行編程。

例7－1－1用PROM構(gòu)成一個(gè)碼型轉(zhuǎn)換器，將四位二進(jìn)制碼B3～B0，轉(zhuǎn)換成循環(huán)碼G3～G0。

解（1）輸入是四位二進(jìn)制碼B3～B0，輸出是四位循環(huán)碼，故選用容量為24×4的ROM。

（2）列出四位二進(jìn)制碼轉(zhuǎn)換成循環(huán)碼的真值表，如表7－1－1所示。由表可寫(xiě)出下列最小項(xiàng)表達(dá)式：表7－1－1二進(jìn)制碼轉(zhuǎn)換為循環(huán)碼的真值表（3）可畫(huà)出四位二進(jìn)制碼—循環(huán)碼轉(zhuǎn)換器的ROM符號(hào)矩陣，如圖7－1－8所示。圖7－1-8(a)陣列圖；(b)邏輯符號(hào)圖

例7－1－2用ROM實(shí)現(xiàn)一位全加器。

解（1）首先寫(xiě)出全加器真值表，見(jiàn)表7－1－2。

（2）寫(xiě)出最小項(xiàng)之和表達(dá)式：（3）畫(huà)點(diǎn)陣圖如圖7－1－9所示。表7－1－2全加器真值表圖7－1－97.1.4

EPROM集成片簡(jiǎn)介

常用的EPROM集成片有2716（2K×8位）、2732（4K×8位）、2764（8K×8位）、27128（16K×8位）、27256（32K×8位）、27512（64K×8位），除了存儲(chǔ)容量和編程高電壓不同外，其余都基本相同。因此以2716型EPROM為例說(shuō)明。2716的主要參數(shù)：電源電壓VCC=+5V，編程高電壓VPP=25V，工作電流最大值100mA，維持電流最大值25mA，最大讀取時(shí)間450ns，存儲(chǔ)容量2K×8位。圖7－1－10 7.2隨機(jī)存取存儲(chǔ)器(RAM)

7.2.1

RAM的結(jié)構(gòu)

RAM的主要組成部分是存儲(chǔ)矩陣、地址譯碼器和讀/寫(xiě)控制電路。其框圖如圖7－2－1所示。

存儲(chǔ)矩陣由許多存儲(chǔ)單元排列組成，每個(gè)存儲(chǔ)單元能存放一位二進(jìn)制信息（0或1），在譯碼器和讀/寫(xiě)電路的控制下，進(jìn)行讀/寫(xiě)操作。圖7－2－17.2.2

RAM存儲(chǔ)單元

RAM的存儲(chǔ)單元按工作原理可分為靜態(tài)存儲(chǔ)單元和動(dòng)態(tài)存儲(chǔ)單元。靜態(tài)存儲(chǔ)單元是利用基本RS觸發(fā)器存儲(chǔ)信息的，保存的信息不容易丟失。而動(dòng)態(tài)存儲(chǔ)單元是利用MOS的柵極電容來(lái)存儲(chǔ)信息的，由于電容的容量很小，加之漏電流的存在，因此，為了保持信息，必須定時(shí)地給電容充電，即“刷新”或“再生”。以前靜態(tài)RAM存儲(chǔ)單元多是由NMOS組成，靜態(tài)六管NMOS的RAM典型芯片有2114（1K×4位）和2128（2K×8位）等。NMOS的SRAM功耗較大，而且不宜施行斷電保護(hù)。目前大容量的靜態(tài)RAM中幾乎都采用CMOS存儲(chǔ)單元，其中六管CMOS使用較多，這類存儲(chǔ)單元的RAM芯片有6116（2K×8位）、6264（8K×8位）和62256（32K×8位）等。它們的優(yōu)點(diǎn)是靜態(tài)功耗極小，因此在交流電源功耗斷電時(shí)，可用電池供電，從而彌補(bǔ)了其它RAM斷電后數(shù)據(jù)丟失的缺點(diǎn)。動(dòng)態(tài)MOS存儲(chǔ)單元有四管電路、三管電路和單管電路等。四管和三管電路比單管電路復(fù)雜，但外圍電路簡(jiǎn)單，一般容量在4K以下的RAM多采用四管或三管電路。三管NMOS動(dòng)態(tài)存儲(chǔ)單元的典型芯片是8118（16K×1位）。當(dāng)前，單管NMOS的外圍電路都集成在片內(nèi)，又因它的存儲(chǔ)單元所用元件最少、集成度高、功耗低，因而大存儲(chǔ)容量的動(dòng)態(tài)RAM多采用這種單管動(dòng)態(tài)存儲(chǔ)單元，例如集成片2164（64K×1位）等。

總之，動(dòng)態(tài)存儲(chǔ)單元不如靜態(tài)存儲(chǔ)單元使用方便，且存取時(shí)間較長(zhǎng)。但前者的結(jié)構(gòu)可以比后者做得簡(jiǎn)單，可達(dá)到更高的集成度，所以目前動(dòng)態(tài)存儲(chǔ)單元已成為大容量RAM的主流產(chǎn)品。7.2.3

RAM集成片HM6264簡(jiǎn)介

HM6264是CMOS靜態(tài)RAM，采用六管CMOS靜態(tài)存儲(chǔ)單元，它的主要參數(shù)是：存取時(shí)間100ns，電源電壓+5V，工作電流40mA，維持電流2μA，存儲(chǔ)容量8K×8位。

圖7－2-2表7-2-1

HM6264工作狀態(tài)

圖7－2-3圖7－2-4 7.3可編程邏輯器件(PLD)

7.3.1

PLD簡(jiǎn)介

PLD是20世紀(jì)70年代發(fā)展起來(lái)的一種可編程邏輯器件。實(shí)際上，它主要是一種與或兩級(jí)結(jié)構(gòu)的器件，其最終邏輯結(jié)構(gòu)和功能由用戶編程決定。PLD器件包括PROM、可編程邏輯陣列PAL、通用邏輯陣列GAL、復(fù)雜可編程邏輯器件CPLD和現(xiàn)場(chǎng)可編程門(mén)陣列FPGA等多種結(jié)構(gòu)。

現(xiàn)代的PLD是一種通用型器件，其邏輯功能是由用戶通過(guò)對(duì)器件編程來(lái)自行設(shè)定的。因此，可以把一個(gè)數(shù)字系統(tǒng)集成在一片PLD上，而不必由芯片制造商去設(shè)計(jì)和制作專用集成芯片。PLD具有批量大、成本低、構(gòu)成系統(tǒng)體積小和電路可靠等特點(diǎn)。

可編程邏輯器件從編程技術(shù)上分有兩類：一類是一次性編程；另一類是可多次編程。一次性編程在編程后不能修改，因?yàn)槠渲械腜LD器件采用熔絲工藝制造，這類編程器在數(shù)字系統(tǒng)的研制、開(kāi)發(fā)和實(shí)驗(yàn)階段使用。而多次編程器件大多采用場(chǎng)效應(yīng)管作開(kāi)關(guān)元件，控制存儲(chǔ)器存儲(chǔ)編程的信息。PLD可采用EPROM、EEPROM，F(xiàn)LASH或SRAM工藝制造，通常有以下幾種。

（1）紫外光擦除的EPROM。這類器件與可擦除可編程只讀存儲(chǔ)器EPROM一樣，器件外殼上有一個(gè)石英窗口，紫外光將編程信息擦除，在編程器上對(duì)器件進(jìn)行編程。（2）電擦除EEPROM。這類器件利用EEPROM存儲(chǔ)編程信息，需要在編程器上對(duì)EEPROM進(jìn)行改寫(xiě)來(lái)實(shí)現(xiàn)編程。

（3）在系統(tǒng)編程ISP。這類器件利用EEPROM或快閃存儲(chǔ)器FLASH存儲(chǔ)編程信息。不需要在編程器上編程，可直接對(duì)印制電路板上的器件進(jìn)行編程。

（4）在線可重配置ICR。這類器件利用靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM存儲(chǔ)信息，不需要在編程器上編程，可直接對(duì)印制電路板上的器件進(jìn)行編程。7.3.2

PLD的電路結(jié)構(gòu)

前面各章介紹的邏輯電路一般表示方法，不適合描述PLD的內(nèi)部結(jié)構(gòu)和功能。為此，下面介紹新的邏輯表示法——PLD表示法。這種表示法使芯片內(nèi)部配置和邏輯圖之間建立了一一對(duì)應(yīng)的關(guān)系，并將邏輯圖和真值表結(jié)合起來(lái)，形成一種緊湊而易于識(shí)讀的表達(dá)形式。可編程邏輯器件的基本結(jié)構(gòu)如圖7－3－1所示，它由輸入電路、與陣列、或陣列和輸出電路四部分組成。下面我們一一說(shuō)明圖中各部分的結(jié)構(gòu)和功能。圖7－3-1

1．輸入電路

輸入電路中的緩沖電路可產(chǎn)生輸入變量的原變量和反變量，并提供足夠的驅(qū)動(dòng)能力。圖7－3－2所示是輸入緩沖器的兩種畫(huà)法對(duì)照。圖(a)是一般畫(huà)法，圖(b)是PLD中的習(xí)慣畫(huà)法。如果用真值表表示，它的兩個(gè)輸出是其輸入的原碼和反碼。圖7－3-2

(a)一般畫(huà)法；(b)PLD中的習(xí)慣畫(huà)法

2．與陣列

與陣列由多個(gè)多輸入與門(mén)組成，用以產(chǎn)生輸入變量的各乘積項(xiàng)。

圖7－3－3給出了與門(mén)的兩種表示法：傳統(tǒng)表示法和PLD表示法。傳統(tǒng)表示法中的與門(mén)的三個(gè)輸入A、B、C，在PLD表示法中稱為三個(gè)輸入項(xiàng)；而多輸入與門(mén)的輸出D稱為“積項(xiàng)”。圖7－3－4是或門(mén)類似的表示。圖7－3-3(a)傳統(tǒng)表示法；(b)PLD表示法圖7－3-4

(a)傳統(tǒng)表示法；(b)PLD表示法圖7－3－5是PLD的三種連接方式：實(shí)點(diǎn)連接表示硬線連接，即固定連接，不能夠通過(guò)編程改變；×連接表示可編程互連，即可通過(guò)用戶編程實(shí)現(xiàn)接通連接；交叉點(diǎn)無(wú)×和實(shí)點(diǎn)表示無(wú)任何連接，稱斷開(kāi)連接，即用戶可通過(guò)編程實(shí)現(xiàn)斷開(kāi)連接。圖7－3-5

(a)硬連接；(b)可編程連接；(c)斷開(kāi)連接

3．或陣列

或陣列由多個(gè)多輸入或門(mén)組成，用以產(chǎn)生或項(xiàng)，即將輸入的某些乘積項(xiàng)相加。

4．輸出電路

PLD的輸出回路因器件的不同而有所不同，但總體可分為固定輸出和可組態(tài)輸出兩大類。7.3.3常見(jiàn)電路的PLD表示法

1．PROM電路的PLD表示法

圖7－3－6是PROM基本結(jié)構(gòu)的PLD表示法。它由固定的與陣列和可編程的或陣列組成。與陣列是“全譯碼”陣列，即輸入I0～I(xiàn)2的全部可能組合都有一個(gè)積項(xiàng)。因此，當(dāng)有n個(gè)輸入時(shí)，就有2n個(gè)輸入項(xiàng)，2n個(gè)積項(xiàng)。2n個(gè)與陣列，使PROM的開(kāi)關(guān)時(shí)間加長(zhǎng)，故而它比其它PLD器件慢。另外，大多數(shù)邏輯函數(shù)不需要使用輸入的全部可能組合，因?yàn)槠渲性S多組合是無(wú)效的或不可能出現(xiàn)的，這使得PROM的與陣列不能得到充分利用。PROM除用于隨機(jī)邏輯設(shè)計(jì)中，最早的主要的用途是在存儲(chǔ)器方面，目前市場(chǎng)上PROM器件的密度從64位至1百萬(wàn)位不等。圖7－3-6

2．FPLA電路的PLD表示法

FPLA是在PROM基礎(chǔ)上發(fā)展的一種可編程邏輯器件，是處理函數(shù)的一種更有效的方法，它與PROM都是基于與或表達(dá)式，但FPLA器件的與陣列和或陣列都是可編程的，不需要包含輸入信號(hào)每個(gè)可能的組合，如圖7－3－7所示。FPLA中的與陣列不是全譯碼的，而是“部分譯碼”，且其積項(xiàng)可由任一個(gè)或者全部或項(xiàng)所共用。圖7－3－7

FPLA可分為兩類：一類是內(nèi)部不含觸發(fā)器的組合型FPLA，這種結(jié)構(gòu)的FPLA只能用于設(shè)計(jì)組合邏輯函數(shù)；另一類是芯片內(nèi)部增加了若干觸發(fā)器的時(shí)序邏輯型FPLA，也稱做可編程邏輯時(shí)序器PLS。目前FPLA廣泛應(yīng)用在各種應(yīng)用場(chǎng)合，尤其是各輸出函數(shù)很類似的情況下，能充分地利用各個(gè)共用積項(xiàng)。

例7－3－1試用FPLA實(shí)現(xiàn)例7－1－1要求的四位二進(jìn)制轉(zhuǎn)換為循環(huán)碼的轉(zhuǎn)換電路。

解用卡諾圖對(duì)表7－1－1進(jìn)行化簡(jiǎn)，如圖7－3－8所示，則有上式共7個(gè)乘積項(xiàng)，設(shè)定依次是用這些乘積項(xiàng)表示式，可得根據(jù)上式可畫(huà)出FPLA的陣列結(jié)構(gòu)，如圖7－3－9所示。圖7－3-8圖7－3-9

3．PAL電路的PLD表示法

與FPLA器件結(jié)構(gòu)相比，PAL器件基本是由可編程的與陣列、固定的或陣列和輸出反饋單元組成。它是在現(xiàn)場(chǎng)可編程陣列FPLA器件之后，在20世紀(jì)70年代后期推出的第一個(gè)具有典型實(shí)用意義的可編程邏輯器件PLD。圖7－3－10是PAL編程前的結(jié)構(gòu)圖，它的每個(gè)輸出信號(hào)包含兩個(gè)與項(xiàng)。另外，一般PAL器件根據(jù)輸入輸出端主輸出結(jié)構(gòu)進(jìn)行編號(hào)，表7－3－1列出了常用PAL器件的編號(hào)。圖7－3-10表7－3－1常用PAL器件編號(hào)

不同型號(hào)的PAL器件，其內(nèi)部與陣列的結(jié)構(gòu)基本上是相同的，但輸出電路的結(jié)構(gòu)和反饋方式卻不同。常見(jiàn)的輸出電路的結(jié)構(gòu)有以下幾種：

（1）專用輸出結(jié)構(gòu)。這種結(jié)構(gòu)的輸出端只能輸出信號(hào)，不能兼作輸入。其輸出結(jié)構(gòu)只適用于實(shí)現(xiàn)組合邏輯函數(shù)。目前常用的產(chǎn)品有PAL10H8（含義是10輸入、8輸出、高電平有效）和PAL16C1（含義是16輸入、1輸出、互補(bǔ)型）等。

（2）可編程I/O結(jié)構(gòu)。這種結(jié)構(gòu)的輸出端有一個(gè)三態(tài)緩沖器，三態(tài)門(mén)受一個(gè)乘積項(xiàng)的控制，當(dāng)三態(tài)門(mén)禁止，輸出呈高阻狀態(tài)時(shí)，I/O引腳作輸入用；當(dāng)三態(tài)門(mén)被選通時(shí)，I/O引腳作輸出用。這種結(jié)構(gòu)的產(chǎn)品有PAL16L8和PAL20L10等。（3）寄存器輸出結(jié)構(gòu)。輸出端有一個(gè)D觸發(fā)器，在使能端的作用下，觸發(fā)器的輸出信號(hào)經(jīng)三態(tài)門(mén)緩沖輸出，所以這種結(jié)構(gòu)的PAL能記憶原來(lái)的狀態(tài)，從而實(shí)現(xiàn)時(shí)序邏輯功能。常見(jiàn)型號(hào)有PAL16R4和PAL168等。

（4）異或—寄存器型輸出結(jié)構(gòu)。輸出部分有兩個(gè)或門(mén)，它們的輸出經(jīng)異或門(mén)后再經(jīng)D觸發(fā)器和三態(tài)緩沖器輸出，這種結(jié)構(gòu)便于對(duì)與或邏輯陣列輸出的函數(shù)求反，還可以實(shí)現(xiàn)對(duì)寄存器狀態(tài)進(jìn)行維持操作。這種結(jié)構(gòu)的產(chǎn)品有PAL20x4和PAL20x8等。

綜上所述，PAL提高了功能密度，節(jié)省了空間；提高了設(shè)計(jì)的靈活性，并且編程和使用都比較方便；上電復(fù)位功能和加密功能可以防止非法復(fù)制。

4．GAL電路

通用邏輯陣列GAL器件是繼PAL器件之后，Lattice公司在20世紀(jì)80年代中期推出的一種低密度可編程邏輯器件。它在結(jié)構(gòu)上采用了輸出邏輯宏單元OLMC結(jié)構(gòu)形式。EEPROM浮柵技術(shù)的使用，使GAL器件具有可擦除、可重新編程、數(shù)據(jù)可長(zhǎng)期保存和可重新組合結(jié)構(gòu)等特點(diǎn)。因此，GAL器件比PAL器件功能更全面，結(jié)構(gòu)更靈活，增加了數(shù)字系統(tǒng)設(shè)計(jì)的靈活性。

GAL器件的基本結(jié)構(gòu)類型分為三種，即PAL型GAL器件、在系統(tǒng)編程型GAL器件和FPLA型GAL器件。在每一類型的GAL器件中，按其特性、工作速度、功耗級(jí)別等的不同，都有不同的型號(hào)，表7－3－2列出了部分典型的GAL器件。

表7－3－2部分典型GAL器件

PAL型GAL器件結(jié)構(gòu)如圖7－3－11所示。這類器件在電路結(jié)構(gòu)上繼承了PAL器件與陣列可編程和或陣列固定的基本結(jié)構(gòu)，但在輸出電路中采用了可編程的輸出邏輯單元OLMC。根據(jù)OLMC結(jié)構(gòu)和性質(zhì)不同，PAL型GAL器件又可分為通用型、擴(kuò)展型、異步型、異或型、大電流輸出型和低功耗型等。圖7－3-11通用型GAL器件主要有GAL16V8和GAL20V8兩個(gè)系列。下面以GAL16V8為例，說(shuō)明PAL型GAL器件的主要結(jié)構(gòu)特點(diǎn)，其它類型GAL器件的結(jié)構(gòu)與此類似。

1）GAL的基本結(jié)構(gòu)GAL16V8的邏輯圖和芯片引腳分別如圖7－3－12（a）、（b）所示，它由四部分組成：8個(gè)輸入端和8個(gè)雙向I/O端，8×8個(gè)與門(mén)構(gòu)成的與陣列，8個(gè)輸出邏輯宏單元OLMC，1個(gè)系統(tǒng)時(shí)鐘CK和輸出使能控制信號(hào)端OE。圖7－3-12(a)邏輯圖;(b)芯片引腳

2）輸出邏輯宏單元OLMC的結(jié)構(gòu)和結(jié)構(gòu)控制字(1)OLMC的結(jié)構(gòu)。OLMC的內(nèi)部結(jié)構(gòu)如圖7－3－13虛線框中所示。圖中的或門(mén)表示固定或陣列中的一組，它的8個(gè)輸入端和與陣列的輸出相連?；蜷T(mén)輸出端接了一個(gè)異或門(mén)，用以設(shè)置輸出信號(hào)的極性，D觸發(fā)器是數(shù)據(jù)寄存器，兩個(gè)2選1數(shù)據(jù)選擇器（輸出類型數(shù)據(jù)選擇器OMUX、乘積項(xiàng)選擇器PTMUX）和兩個(gè)4選1數(shù)據(jù)選擇器（三態(tài)使能信號(hào)選擇器TSMUX、反饋源選擇器FMUX）[JP2]用來(lái)控制輸出組態(tài)。要獲得OLMC的不同輸出組態(tài)，可通過(guò)對(duì)數(shù)據(jù)選擇器編程來(lái)實(shí)現(xiàn)。編程指設(shè)置GAL芯片內(nèi)部的一個(gè)82位結(jié)構(gòu)控制字寄存器。圖7－3-13

(2)結(jié)構(gòu)控制字。GAL的結(jié)構(gòu)控制字共82位，即兩端各有32位是乘積禁止位，中間有18位是控制字，其中SYN和AC0各占一位，同時(shí)控制8個(gè)OLMC。AC1（n）和XOR（n）各有8位，分別控制8個(gè)OLMC,每位取值為“0”或“1”，如圖7－3－14所示。圖中XOR（n）和AC1（n）字段下的數(shù)字對(duì)應(yīng)各個(gè)OLMC的引腳號(hào)。圖7－3-14在SYN、AC0、AC1（n）組合控制下，OLMC（n）可組態(tài)配置成五種工作模式，表7－3－3列出了各種模式下對(duì)控制位的配置和選擇。圖7－3－15（a）～（e）分別表示不同配置下OLMC的輸出組態(tài)電路。OLMC組態(tài)的實(shí)現(xiàn)，即結(jié)構(gòu)控制字各控制位的設(shè)定都是由開(kāi)發(fā)軟件和硬件自動(dòng)完成的。表7－3－3

OLMC工作模式的配置選擇圖7－3-15(a)專用輸入模式；(b)專用組合輸出模式；

(c)反饋組合輸出模式；(d)時(shí)序電路中的輸出模式；(e)寄存器輸出模式圖7－3-16

3)行地址映射

GAL的邏輯功能、工作模式都是靠編程來(lái)實(shí)現(xiàn)的，編程時(shí)寫(xiě)入的數(shù)據(jù)按行安排。GAL16V8共分64行，供用戶使用的有36行。被編程的數(shù)據(jù)從第9腳以串行方式送入64位移位寄存器，寄存器裝滿一次，就對(duì)GAL陣列寫(xiě)一行。圖7－3－16表示GAL16V8編程單元的地址分配和功能劃分情況，因?yàn)樗皇菍?shí)際的空間布局圖，所以稱之為行地址映射圖。

5.高密度可編程邏輯器件HDPLD

20世紀(jì)90年代以后，高密度可編程邏輯器件在集成密度、生產(chǎn)工藝、器件編程和測(cè)試技術(shù)等方面迅速發(fā)展。所謂高密度可編程邏輯器件HDPLD，通常是指集成密度大于1000個(gè)等效門(mén)/片的PLD。HDPLD分三種類型：可擦除可編程邏輯器件EPLD、復(fù)雜可編程邏輯器件CPLD和現(xiàn)場(chǎng)可編程門(mén)陣列FPGA。目前世界各著名半導(dǎo)體器件公司，如Xilinx、Altera、Lattice、AMD、Atmel等，均可提供各種不同類型的HDPLD產(chǎn)品。EPLD和CPLD兩種器件，其基本結(jié)構(gòu)形式和PAL、GAL相似，都由可編程的與陣列、固定的或陣列和邏輯宏單元組成，但集成規(guī)模都比PAL和GAL大得多。表7-3-4列出了部分CPLD產(chǎn)品。表7－3－4部分CPLD產(chǎn)品

20世紀(jì)80年代中期，Altera公司推出了可擦除可編程邏輯器件EPLD。它采用了UVEPROM工藝，以疊柵注入MOS管作為編程單元，所以可靠性高、易改寫(xiě)、集成度高、造價(jià)便宜。目前EPLD產(chǎn)品的集成度高達(dá)1萬(wàn)門(mén)以上。EPLD的結(jié)構(gòu)形式和GAL相似，但EPLD內(nèi)部的互連能力很弱。CPLD是在EPLD基礎(chǔ)上發(fā)展起來(lái)的器件，與EPLD相比，它增加了內(nèi)部連線，對(duì)邏輯宏單元和I/O單元都作了重大改進(jìn)，采用EEPROM制作工藝。有些CPLD內(nèi)部還集成了RAM、FIFO或雙口RAM等存儲(chǔ)器，兼有FPGA的特性。許多CPLD還具備在系統(tǒng)編程能力。因此它比EPLD功能更強(qiáng)，使用更靈活。目前各公司生產(chǎn)的EPLD和CPLD產(chǎn)品都有各自的特點(diǎn)，但總體結(jié)構(gòu)大致相同。

現(xiàn)場(chǎng)可編程門(mén)陣列FPGA是20世紀(jì)80年代中期出現(xiàn)的HPLD，它具有密度高、編程速度快、設(shè)計(jì)靈活和可再配置等許多優(yōu)點(diǎn)，因此FPGA自1985年由Xilinx公司首家推出后，便受到普遍歡迎，并得到迅速發(fā)展。7.3.4

PLD的開(kāi)發(fā)

PLD的開(kāi)發(fā)是指利用開(kāi)發(fā)系統(tǒng)的軟件和硬件對(duì)PLD進(jìn)行設(shè)計(jì)和編程的過(guò)程。開(kāi)發(fā)系統(tǒng)軟件是指PLD專用的編程語(yǔ)言和相應(yīng)的匯編程序或編譯程序。不同密度PLD的使用軟件及軟件特點(diǎn)見(jiàn)表7－3－5。表7－3－5不同密度PLD的使用軟件及軟件特點(diǎn)

1.可編程邏輯器件的設(shè)計(jì)過(guò)程

可編程邏輯器件的設(shè)計(jì)流程如圖7