第5章時(shí)序邏輯電路

5.1時(shí)序邏輯電路的特點(diǎn)及其分類(lèi)5.2時(shí)序電路的分析5.3常用的MSI時(shí)序邏輯器件5.4同步時(shí)序電路的設(shè)計(jì)5.5本章小結(jié)5.6例題精選

5.7自我檢測(cè)題5.1.1時(shí)序邏輯電路的特點(diǎn)

時(shí)序邏輯電路的結(jié)構(gòu)圖如圖5.1.1所示。時(shí)序邏輯電路的特點(diǎn)如下：

(1)結(jié)構(gòu)特點(diǎn)：時(shí)序邏輯電路包含組合電路和存儲(chǔ)電路兩部分，而存儲(chǔ)電路是其必不可少的組成部分。

(2)功能特點(diǎn)：任意時(shí)刻的輸出信號(hào)不僅與該時(shí)刻的輸入信號(hào)有關(guān)，而且還與電路原來(lái)的狀態(tài)有關(guān)，即具有“記憶”性。5.1時(shí)序邏輯電路的特點(diǎn)及其分類(lèi)圖5.1.1時(shí)序電路的結(jié)構(gòu)圖5.1.2時(shí)序邏輯電路的分類(lèi)

根據(jù)時(shí)鐘接入方式，時(shí)序電路可分為：同步時(shí)序電路和異步時(shí)序電路。同步時(shí)序電路中，所有觸發(fā)器的時(shí)鐘信號(hào)來(lái)自同一個(gè)脈沖源，它們的狀態(tài)變化與時(shí)鐘信號(hào)同步；異步時(shí)序電路中，各個(gè)觸發(fā)器的時(shí)鐘信號(hào)不完全相同，觸發(fā)器狀態(tài)的變換不是同時(shí)發(fā)生的。

按輸入與輸出信號(hào)的關(guān)系，時(shí)序邏輯電路可分為米利型(Mealy)和穆?tīng)栃?Moore)兩種電路。米利型時(shí)序電路的輸出不僅取決于存儲(chǔ)電路的現(xiàn)態(tài)，而且還與輸入信號(hào)有關(guān)，即米利型的輸出=F(輸入，現(xiàn)態(tài))；穆?tīng)栃蜁r(shí)序電路的輸出僅取決于存儲(chǔ)電路的現(xiàn)態(tài)，即穆?tīng)栃偷?/p>

輸出=G(現(xiàn)態(tài))。圖5.1.2給出了它們的一般模型。圖5.1.2Mealy型及Moore型時(shí)序電路的一般模型(a)Mealy型時(shí)序電路；(b)Moore型時(shí)序電路5.1.3時(shí)序邏輯電路的描述方法

1.時(shí)序邏輯電路的邏輯方程組

時(shí)序電路的邏輯功能可以通過(guò)電路的邏輯方程組來(lái)全面描述。時(shí)序電路的邏輯方程組有驅(qū)動(dòng)方程組、狀態(tài)方程組和輸出方程組。

驅(qū)動(dòng)方程組：時(shí)序電路中各存儲(chǔ)部分的輸入方程，即時(shí)序電路中各觸發(fā)器的輸入端所需滿(mǎn)足的方程。

狀態(tài)方程組：時(shí)序電路中各觸發(fā)器的次態(tài)方程，即將驅(qū)動(dòng)方程代入到各觸發(fā)器的特性方程后所得到的方程。

輸出方程組：時(shí)序電路輸出所需滿(mǎn)足的方程。

2.時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖

用于描述時(shí)序電路狀態(tài)轉(zhuǎn)換全部過(guò)程的方法有狀態(tài)轉(zhuǎn)換表(也稱(chēng)狀態(tài)轉(zhuǎn)換真值表)、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。

1)狀態(tài)轉(zhuǎn)換表

狀態(tài)轉(zhuǎn)移表(狀態(tài)轉(zhuǎn)換真值表)是一種用表格的形式來(lái)反映電路的現(xiàn)態(tài)、輸入同輸出、次態(tài)的關(guān)系。

例5.1.1

試列出圖5.1.3所示電路的狀態(tài)轉(zhuǎn)換表。

解由圖5.1.3可見(jiàn)，這個(gè)電路沒(méi)有輸入變量。(需要注意的是，CLK不是輸入邏輯變量，它是一個(gè)只能控制觸發(fā)器狀態(tài)轉(zhuǎn)換的操作信號(hào)。)因此，電路的次態(tài)和輸出只取決于電路的初態(tài)，它屬于穆?tīng)栃蜁r(shí)序電路。圖5.1.3例5.1.1的時(shí)序電路圖由圖5.1.3可以得到該電路的三大方程為

(5.1.1)(5.1.2)(5.1.3)設(shè)電路的初始狀態(tài)為Q3Q2Q1=000，將其代入式(5.1.2)及式(5.1.3)中就可得到其次態(tài)輸出為，然后將此輸出作為現(xiàn)態(tài)再次代入式(5.1.2)及式(5.1.3)，求出對(duì)應(yīng)的下

個(gè)次態(tài)，如此繼續(xù)下去就可得到圖5.1.3的狀態(tài)轉(zhuǎn)換表如表5.1.1所示。當(dāng)Q3Q2Q1=001時(shí)，次態(tài)為，返回到了初始狀態(tài)。表5.1.1圖5.1.3電路的狀態(tài)轉(zhuǎn)換表為了直觀地反映時(shí)鐘信號(hào)對(duì)狀態(tài)轉(zhuǎn)換的過(guò)程，還可將表5.1.1改寫(xiě)成如表5.1.2的形式。表5.1.2圖5.1.3電路狀態(tài)轉(zhuǎn)換表的另一種形式

2)狀態(tài)轉(zhuǎn)換圖

狀態(tài)轉(zhuǎn)換圖就是狀態(tài)轉(zhuǎn)換表的圖形表示方式，它比狀態(tài)轉(zhuǎn)換表更加直觀。狀態(tài)轉(zhuǎn)換圖中的圓圈表示電路輸出的各個(gè)穩(wěn)定狀態(tài)，連接圓圈的線表示狀態(tài)之間的轉(zhuǎn)換，箭頭用來(lái)表示轉(zhuǎn)換的方向。引起轉(zhuǎn)換的條件用邏輯表達(dá)式或輸入組合來(lái)標(biāo)明，將它們放在線的上面或下面。狀態(tài)轉(zhuǎn)換圖和狀態(tài)轉(zhuǎn)換表是分析及設(shè)計(jì)時(shí)序電路的主要工具。圖5.1.4給出了例5.1.1題的狀態(tài)轉(zhuǎn)換圖。圖5.1.4例5.1.1題的狀態(tài)轉(zhuǎn)換圖

3.時(shí)序圖

時(shí)序圖就是電路的狀態(tài)、輸出信號(hào)在時(shí)鐘信號(hào)和輸入信號(hào)共同作用下隨時(shí)間變化的波形，時(shí)序圖能直觀地表達(dá)時(shí)序電路中各信號(hào)在時(shí)間上的對(duì)應(yīng)關(guān)系，便于用試驗(yàn)的方法檢查電路的邏輯功能。圖5.1.5給出了例題5.1.1的時(shí)序圖。圖5.1.5例5.1.1題的時(shí)序圖5.2.1同步時(shí)序電路的分析

同步時(shí)序電路的分析步驟：

(1)根據(jù)給定的時(shí)序電路圖寫(xiě)出電路的邏輯方程組(即激勵(lì)方程、輸出方程及狀態(tài)方程)。

(2)由狀態(tài)方程和輸出方程列出狀態(tài)轉(zhuǎn)換表。

5.2時(shí)序電路的分析

(3)由狀態(tài)轉(zhuǎn)換表畫(huà)出狀態(tài)轉(zhuǎn)換圖或時(shí)序圖。

(4)分析狀態(tài)轉(zhuǎn)換圖或時(shí)序圖。

(5)電路特性描述，確定其邏輯功能。

(6)判斷電路有無(wú)“掛起”現(xiàn)象(判斷電路能否自啟動(dòng))。

(7)消除“掛起”現(xiàn)象。

需要指出的是，以上的步驟并非是固定的，實(shí)際應(yīng)用時(shí)可根據(jù)具體情況加以取舍。

例5.2.1

分析圖5.2.1所示電路的特性。

解從圖5.2.1所示的電路圖可以看出，該電路的輸出不僅與現(xiàn)態(tài)有關(guān)，而且與輸入信號(hào)有關(guān)，因此該電路屬于Mealy型電路。圖5.2.1用D觸發(fā)器實(shí)現(xiàn)的同步時(shí)序邏輯電路分析步驟如下：

(1)寫(xiě)出電路的三大方程。

由圖可以得到該電路的激勵(lì)方程為

由圖可以得到該電路的輸出方程為

Z=XQ1Q0

(5.2.2)(5.2.1)

由D觸發(fā)器的特性方程可以得到電路的狀態(tài)方程為

(5.2.3)

(2)由三大方程寫(xiě)狀態(tài)轉(zhuǎn)換表。該電路的狀態(tài)轉(zhuǎn)換表如表5.2.1所示。

(3)根據(jù)狀態(tài)轉(zhuǎn)換表畫(huà)出狀態(tài)轉(zhuǎn)換圖，如圖5.2.2所示。圖5.2.2例5.2.1題的狀態(tài)轉(zhuǎn)換圖表5.2.1例5.2.1題的狀態(tài)轉(zhuǎn)換表

(4)電路特性描述。當(dāng)輸入出現(xiàn)4個(gè)1時(shí)，輸出為1，換句話說(shuō)，就是對(duì)輸入1進(jìn)行計(jì)數(shù)，當(dāng)計(jì)數(shù)到4時(shí)，輸出為1，并且重新開(kāi)始下次計(jì)數(shù)。

(5)判斷電路有無(wú)“掛起”。如圖5.2.2所示，該電路不存在無(wú)關(guān)項(xiàng)，故該電路無(wú)“掛起”。即該電路是可以自啟動(dòng)的。

例5.2.2

分析圖5.2.3所示電路的邏輯功能。

解該電路由4個(gè)D觸發(fā)器及1個(gè)與非門(mén)組成。無(wú)輸入，輸出為觸發(fā)器的狀態(tài)變量，且時(shí)鐘脈沖同時(shí)加在4個(gè)觸發(fā)器上。因此該電路屬于Moore型電路。圖5.2.3例5.2.2題的邏輯電路

分析步驟如下：

(1)寫(xiě)出電路的激勵(lì)方程、狀態(tài)方程。該電路的激勵(lì)方程為

(5.2.4)由D觸發(fā)器的特性方程可以得到電路的狀態(tài)方程為

(5.2.5)

(2)由狀態(tài)方程寫(xiě)狀態(tài)轉(zhuǎn)換表。

該電路的狀態(tài)轉(zhuǎn)換表如表5.2.2。其中表的左邊為電路的現(xiàn)態(tài)，表的右邊為電路的次態(tài)。表5.2.2例5.2.2題的狀態(tài)轉(zhuǎn)換表(3)根據(jù)狀態(tài)轉(zhuǎn)換表畫(huà)出狀態(tài)轉(zhuǎn)換圖，如圖5.2.4所示。圖5.2.4例5.2.2題的狀態(tài)轉(zhuǎn)換圖

(4)電路特性描述。該電路共有16個(gè)狀態(tài)。只要電路的初始態(tài)為狀態(tài)圖閉合環(huán)中的某一狀態(tài)，在時(shí)鐘脈沖作用下，電路將按箭頭所指方向在閉合環(huán)中8個(gè)狀態(tài)間循環(huán)。這是一個(gè)模8的計(jì)數(shù)器，時(shí)鐘脈沖便是計(jì)數(shù)信號(hào)。

(5)判斷電路有無(wú)“掛起”。在圖5.2.4所示的閉合環(huán)中有8個(gè)不同的狀態(tài)，我們把這8個(gè)狀態(tài)稱(chēng)為“有效狀態(tài)”，在閉

環(huán)以外的8個(gè)狀態(tài)稱(chēng)為“無(wú)效狀態(tài)”。并將“有效狀態(tài)”構(gòu)成的閉合回路稱(chēng)為“有效循環(huán)”，將“無(wú)效狀態(tài)”構(gòu)成的閉合回路稱(chēng)為“無(wú)效循環(huán)”。如果由于某種因素(如加電初始時(shí)或其他外界偶然因素)，使電路處于“無(wú)效狀態(tài)”中的某一狀態(tài)，則在時(shí)鐘脈沖作用下，經(jīng)過(guò)若干節(jié)拍后，電路將能自動(dòng)進(jìn)入“有效狀態(tài)”，那么，該電路就無(wú)“掛起”，即可以自啟動(dòng)。如果電路不能自動(dòng)的從“無(wú)效狀態(tài)”進(jìn)入到“有效狀態(tài)”，那么該電路就存在“掛起”或著說(shuō)該電路不能自啟動(dòng)。

從圖5.2.4可以看到，該電路的“無(wú)效狀態(tài)”在時(shí)鐘脈沖作用下，經(jīng)過(guò)若干節(jié)拍后，均能自動(dòng)地進(jìn)入到“有效狀態(tài)”。所以說(shuō)該電路無(wú)“掛起”現(xiàn)象，即該電路可以自啟動(dòng)。“掛起”問(wèn)題是時(shí)序邏輯電路設(shè)計(jì)中的一項(xiàng)重要的課題。只要存在無(wú)關(guān)狀態(tài)(即狀態(tài)未被全部利用)，就有可能產(chǎn)生“掛起”現(xiàn)象。

*解決“掛起”問(wèn)題的方法有以下幾種：

(1)讓無(wú)效狀態(tài)的次態(tài)無(wú)關(guān)項(xiàng)全部指向0。這種方法的優(yōu)點(diǎn)是效率高，速度快，一步即可到達(dá)“有效狀態(tài)”。而缺點(diǎn)也很明顯，因?yàn)闆](méi)

有利用無(wú)關(guān)項(xiàng)來(lái)簡(jiǎn)化設(shè)計(jì)，所以電路復(fù)雜。

(2)打斷“無(wú)效循環(huán)”一處，令其指向“有效循環(huán)”中的某一有效狀態(tài)。這種方法的優(yōu)點(diǎn)是，雖然方法改動(dòng)較小，但仍會(huì)涉及大部分觸發(fā)器的輸入端電路的改造，電路并非最佳，效果也并非最佳。

(3)根據(jù)真值表和卡諾圖研究“無(wú)效循環(huán)”的生成規(guī)律，盡可能只改變某一觸發(fā)器的輸入端電路，同時(shí)進(jìn)行最簡(jiǎn)設(shè)計(jì)。

以上所述方法的實(shí)質(zhì)是：采取強(qiáng)制措施，使觸發(fā)器的次態(tài)強(qiáng)制置位或強(qiáng)制復(fù)位使之處于有效狀態(tài)之一。

例5.2.3

試分析圖5.2.5電路的邏輯功能。圖5.2.5例5.2.3題的邏輯電路

解分析步驟如下：

(1)寫(xiě)出電路的激勵(lì)方程、狀態(tài)方程。該電路的激勵(lì)方程為

(5.2.6)由D觸發(fā)器的特性方程可以得到電路的狀態(tài)方程為

(5.2.7)

(2)由狀態(tài)方程寫(xiě)出狀態(tài)轉(zhuǎn)換表。

該電路的狀態(tài)轉(zhuǎn)換表如表5.2.3所示。其中表的左邊為電路的現(xiàn)態(tài)，表的右邊為電路的次態(tài)。表5.2.3例5.2.3題的狀態(tài)轉(zhuǎn)換表

(3)根據(jù)狀態(tài)轉(zhuǎn)換表畫(huà)出狀態(tài)轉(zhuǎn)換圖，如圖5.2.6所示。

(4)電路特性描述。由圖5.2.6可知，該電路是一個(gè)不能自啟動(dòng)的模8計(jì)數(shù)器，時(shí)鐘脈沖便是它的計(jì)數(shù)信號(hào)。圖5.2.6例5.2.3題的狀態(tài)轉(zhuǎn)換圖

(5)判斷電路有無(wú)“掛起”。圖5.2.6(a)中的狀態(tài)循環(huán)符合格雷碼編碼，故為有效循環(huán)；那么，圖5.2.6(b)中的狀態(tài)循環(huán)就為無(wú)效循環(huán)。由于無(wú)效循環(huán)也是一個(gè)獨(dú)立的閉合環(huán)，因此如果某種原因使電路進(jìn)入無(wú)效狀態(tài)，則電路就無(wú)法自動(dòng)進(jìn)入有效循環(huán)中的任意有效狀態(tài)，故該電路存在“掛起”，即此電路為不能自啟動(dòng)電路。

*(6)消除“掛起”現(xiàn)象。本題采用兩種方法來(lái)消除“掛起”現(xiàn)象。

方法一：打斷“無(wú)效循環(huán)”一處，令其指向“有效循環(huán)”中的某一有效狀態(tài)。

第一步：設(shè)計(jì)能解除“掛起”現(xiàn)象的狀態(tài)轉(zhuǎn)換圖。圖5.2.7給出了設(shè)計(jì)方案的狀態(tài)轉(zhuǎn)換圖。當(dāng)然這并非是唯一的方法。圖5.2.7例5.2.3題消除“掛起”的狀態(tài)轉(zhuǎn)換圖第二步：由圖5.2.7畫(huà)出各觸發(fā)器的次態(tài)卡諾圖。如圖5.2.8所示。圖5.2.8例5.2.3各觸發(fā)器次態(tài)卡諾圖第三步：由卡諾圖5.2.8寫(xiě)出各觸發(fā)器的次態(tài)方程。

(5.2.8)第四步：由式(5.2.8)寫(xiě)出各觸發(fā)器的輸入端的方程。

(5.2.9)

第五步：根據(jù)各觸發(fā)器輸入端的方程畫(huà)出電路，如圖5.2.9所示。圖5.2.9消除“掛起”后的電路方法二：根據(jù)真值表和卡諾圖研究“無(wú)效循環(huán)”的生成規(guī)律，且只對(duì)某一觸發(fā)器的輸入端進(jìn)行設(shè)計(jì)。

為使電路改動(dòng)最小，現(xiàn)在只考慮改變Q1的輸入，也就是通過(guò)只改變卡諾圖中無(wú)關(guān)項(xiàng)d的取值，來(lái)消除“掛起”現(xiàn)象。具體步驟如下：

第一步：由圖5.2.6(a)得出原電路的狀態(tài)轉(zhuǎn)換表。如表5.2.4所示。表5.2.4例5.2.3題消除“掛起”的真值表第二步：由表5.2.4畫(huà)出各觸發(fā)器的次態(tài)卡諾圖。

由圖5.2.10可知，在卡諾圖中有8個(gè)無(wú)關(guān)項(xiàng)d，適當(dāng)?shù)母淖僤的取值，就可以消除“掛起”現(xiàn)象。但是并不是改變?nèi)我庖粋€(gè)無(wú)關(guān)項(xiàng)都能起到“解掛”的作用。如圖5.2.11中的

卡諾圖里，如果僅把1號(hào)圈中無(wú)關(guān)項(xiàng)d取為0，那么

，這與式(5.2.7)中的表達(dá)式相同，這樣，電路依然存在“掛起”現(xiàn)象。

從邏輯化簡(jiǎn)的角度出發(fā)，在此不妨取m4=m6=0，就可得到圖5.2.11中的第二個(gè)卡諾圈，即2號(hào)圈。圖5.2.10由表5.2.4得到的各觸發(fā)器的次態(tài)卡諾圖圖5.2.11的卡諾圖第三步：由圖5.2.11寫(xiě)出的表達(dá)式。

由式(5.2.10)所得到的邏輯圖與圖5.2.3的完全一樣，即消除了原來(lái)圖5.2.5中的“掛起”現(xiàn)象。當(dāng)然，還可以取3號(hào)圈中m2=0，則，或取m9=m11=1，則

等，都可以消除“掛起”現(xiàn)象。(5.2.10)

同樣，還可以保持Q1的輸入不變，只改變Q2的輸入來(lái)解決“掛起”問(wèn)題。在對(duì)圖5.2.10的卡諾圖的分析中可以發(fā)現(xiàn)，如果取m2=m6=1，則，這種方法也能

消除電路中的“掛起”現(xiàn)象。

由以上的幾個(gè)例子可以看出，同步時(shí)序電路分析的關(guān)鍵是要找出反映電路狀態(tài)變化規(guī)律的狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖，據(jù)此，電路的邏輯功能特性才能描述出來(lái)。

5.2.2異步時(shí)序電路的分析

1.異步時(shí)序電路的特點(diǎn)及分類(lèi)

1)異步時(shí)序電路的特點(diǎn)

2)異步時(shí)序電路的分類(lèi)

根據(jù)狀態(tài)改變的方式不同，異步時(shí)序電路又分成脈沖型異步時(shí)序電路和電平型異步時(shí)序電路。

2.脈沖異步時(shí)序電路的結(jié)構(gòu)

在脈沖異步時(shí)序電路中，存儲(chǔ)元件通常采用觸發(fā)器，輸入信號(hào)具有脈沖形式，電路中的各觸發(fā)器沒(méi)有統(tǒng)一的時(shí)鐘脈沖來(lái)完成同步作用，它是由輸入脈沖直接引起電路狀態(tài)的改變和輸出的改變的。脈沖異步時(shí)序電路也可分為Mealy型和Moore型，它們的結(jié)構(gòu)如圖5.2.12和圖5.2.13所示。圖5.2.12Mealy型脈沖異步時(shí)序電路結(jié)構(gòu)圖5.2.13Moore型脈沖異步時(shí)序電路結(jié)構(gòu)脈沖異步時(shí)序電路與同步時(shí)序電路的相同點(diǎn)是：

(1)狀態(tài)的改變都依賴(lài)于外加脈沖。

(2)存儲(chǔ)元件都是觸發(fā)器。

基于上述的相同點(diǎn)，可將同步時(shí)序電路的分析和設(shè)計(jì)方法及工具稍加修改直接應(yīng)用于脈沖異步時(shí)序電路。二者的差異僅是：

(1)脈沖異步時(shí)序電路無(wú)外加的統(tǒng)一的時(shí)鐘脈沖。

(2)輸入變量為脈沖信號(hào)，由輸入脈沖直接引起電路的狀態(tài)改變。

(3)由次態(tài)邏輯產(chǎn)生各觸發(fā)器的控制輸入信號(hào)，

，…，，而且還產(chǎn)生時(shí)間上有先后的各觸發(fā)器的時(shí)鐘信號(hào)CLK1，CLK2，…，CLKr。

為使電路工作可靠，電路狀態(tài)變化可預(yù)知，對(duì)脈沖異步時(shí)序電路的輸入作如下限制：

(1)不允許兩根或兩根以上的輸入線上同時(shí)有輸入脈沖。

(2)在上一個(gè)輸入脈沖引起的電路狀態(tài)變化未穩(wěn)定之前，不允許加入新的輸入脈沖。

只有在上述限制下，電路狀態(tài)的變化才可按預(yù)期的路徑進(jìn)行。

3.異步時(shí)序邏輯電路的分析方法

異步時(shí)序邏輯電路的主要分析步驟如下：

(1)根據(jù)給定的時(shí)序電路圖寫(xiě)出下列各邏輯方程組。

(2)由狀態(tài)方程和輸出方程列出狀態(tài)轉(zhuǎn)換表。

(3)由狀態(tài)轉(zhuǎn)換表畫(huà)出狀態(tài)轉(zhuǎn)換圖或時(shí)序圖。

(4)分析狀態(tài)轉(zhuǎn)換圖或時(shí)序圖。

(5)由電路特性描述確定其邏輯功能。

例5.2.4

已知異步時(shí)序邏輯電路的邏輯圖如圖5.2.14所示，試分析它的邏輯功能。

圖5.2.14例5.2.4題的異步時(shí)序邏輯電路

解第一步：根據(jù)給定的時(shí)序電路圖寫(xiě)出下列各邏輯方程組。

①由圖5.2.14可得各觸發(fā)器的時(shí)鐘脈沖信號(hào)CP的邏輯表達(dá)式為

(5.2.11)②由圖5.2.14可得各觸發(fā)器的激勵(lì)方程為

(5.2.12)③由JK觸發(fā)器的特性方程可得電路的狀態(tài)方程為

其中，CP表示時(shí)鐘輸入信號(hào)，它不是輸入變量。當(dāng)CP=1時(shí)，表示有時(shí)鐘脈沖到達(dá)，當(dāng)CP=0時(shí)，表示無(wú)時(shí)鐘脈沖到達(dá)。(5.2.13)

④由圖5.2.14可得電路的輸出邏輯表達(dá)式為

C=Q0Q1

(5.2.14)第二步：由狀態(tài)方程和輸出方程列出狀態(tài)轉(zhuǎn)換表。

為了畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖，需要列出電路的狀態(tài)轉(zhuǎn)換表。在計(jì)算觸發(fā)器的次態(tài)時(shí)，首先應(yīng)找出每次電路狀態(tài)轉(zhuǎn)換時(shí)各個(gè)觸發(fā)器是否有CP信號(hào)。為此，可以在給定的CLK0的連續(xù)作用下列出Q0的對(duì)應(yīng)值(如表5.2.5所示)。根據(jù)Q0每次從1變0的時(shí)刻產(chǎn)生CP1和CP3，即可得到表5.2.5中CP1和CP3的對(duì)應(yīng)值。而Q1每次從1變0的時(shí)刻將產(chǎn)生CP2。以Q3Q2Q1Q0=

0000為初態(tài)代入式(5.2.13)和式(5.2.14)，依次計(jì)算下去就得到了表5.2.5所示的狀態(tài)轉(zhuǎn)換表。表5.2.5圖5.2.14電路的狀態(tài)轉(zhuǎn)換表第三步：由狀態(tài)轉(zhuǎn)換表畫(huà)出狀態(tài)轉(zhuǎn)換圖或時(shí)序圖。

由于圖5.2.14所示電路是由4個(gè)觸發(fā)器構(gòu)成的，它們的狀態(tài)組合有16種，而表5.2.5中狀態(tài)組合只有10種，因此需要分別求出其余6種狀態(tài)下的輸出和次態(tài)。將這些計(jì)算結(jié)果補(bǔ)充到表5.2.5中，才是完整的狀態(tài)轉(zhuǎn)換表，如表5.2.6所示。完整的電路狀態(tài)轉(zhuǎn)換圖如圖5.2.15所示。圖5.2.15圖5.2.14電路的狀態(tài)轉(zhuǎn)換圖表5.2.6圖5.2.14電路完整的狀態(tài)轉(zhuǎn)換表第四步：分析狀態(tài)轉(zhuǎn)換圖或時(shí)序圖。

由圖5.2.15可知，該電路的任何一個(gè)無(wú)效狀態(tài)均能夠在CP的作用下最終自動(dòng)地轉(zhuǎn)換到有效循環(huán)狀態(tài)中的某一有效狀態(tài)上，故該電路是可以自啟動(dòng)的。另外，從完整的電路狀態(tài)轉(zhuǎn)換圖中還可以發(fā)現(xiàn)每經(jīng)過(guò)10個(gè)CP0電路的狀態(tài)將重復(fù)循環(huán)一次。

第五步：由電路特性描述確定其邏輯功能。

由第四步的分析的結(jié)果可知，該電路的邏輯功能是能自啟動(dòng)的十進(jìn)制異步加法計(jì)數(shù)器。5.3.1寄存器

1.并行寄存器

常用的并行寄存器有：2位寄存器74LS75、4位寄存器74LS175及8位的寄存器74LS374等。圖5.3.1給出了74LS175的邏輯圖和邏輯符號(hào)。5.3常用的MSI時(shí)序邏輯器件圖5.3.174LS175寄存器的邏輯圖和邏輯符號(hào)(a)邏輯圖和邏輯符號(hào)；(b)74LS175邏輯符號(hào)圖5.3.2給出了74LS374(8位寄存器)的邏輯圖和邏輯符號(hào)。該邏輯器件的工作原理是：

(1)在外加時(shí)鐘脈沖上升沿作用下，將1D~8D端的8位代碼并行存入寄存器。

(2)當(dāng)輸出使能=0時(shí)，8位寄存器中代碼并行輸出；當(dāng)＝1時(shí)，寄存器輸出端為高阻抗。故多個(gè)寄存器可以實(shí)現(xiàn)“線與”。并行寄存器的品種還很多，可根據(jù)實(shí)際功能需要在有關(guān)技術(shù)手冊(cè)中查閱選用。圖5.3.274LS374寄存器的邏輯圖和邏輯符號(hào)(a)邏輯圖；(b)邏輯符號(hào)

2.移位寄存器

移位寄存器是一種既能存儲(chǔ)數(shù)據(jù)，又能對(duì)所存數(shù)據(jù)在時(shí)鐘節(jié)拍作用下按位向高位(或低位)順移的寄存器。按其邏輯功能可分為串行輸入串行輸出、串行輸入并行輸出、并行輸入串行輸出及并行輸入并行輸出等四類(lèi)。按移位方式可分為單向移位、雙向移位、循環(huán)移位及扭環(huán)移位等。

圖5.3.3所示電路是由邊沿觸發(fā)方式的D觸發(fā)器組成的4位移位寄存器，其中第一個(gè)觸發(fā)器FF0的輸入端接收輸入信號(hào)，其余的每個(gè)觸發(fā)器的輸入端均與前邊一個(gè)觸發(fā)器的Q端相連。

圖5.3.3由D觸發(fā)器構(gòu)成的4位移位寄存器因?yàn)閺臅r(shí)鐘脈沖CLK上升沿到達(dá)開(kāi)始到輸出端新?tīng)顟B(tài)的建立需要經(jīng)過(guò)一段傳輸延遲時(shí)間，所以當(dāng)CKL的上升沿同時(shí)作用于所有的觸發(fā)器時(shí)，輸入端(D端)的狀態(tài)還沒(méi)有改變，即各D觸發(fā)器輸入端接收的數(shù)據(jù)仍是時(shí)鐘脈沖CKL上升沿沒(méi)到達(dá)之前的數(shù)據(jù)。于是，F(xiàn)F1按Q0原來(lái)的狀態(tài)翻轉(zhuǎn)，即

=Q0，F(xiàn)F2按Q1原來(lái)的狀態(tài)翻轉(zhuǎn)，即=Q1，F(xiàn)F3按Q2原來(lái)的狀態(tài)翻轉(zhuǎn)，=Q2。同時(shí)，D0=Di，并將輸入的數(shù)據(jù)代碼存入FF0?？偟男Ч喈?dāng)于移位寄存器里原有的代碼依次右移了1位。如果在4個(gè)時(shí)鐘周期內(nèi)輸入代碼依次為1011，而移位寄存器的初始狀態(tài)為Q3Q2Q1Q0=0000，那么在移位脈沖(也就是觸發(fā)器的時(shí)鐘脈沖)的作用下，移位寄存器里代碼的移動(dòng)情況將如表5.3.1所示。圖5.3.4給出了各觸發(fā)器輸出端在移位過(guò)程中的電壓波形圖。圖5.3.4圖5.3.3電路的時(shí)序圖表5.3.1圖5.3.34位移位寄存器的移動(dòng)表從表5.3.1中可以知道，經(jīng)過(guò)4個(gè)時(shí)鐘脈沖CLK信號(hào)以后，串行輸入的4位代碼將全部移入到寄存器中，同時(shí)在4個(gè)觸發(fā)器的輸出端可以得到并行輸出的代碼。因此，利用移位寄存器可以實(shí)現(xiàn)代碼的串行—并行轉(zhuǎn)換。

如果將4位數(shù)據(jù)提前并行地輸入到移位寄存器的4個(gè)觸發(fā)器中，那么，在連續(xù)加入4個(gè)移位脈沖后，則移位寄存器里的4位代碼將從串行輸出端依次送出，這樣就實(shí)現(xiàn)了數(shù)據(jù)的并行—串行轉(zhuǎn)換。

MSI移位寄存器產(chǎn)品的品種很多。在使用時(shí)，應(yīng)根據(jù)應(yīng)用的功能要求、技術(shù)指標(biāo)要求及價(jià)格來(lái)綜合考慮。圖5.3.5給出74LS194A的邏輯圖及邏輯符號(hào)。圖5.3.5雙向移位寄存器74LS194A的邏輯圖及邏輯符號(hào)(a)邏輯圖；(b)邏輯符號(hào)

74LS194A的工作原理如下：

由于電路中各觸發(fā)器的輸入控制電路及輸出電路的結(jié)構(gòu)完全相同，故各部分的工作原理彼此類(lèi)同，現(xiàn)以FF0為例，分析該電路的工作原理。當(dāng)S0=S1=0時(shí)，G1最右邊的輸入信號(hào)為Q0，從而使觸發(fā)器FF0的輸入為S0=Q0，R0=，故CLK上升沿到達(dá)時(shí)，F(xiàn)F0被置成=Q0。因此，移位寄存器此時(shí)的工作狀態(tài)為保持態(tài)。

當(dāng)S1=S0=0時(shí)，G1左邊第二個(gè)輸入信號(hào)D0被選中，使觸發(fā)器FF0的輸入S0=D0，R0=，故當(dāng)CLK上升沿到達(dá)時(shí)，F(xiàn)F0被置成=D0，此時(shí)移位寄存器處于數(shù)據(jù)并行輸入狀態(tài)。當(dāng)S1=0，S0=1時(shí)，G1最左邊的輸入信號(hào)DIR被選中，使觸發(fā)器FF0的輸入S0=DIR，R0=，故當(dāng)CLK上升沿到達(dá)時(shí)，F(xiàn)F0被置成=DIR，此時(shí)移位寄存器處于數(shù)據(jù)右移狀態(tài)。

當(dāng)S1=1，S0=0時(shí)，G1右邊第二個(gè)輸入信號(hào)Q1被選中，使觸發(fā)器FF0的輸入S0=Q1，R0=，故當(dāng)CLK上升沿到達(dá)時(shí)，觸發(fā)器被置成=Q1，這時(shí)移位寄存器處于數(shù)據(jù)左移工作狀態(tài)。

此外，當(dāng)=0時(shí)，F(xiàn)F0～FF3將同時(shí)被置成0，所以正常工作時(shí)，應(yīng)使=1。表5.3.2給出了該芯片的邏輯功能。表5.3.2雙向移位寄存器74LS194A功能表

3.MSI寄存器的應(yīng)用

1)數(shù)據(jù)串行—并行數(shù)據(jù)的轉(zhuǎn)換

在計(jì)算機(jī)、通信、測(cè)量等數(shù)字系統(tǒng)中，數(shù)據(jù)的串行—并行之間的轉(zhuǎn)換已被廣泛應(yīng)用。如圖5.3.6給出了一個(gè)典型的兩個(gè)電路系統(tǒng)模塊串—并數(shù)據(jù)轉(zhuǎn)換框圖。圖中模塊1在控制電路的作用下將輸入的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)并發(fā)送到數(shù)據(jù)傳輸線上，模塊2接收串行數(shù)據(jù)并在控制電路的作用下將其轉(zhuǎn)換成并行數(shù)據(jù)輸出。圖5.3.6寄存器用于數(shù)據(jù)串-并轉(zhuǎn)換圖為了正確、有序地發(fā)送、接收數(shù)據(jù)，雙方有三根信號(hào)線分別傳送三種信號(hào)，它們是：

(1)時(shí)鐘信號(hào)(CLK)：用于傳送1位二進(jìn)制數(shù)的定時(shí)信號(hào)，在兩個(gè)模塊的系統(tǒng)中，該時(shí)鐘信號(hào)由控制電路產(chǎn)生。

(2)同步信號(hào)(

)：用于定義所傳送的串行數(shù)據(jù)格式中的某時(shí)間標(biāo)志。例如串行數(shù)據(jù)流中一個(gè)字節(jié)或一個(gè)字的開(kāi)始時(shí)刻。

(3)串行數(shù)據(jù)(SDATA)：在一條信號(hào)線上傳送的數(shù)據(jù)。由并行移位寄存器及計(jì)數(shù)器組成的并—串?dāng)?shù)據(jù)轉(zhuǎn)換電路如圖5.3.7所示。該電路的時(shí)鐘、同步信號(hào)及串行傳送的數(shù)據(jù)格式的時(shí)序關(guān)系如圖5.3.8所示。圖5.3.7數(shù)據(jù)并行輸入串行輸出轉(zhuǎn)換電路圖5.3.8并-串轉(zhuǎn)換的時(shí)序圖

2)MSI寄存器的擴(kuò)展

例5.3.1

用2片74LS194A接成一個(gè)8位雙向移位寄存器。

解首先要考慮的問(wèn)題是片間如何連接，才能使得數(shù)據(jù)移位時(shí)不會(huì)出錯(cuò)。圖5.3.9給出了用2片74LS194接成一個(gè)8位雙向寄存器的連接圖，為了確保數(shù)據(jù)右移時(shí)不會(huì)出錯(cuò)，只需將左邊芯片的Q3接到右邊芯片的DIR端；同時(shí)，為了確保數(shù)據(jù)左移時(shí)不會(huì)出錯(cuò)，我們就必須把左邊芯片的Q0與右邊芯片的DIL相連。為了確保兩塊芯片同步工作，將它們的S1、S2、及并聯(lián)使用。圖5.3.9用2片74LS194A接成8位雙向移位寄存器

3)用MSI寄存器設(shè)計(jì)序列信號(hào)發(fā)生器

例5.3.2

由74LS194A構(gòu)成的0100110序列發(fā)生器由圖5.3.10所示分析該電路的工作原理。

圖5.3.10由移位寄存器構(gòu)成0100110序列發(fā)生器的邏輯圖

解在S0端的正脈沖到來(lái)時(shí)，S0S1=11，此時(shí)74LS194A處于并行置數(shù)態(tài)，在CP的作用下將數(shù)據(jù)0111置于Q3Q2Q1Q0上，隨后在S1S0=10時(shí)，74LS194A開(kāi)始將DIL中的數(shù)據(jù)左移進(jìn)入74LS194中。由于DIL=，因此L(Q3)就得到了0100110序列。5.3.2計(jì)數(shù)器

1.同步計(jì)數(shù)器

1)同步二進(jìn)制加法計(jì)數(shù)器

在二進(jìn)制加1計(jì)數(shù)器中，當(dāng)Qi－1，Qi－2，…，Q1皆為1時(shí)，再來(lái)一個(gè)計(jì)數(shù)脈沖，則就會(huì)產(chǎn)生到第i位觸發(fā)器的進(jìn)位信號(hào)，此時(shí)Qi應(yīng)改變狀態(tài)(由0→1，或由1→0)，否則Qi將保持不變。

T觸發(fā)器：

JK觸發(fā)器：(5.3.1)

(5.3.2)(i=1,2,…,n－1)

(i=1,2,…,n－1)

D觸發(fā)器：

(5.3.3)(i=1,2,…,n－1)

圖5.3.11給出了采用控制輸入端T的方式組成4位二進(jìn)制加法計(jì)數(shù)器的電路。由圖5.3.11可見(jiàn)，各觸發(fā)器的驅(qū)動(dòng)方程為

(5.3.4)圖5.3.11采用控制T端的方式組成的4位二進(jìn)制同步加法計(jì)數(shù)器由T觸發(fā)器的特性方程，可得到該電路的狀態(tài)方程為

電路的輸出方程為

C=Q0Q1Q2Q3

(5.3.6)(5.3.5)

由式(5.3.6)可得其電路狀態(tài)轉(zhuǎn)換表如表5.3.3所示、狀態(tài)轉(zhuǎn)換圖如圖5.3.12所示及時(shí)序圖如圖5.3.13所示。表5.3.35.3.11電路的狀態(tài)轉(zhuǎn)換表圖5.3.12圖5.3.11電路的狀態(tài)轉(zhuǎn)換圖圖5.3.13圖5.3.11電路的時(shí)序圖如果電路的結(jié)構(gòu)形式采用控制時(shí)鐘信號(hào)的方法，則可以直接寫(xiě)出第i位觸發(fā)器的時(shí)鐘方程，如式(5.3.7)給出了用T觸發(fā)器組成的同步二進(jìn)制加法計(jì)數(shù)器第i位觸發(fā)器的時(shí)鐘方程。

圖5.3.14給出了采用控制時(shí)鐘的方法組成的4位同步二進(jìn)制加法計(jì)數(shù)器的電路圖。(5.3.7)

圖5.3.14采用控制時(shí)鐘脈沖方法組成的4位同步二進(jìn)制加法計(jì)數(shù)器圖5.3.15采用控制T端的方式組成的4位二進(jìn)制同步減法計(jì)數(shù)器

2)同步二進(jìn)制減法計(jì)數(shù)器

如果電路的結(jié)構(gòu)形式采用控制輸入端狀態(tài)的方式，則可以直接寫(xiě)出用D觸發(fā)器、T觸發(fā)器及JK觸發(fā)器第i位觸發(fā)器的驅(qū)動(dòng)方程(CLK的前沿觸發(fā))。如圖5.3.15給出了由T觸發(fā)器組成的采用控制T端狀態(tài)的方式組成的4位二進(jìn)制同步減法計(jì)數(shù)器的電路圖。

T觸發(fā)器：

JK觸發(fā)器：

(5.3.8)

(5.3.9)

D觸發(fā)器：

(5.3.10)如果電路的結(jié)構(gòu)形式采用控制時(shí)鐘脈沖信號(hào)的方法，如圖5.3.16所示，則可以直接寫(xiě)出第i位觸發(fā)器的時(shí)鐘方程，式(5.3.11)給出了用T觸發(fā)器組成的同步二進(jìn)制減法計(jì)數(shù)器第

i位觸發(fā)器的時(shí)鐘方程。

(5.3.11)圖5.3.16采用控制時(shí)鐘脈沖方法組成的4位同步二進(jìn)制減法計(jì)數(shù)器

3)同步十進(jìn)制加法計(jì)數(shù)器

圖5.3.17給出了用T觸發(fā)器組成的同步十進(jìn)制加法計(jì)數(shù)器。由圖可知，各觸發(fā)器的驅(qū)動(dòng)方程為

(5.3.12)由T觸發(fā)器的特性方程，可得到該電路的狀態(tài)方程為

電路的輸出方程為

C=Q0Q3

(5.3.14)(5.3.13)

圖5.3.17同步十進(jìn)制加法計(jì)數(shù)器電路由式(5.3.13)及式(5.3.14)可得其狀態(tài)轉(zhuǎn)換表如表5.3.4所示及狀態(tài)轉(zhuǎn)換圖如圖5.3.18所示。

由圖5.3.18可知，該電路是一個(gè)能自啟動(dòng)的同步十進(jìn)制加減法計(jì)數(shù)器。圖5.3.18圖5.3.15電路的狀態(tài)轉(zhuǎn)換圖

表5.3.4圖5.3.15電路的真值表圖5.3.19同步十進(jìn)制減法計(jì)數(shù)器

4)同步十進(jìn)制減法計(jì)數(shù)器

同步十進(jìn)制減法計(jì)數(shù)器是在同步二進(jìn)制減法計(jì)數(shù)器的基礎(chǔ)上演變而來(lái)的。圖5.3.19給出了由JK構(gòu)成的T觸發(fā)器組成的十進(jìn)制減法計(jì)數(shù)器的電路。圖中的與非門(mén)G2實(shí)現(xiàn)了電路從0000狀態(tài)向1001狀態(tài)的跳躍。由圖5.3.19可以直接寫(xiě)出各觸發(fā)器的驅(qū)動(dòng)方程為

(5.3.15)由T觸發(fā)器的特性方程，可得到該電路的狀態(tài)方程為

化簡(jiǎn)后得：

(5.3.16)電路的輸出方程為

(5.3.17)

由式(5.3.16)及式(5.3.17)可以得到電路的狀態(tài)轉(zhuǎn)換表如表5.3.5所示及狀態(tài)轉(zhuǎn)換圖如圖5.3.20所示。由圖5.3.20可知，該電路是一個(gè)能自啟動(dòng)的同步十進(jìn)制減法計(jì)數(shù)器。表5.3.5圖5.3.19電路的真值表圖5.3.20圖5.3.19電路的狀態(tài)轉(zhuǎn)換圖

2.異步計(jì)數(shù)器

1)二進(jìn)制異步計(jì)數(shù)器

(1)二進(jìn)制異步加法計(jì)數(shù)器。

上升沿觸發(fā)的觸發(fā)器：

下降沿觸發(fā)的觸發(fā)器：

CLKi=Qi－1

最低位的觸發(fā)器：

CLK0=CLK(外加計(jì)數(shù)脈沖)

圖5.3.21給出了由JK觸發(fā)器組成的下降沿觸發(fā)的T觸發(fā)器構(gòu)成的3位二進(jìn)制加法計(jì)數(shù)器的電路。圖5.3.21下降沿工作的異步二進(jìn)制加法計(jì)數(shù)器由圖5.3.21所示的電路可以得到其驅(qū)動(dòng)方程為

T0=T1=T2=1

時(shí)鐘脈沖信號(hào)為

(5.3.18)

狀態(tài)方程為

由式(5.3.18)及式(5.3.19)可得到其狀態(tài)轉(zhuǎn)換表如表5.3.6所示、狀態(tài)轉(zhuǎn)換圖如圖5.3.22所示及時(shí)序圖如圖5.3.23所示。(5.3.19)

表5.3.6圖5.3.21電路的狀態(tài)轉(zhuǎn)換表圖5.3.22圖5.3.21電路的狀態(tài)轉(zhuǎn)換圖圖5.3.23圖5.3.21電路的時(shí)序圖

(2)二進(jìn)制異步減法計(jì)數(shù)器。

上升沿觸發(fā)的觸發(fā)器：

CLKi=Qi－1

下降沿觸發(fā)的觸發(fā)器：

最低位的觸發(fā)器：

CLK0=CLK(外加計(jì)數(shù)脈沖)圖5.3.24給出了由JK觸發(fā)器組成的下降沿觸發(fā)的T觸發(fā)器構(gòu)成的3位二進(jìn)制減法計(jì)數(shù)器的電路。

圖5.3.24下降沿工作的異步二進(jìn)制減法計(jì)數(shù)器由圖5.3.24所示的電路可以得到其驅(qū)動(dòng)方程為

T0=T1=T2=1

時(shí)鐘脈沖信號(hào)為

(5.3.20)

狀態(tài)方程為

由式(5.3.20)及式(5.3.21)可得到其狀態(tài)轉(zhuǎn)換表如表5.3.7所示、狀態(tài)轉(zhuǎn)換圖如圖5.3.25所示及時(shí)序圖如圖5.3.26所示。(5.3.21)

表5.3.7圖5.3.24電路的狀態(tài)轉(zhuǎn)換表圖5.3.25圖5.3.24電路的狀態(tài)轉(zhuǎn)換圖圖5.3.26圖5.3.24電路的時(shí)序圖

2)十進(jìn)制異步計(jì)數(shù)器

在十進(jìn)制異步加法計(jì)數(shù)器中，如果計(jì)數(shù)器的初始狀態(tài)從0000開(kāi)始，則當(dāng)計(jì)數(shù)器計(jì)數(shù)到第9個(gè)計(jì)數(shù)脈沖時(shí)計(jì)數(shù)器的工作狀態(tài)為1001，當(dāng)?shù)?0個(gè)計(jì)數(shù)脈沖到達(dá)時(shí)，電路將從1001跳

回到0000。圖5.3.27給出了用JK觸發(fā)器組成的十進(jìn)制異步加法計(jì)數(shù)器的電路。圖5.3.27十進(jìn)制異步加法計(jì)數(shù)器的電路由圖可知，各觸發(fā)器的驅(qū)動(dòng)方程為

(5.3.22)時(shí)鐘脈沖信號(hào)為

(5.3.23)狀態(tài)方程為：

由式(5.3.23)及式(5.3.24)可得到狀態(tài)轉(zhuǎn)換圖如圖5.3.28所示及時(shí)序圖如圖5.3.29所示。(5.3.24)

圖5.3.28圖5.3.27電路的狀態(tài)轉(zhuǎn)換圖圖5.3.29圖5.3.27電路的時(shí)序圖

3.移位寄存型計(jì)數(shù)器

移位寄存型計(jì)數(shù)器按結(jié)構(gòu)可分為環(huán)形計(jì)數(shù)器及扭環(huán)型計(jì)數(shù)器。

1)環(huán)形計(jì)數(shù)器

一個(gè)n位觸發(fā)器組成的環(huán)形計(jì)數(shù)器其結(jié)構(gòu)特點(diǎn)為D0=

Qn－1。圖5.3.30給出了4位觸發(fā)器組成的環(huán)形計(jì)數(shù)器電路，其結(jié)構(gòu)特點(diǎn)是D0=Q3。

根據(jù)移位寄存器的工作特點(diǎn)，可以直接畫(huà)出圖5.3.30所示電路的狀態(tài)轉(zhuǎn)換圖，如圖5.3.31所示。圖5.3.304位環(huán)形計(jì)數(shù)器電路圖5.3.31圖5.3.30電路的狀態(tài)轉(zhuǎn)換圖

2)扭環(huán)形計(jì)數(shù)器

為了克服環(huán)形計(jì)數(shù)器的缺點(diǎn)，可將環(huán)形計(jì)數(shù)器中的反饋邏輯函數(shù)改為D0=，則得到的電路就為扭環(huán)形計(jì)數(shù)器。圖5.3.32給出了4位扭環(huán)形計(jì)數(shù)器電路(該電路也稱(chēng)為約翰

遜計(jì)數(shù)器)。由圖5.3.32可以得到它的狀態(tài)轉(zhuǎn)換圖，如圖5.3.33所示。圖5.3.324位扭環(huán)形計(jì)數(shù)器電路圖5.3.33圖5.3.32電路的狀態(tài)轉(zhuǎn)換圖

4.常用的MSI計(jì)數(shù)器

目前TTL和CMOS電路構(gòu)成的中規(guī)模計(jì)數(shù)器品種較多，應(yīng)用廣泛。常用的MSI計(jì)數(shù)器有同步十進(jìn)制計(jì)數(shù)器、同步二進(jìn)制計(jì)數(shù)器、異步二—五—十進(jìn)制計(jì)數(shù)器、十進(jìn)制可逆計(jì)數(shù)器等，表5.3.8給出了幾種常用的TTL型MSI計(jì)數(shù)器型號(hào)及工作特點(diǎn)。下面將介紹幾種常用的MSI計(jì)數(shù)器的功能及應(yīng)用。表5.3.8常用的TTL型MSI計(jì)數(shù)器

1)異步集成計(jì)數(shù)器74LS290

74LS290異步式二—五—十進(jìn)制計(jì)數(shù)器的邏輯圖及符號(hào)如圖5.3.34所示。它由4個(gè)JK觸發(fā)器、2個(gè)與非門(mén)和2個(gè)或非門(mén)組成。圖5.3.34二—五—十進(jìn)制異步計(jì)數(shù)器74LS290的邏輯圖及符號(hào)(a)邏輯電路；(b)邏輯符號(hào)當(dāng)CLK0=CP時(shí)，觸發(fā)器FF0構(gòu)成模2計(jì)數(shù)器，完成對(duì)計(jì)數(shù)脈沖CLK0的計(jì)數(shù)，當(dāng)CLK1=CP時(shí)，觸發(fā)器FF1、FF2、FF3組成異步模5計(jì)數(shù)器，完成對(duì)計(jì)數(shù)脈沖CLK1的計(jì)數(shù)，若將這兩個(gè)獨(dú)立的計(jì)數(shù)器組合起來(lái)可組成一個(gè)十進(jìn)制計(jì)數(shù)器。當(dāng)CLK0=CP且CLK1=Q0時(shí)，則構(gòu)成2×5的十進(jìn)制計(jì)數(shù)器如圖5.3.35(a)所示，其狀態(tài)轉(zhuǎn)換表如表5.3.9所示，此時(shí)，電路的狀態(tài)Q3Q2Q1Q0輸出為8421BCD碼。當(dāng)CLK1=CP且CLK0=Q3時(shí)，則構(gòu)成5×2的十進(jìn)制計(jì)數(shù)器如圖5.3.35(b)所示，其狀態(tài)轉(zhuǎn)換表如表5.3.10所示，此時(shí)，電路的狀態(tài)Q3Q2Q1Q0的輸出為5421BCD碼。圖5.3.3574LS290構(gòu)成十進(jìn)制計(jì)數(shù)器的兩種方式(a)8421BCD碼計(jì)數(shù)方式；(b)5421BCD碼計(jì)數(shù)方式表5.3.9按8421BCD計(jì)數(shù)方式的真值表表5.3.10按5421BCD計(jì)數(shù)方式的真值表當(dāng)R01=R02=S91=S92=0時(shí)，G1、G2兩與非門(mén)輸出為高電平，各JK觸發(fā)器處在計(jì)數(shù)狀態(tài)，從而實(shí)現(xiàn)計(jì)數(shù)功能，表5.3.11給出了74LS290的功能表。表5.3.1174LS290的功能表

2)同步二進(jìn)制MSI計(jì)數(shù)器74161

74161是一個(gè)4位的同步二進(jìn)制計(jì)數(shù)器，圖5.3.36給出了74161的內(nèi)部邏輯圖及邏輯符號(hào)。圖5.3.364位同步二進(jìn)制計(jì)數(shù)器74161的邏輯圖及邏輯符號(hào)

(a)邏輯圖；(b)邏輯符號(hào)

表5.3.12給出了74161的功能表。表5.3.124位同步二進(jìn)制計(jì)數(shù)器74161的功能表

3)單時(shí)鐘同步二進(jìn)制可逆(加/減)計(jì)數(shù)器74LS191

圖5.3.37給出了74LS191的邏輯電路及邏輯符號(hào)，當(dāng)

=0、=1時(shí)，電路處在計(jì)數(shù)狀態(tài)，此時(shí)各個(gè)觸發(fā)器輸入端的邏輯式為

(5.3.25)當(dāng)/D=0時(shí)，式(5.3.25)可寫(xiě)為

這與式(5.3.1)相同，此時(shí)計(jì)數(shù)器做加法計(jì)數(shù)；當(dāng)

/D=1時(shí)，則式(5.3.22)可寫(xiě)為(5.3.26)

(5.3.27)圖5.3.37單時(shí)鐘同步二進(jìn)制可逆(加/減)計(jì)數(shù)器74LS191的邏輯圖及邏輯符號(hào)

(a)邏輯電路；(b)邏輯符號(hào)

74LS191(74HC191)的功能表如表5.3.13所示。表5.3.13同步二進(jìn)制可逆(加/減)計(jì)數(shù)器74LS191的功能表

4)雙時(shí)鐘同步二進(jìn)制可逆(加/減)計(jì)數(shù)器74LS193

圖5.3.38給出了雙時(shí)鐘二進(jìn)制可逆(加/減)計(jì)數(shù)器74LS193邏輯電路圖。圖5.3.38雙時(shí)鐘同步二進(jìn)制可逆(加/減)計(jì)數(shù)器74LS193的邏輯圖

5)同步十進(jìn)制加法計(jì)數(shù)器74LS160

圖5.3.39給出了中規(guī)模集成同步十進(jìn)制加法計(jì)數(shù)器74LS160的邏輯圖。圖5.3.39同步十進(jìn)制加法計(jì)數(shù)器74LS160的邏輯圖

6)同步十進(jìn)制可逆(加/減)計(jì)數(shù)器74LS190

圖5.3.40給出了中規(guī)模集成同步十進(jìn)制可逆(加/減)計(jì)數(shù)器74LS190的邏輯圖。圖5.3.40同步十進(jìn)制可逆(加/減)計(jì)數(shù)器74LS190

5.MSI計(jì)數(shù)器的應(yīng)用

1)用MSI計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器

圖5.3.41(a)為置零法原理示意圖。圖5.3.41任意進(jìn)制計(jì)數(shù)器的兩種設(shè)計(jì)方法(a)置零法；(b)置數(shù)法

例5.3.3

試用同步十進(jìn)制計(jì)數(shù)器74LS160接成同步六進(jìn)制計(jì)數(shù)器。

解因?yàn)?4LS160兼有異步置零和同步預(yù)置數(shù)功能，所以置零法和置數(shù)法均可采用。圖5.3.42所示電路是采用異步置零法接成的六進(jìn)制計(jì)數(shù)器。當(dāng)計(jì)數(shù)器計(jì)數(shù)到Q3Q2Q1Q0

=0110狀態(tài)時(shí)，門(mén)G輸出低電平信號(hào)給74LS161中的端，此低電平將計(jì)數(shù)器立刻置零，回到0000狀態(tài)。電路的狀態(tài)轉(zhuǎn)換圖如圖5.3.43所示。圖5.3.42用置零法將74LS160接成六進(jìn)制計(jì)數(shù)器圖5.3.43圖5.3.42電路的狀態(tài)轉(zhuǎn)換圖為了克服這個(gè)缺點(diǎn)，采用圖5.3.44所示的改進(jìn)電路。圖5.3.44圖5.3.42電路的改進(jìn)采用置數(shù)法時(shí)可以從計(jì)數(shù)循環(huán)中的任何一個(gè)狀態(tài)置入適當(dāng)?shù)臄?shù)值而跳躍K個(gè)狀態(tài)，得到m進(jìn)制計(jì)數(shù)器。圖5.3.45中給出了兩個(gè)不同的方案，其中圖5.3.45(a)的接法是電路從0000

開(kāi)始計(jì)數(shù)，當(dāng)?shù)谖鍌€(gè)計(jì)數(shù)脈沖上升沿到達(dá)時(shí)計(jì)數(shù)電路進(jìn)入0101狀態(tài)，同時(shí)G1輸出低電平信號(hào)，使得=0，但此時(shí)電路并未被置為0000，仍保持0101狀態(tài)，直到第六個(gè)CLK信號(hào)到達(dá)時(shí)電路才被置入0000狀態(tài)，從而跳過(guò)0110~1001這4個(gè)狀態(tài)，得到六進(jìn)制計(jì)數(shù)器，如圖5.3.46中的實(shí)線所表示的那樣。圖5.3.45用置數(shù)法將74LS160接成六進(jìn)制計(jì)數(shù)器(a)置入0000；(b)置入1001圖5.3.45(b)的接法是電路從1001開(kāi)始計(jì)數(shù)，當(dāng)?shù)谖鍌€(gè)計(jì)數(shù)輸入脈沖上升沿到達(dá)時(shí)計(jì)數(shù)電路進(jìn)入0100狀態(tài)，同時(shí)G1輸出低電平信號(hào)，使得=0，但此時(shí)電路并未被置為1001，仍保持0100狀態(tài)，直到第六個(gè)CLK信號(hào)到達(dá)時(shí)電路才被置入1001狀態(tài)，從而跳過(guò)0000~0011這4個(gè)狀態(tài)，得到六進(jìn)制計(jì)數(shù)器，如圖5.3.46中的虛線所表示的那樣。由于循環(huán)狀態(tài)中包含了1001狀態(tài)，故該電路每經(jīng)過(guò)一個(gè)計(jì)數(shù)循環(huán)都會(huì)在C端給出一個(gè)進(jìn)位脈沖，而不需另設(shè)計(jì)進(jìn)位輸出。圖5.3.46圖5.3.45電路的狀態(tài)轉(zhuǎn)換圖

2)MSI計(jì)數(shù)器的級(jí)聯(lián)

(1)串行進(jìn)位方式或并行進(jìn)位方式的級(jí)聯(lián)。

例5.3.4

試用兩片同步十進(jìn)制計(jì)數(shù)器接成六十進(jìn)制計(jì)數(shù)器。

解本例中，m=60，m=n1×n2=60，具體的做法是：先將兩個(gè)十進(jìn)制計(jì)數(shù)器分別接成為十進(jìn)制的計(jì)數(shù)器及六進(jìn)制計(jì)數(shù)器，然后再以串行進(jìn)位方式或并行進(jìn)位方式將它們連接起來(lái)。

圖5.3.47所示電路是并行進(jìn)位方式的接法。圖5.3.47例5.3.4電路的并行進(jìn)位方式圖5.3.48所示電路是串行進(jìn)位方式的連接方法。圖5.3.48例5.3.4電路的串行進(jìn)位方式(2)整體置零方式或整體置數(shù)方式的級(jí)聯(lián)。

例5.3.5

試用兩片同步十進(jìn)制計(jì)數(shù)器74LS160接成二十三進(jìn)制計(jì)數(shù)器。

解因?yàn)閙=23是一個(gè)素?cái)?shù)，所以必須用整體置零法或整體置數(shù)法構(gòu)成二十三進(jìn)制計(jì)數(shù)器。

圖5.3.49給出了整體置零方式的接法。圖5.3.49例5.3.5電路的整體置零方式圖5.3.50所示電路是采用整體置數(shù)法方式接成的二十三進(jìn)制計(jì)數(shù)器。首先仍需將兩片74LS160接成百進(jìn)制計(jì)數(shù)器，然后用電路的22狀態(tài)設(shè)計(jì)外電路，產(chǎn)生=0信號(hào)，并將該信號(hào)同時(shí)加到兩片74LS160上，在第23個(gè)計(jì)數(shù)脈沖到達(dá)時(shí)，將0000同時(shí)置入兩片74LS160中，從而實(shí)現(xiàn)二十三進(jìn)制計(jì)數(shù)器的設(shè)計(jì)。進(jìn)位信號(hào)可以直接由門(mén)G的輸出端引出。圖5.3.50例5.3.5電路的整體置數(shù)方式

3)計(jì)數(shù)型序列碼發(fā)生器

計(jì)數(shù)型序列碼發(fā)生器結(jié)構(gòu)圖如圖5.3.51所示。它由模m計(jì)數(shù)器和組合反饋網(wǎng)絡(luò)兩部分組成，序列碼從組合反饋網(wǎng)絡(luò)輸出。此部分內(nèi)容將在5.3.3節(jié)中闡述。圖5.3.51計(jì)數(shù)型序列碼發(fā)生器結(jié)構(gòu)圖

4)MSI計(jì)數(shù)器用于實(shí)現(xiàn)分頻

圖5.3.52分別給出了三分頻、五分頻、十三分頻的電路。圖5.3.52三種奇數(shù)分頻電路(a)三分頻；(b)五分頻；(c)十三分頻*5.3.3序列信號(hào)發(fā)生器

1.反饋移位型序列信號(hào)發(fā)生器

1)反饋移位型序列信號(hào)發(fā)生器的結(jié)構(gòu)

圖5.3.53給出了反饋移位型序列信號(hào)發(fā)生器的框圖，它是由移位寄存器和組合反饋網(wǎng)絡(luò)組成的，所需要的周期性的序列碼可以從移位寄存器的某一輸出端得到。圖5.3.53反饋移位型序列信號(hào)發(fā)生器的框圖

2)反饋移位型序列信號(hào)發(fā)生器的設(shè)計(jì)

反饋移位型序列信號(hào)發(fā)生器的設(shè)計(jì)步驟如下：

(1)根據(jù)給定的序列信號(hào)的循環(huán)長(zhǎng)度M，確定移位寄存器的移位數(shù)n，2n－1≤M≤2n。

(2)確定移位寄存器的M個(gè)獨(dú)立狀態(tài)。

(3)根據(jù)M個(gè)不同狀態(tài)列出移存器的狀態(tài)表和反饋函數(shù)表，求出反饋函數(shù)表達(dá)式。

(4)檢查自啟動(dòng)性能。

(5)畫(huà)出邏輯圖。

例5.3.6

用74LS194及74LS153產(chǎn)生一個(gè)8位的序列信號(hào)00011101發(fā)生器。

解第一步：確定移位寄存器中所需選用的位數(shù)n。由于所要設(shè)計(jì)的序列信號(hào)的循環(huán)長(zhǎng)度M=8，故n=3，即選用74LS194中的3位。

第二步：確定寄存器的8個(gè)獨(dú)立狀態(tài)。由題意可得到電路的狀態(tài)轉(zhuǎn)換圖如圖5.3.54所示。

第三步：作出反饋函數(shù)表，求出反饋函數(shù)表達(dá)式。

圖5.3.54例5.3.6的狀態(tài)分配轉(zhuǎn)換圖根據(jù)圖5.3.54可以看出寄存器做左移操作時(shí)，才能實(shí)現(xiàn)設(shè)計(jì)要求。于是可以得出電路的反饋函數(shù)表如表5.3.14所示，得到的反饋函數(shù)表達(dá)式為

(5.3.28)若用Q1、Q2作地址且分別與74LS153的地址輸入端A1、A0相連，則可得到數(shù)據(jù)端的輸入分別為

若使74LS194移位寄存器進(jìn)行左移操作，則74LS194中的控制端必須設(shè)計(jì)為S1=1，S0=0。(5.3.29)

表5.3.14例5.3.6的反饋函數(shù)表圖5.3.5500011101序列信號(hào)發(fā)生器圖5.3.55給出了由74LS194及74LS153產(chǎn)生一個(gè)8位的序列信號(hào)00011101發(fā)生器的電路圖。該電路由移位寄存器74LS194和組合輸出網(wǎng)絡(luò)74LS153兩部分組成，它屬于移位寄存器型序列信號(hào)發(fā)生器。當(dāng)時(shí)鐘信號(hào)CLK連續(xù)不斷地加到移位寄存器74LS194上時(shí)，Q2Q1Q0的狀態(tài)便按照表5.3.15中所示的順序不斷循環(huán)，于是輸出端Y便得到不斷循環(huán)的序

列信號(hào)00011101。表5.3.15圖5.3.55電路的狀態(tài)轉(zhuǎn)換表

2.計(jì)數(shù)型序列信號(hào)發(fā)生器

例5.3.7

用74LS152及74LS161產(chǎn)生一個(gè)8位的序列信號(hào)00010111發(fā)生器。

解圖5.3.56給出了由74LS152及74LS161產(chǎn)生一個(gè)8位的序列信號(hào)00010111發(fā)生器的電路圖。該電路由計(jì)數(shù)器和組合反饋網(wǎng)絡(luò)兩部分組成，它屬于計(jì)數(shù)型序列信號(hào)發(fā)生器。當(dāng)時(shí)鐘信號(hào)CLK連續(xù)不斷地加到計(jì)數(shù)器上時(shí)，Q2Q1Q0的狀態(tài)便按照表5.3.16中所示的順序不斷循環(huán)，于是輸出端便得到不斷循環(huán)的序列信號(hào)00010111。圖5.3.56用計(jì)數(shù)器和數(shù)據(jù)選擇器組成的序列信號(hào)發(fā)生器表5.3.16圖5.3.56電路的狀態(tài)轉(zhuǎn)換表

(1)原始狀態(tài)圖的建立。

(2)狀態(tài)化簡(jiǎn)。

(3)狀態(tài)分配(或稱(chēng)狀態(tài)編碼)。

(4)選擇觸發(fā)器類(lèi)型。

(5)確定觸發(fā)器的驅(qū)動(dòng)函數(shù)和輸出函數(shù)。

(6)畫(huà)出邏輯圖。

(7)分析電路是否有“掛起”。

(8)解除“掛起”。5.4同步時(shí)序電路的設(shè)計(jì)5.4.1原始狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表的建立

原始狀態(tài)轉(zhuǎn)換圖的建立是同步時(shí)序邏輯電路設(shè)計(jì)過(guò)程中最重要的一步，此步需要解決的問(wèn)題有：

(1)確定所描述的電路應(yīng)包括多少個(gè)狀態(tài)。

(2)確定狀態(tài)之間的轉(zhuǎn)換關(guān)系。

(3)確定輸出情況。直接構(gòu)圖法的基本步驟如下：

(1)根據(jù)文字描述的設(shè)計(jì)要求，先假設(shè)一個(gè)初態(tài)。

(2)從初態(tài)出發(fā)，每加入一個(gè)輸入就確定其一個(gè)次態(tài)，該次態(tài)可能是現(xiàn)態(tài)本身或另一個(gè)已有的狀態(tài)或是一個(gè)新的次態(tài)。

(3)不斷重復(fù)第(2)過(guò)程，直至每一個(gè)現(xiàn)態(tài)向次態(tài)的轉(zhuǎn)換都已被確定且不再能產(chǎn)生新的狀態(tài)。

例5.4.1

設(shè)計(jì)一個(gè)“1101”序列檢測(cè)器，當(dāng)輸入x連續(xù)出現(xiàn)“1101”(或在出現(xiàn)“1101”保持為1)時(shí)，輸出Z=1；否則，輸出Z=0。

解設(shè)初態(tài)S0為未收到“1101”序列中的任意一個(gè)元素，并且分別用狀態(tài)名S0、S1、S2、S3依次表示已收到1101序列中的第1～4個(gè)元素。圖5.4.1給出了滿(mǎn)足設(shè)計(jì)要求的初始狀態(tài)轉(zhuǎn)換圖的形成過(guò)程。設(shè)計(jì)思路如下：

圖5.4.1例5.4.1初始狀態(tài)轉(zhuǎn)換圖的形成過(guò)程按照?qǐng)D5.4.1(e)所示的原始狀態(tài)圖，可以列出該題的原始狀態(tài)表如表5.4.1所示。表中S表示電路的現(xiàn)態(tài)，S*表示電路的次態(tài)。表5.4.1例題5.4.1的狀態(tài)轉(zhuǎn)換表5.4.2狀態(tài)化簡(jiǎn)

1.完全給定的時(shí)序電路狀態(tài)化簡(jiǎn)的方法

1)等效的概念

(1)狀態(tài)等效。

(2)等效的傳遞性。

(3)等效類(lèi)。

(4)最大等效類(lèi)。

2)判別兩個(gè)狀態(tài)是否等效的標(biāo)準(zhǔn)

判別原始狀態(tài)表中兩個(gè)狀態(tài)是否等效的標(biāo)準(zhǔn)是：如果兩個(gè)狀態(tài)對(duì)所有的相同輸入均能同時(shí)滿(mǎn)足以下兩個(gè)條件，那么它們是兩個(gè)等效狀態(tài)(等價(jià)狀態(tài))。

條件一：它們的輸出完全相同。

條件二：它們的次態(tài)滿(mǎn)足下列情況之一：

①次態(tài)相同；②次態(tài)交錯(cuò)；③次態(tài)維持；④后繼狀態(tài)等效；⑤次態(tài)循環(huán)。圖5.4.2給出了上述幾種狀態(tài)等效的原理圖。圖5.4.2幾種狀態(tài)等效(等價(jià))的原理說(shuō)明圖(a)次態(tài)相同；(b)次態(tài)交錯(cuò)；(c)次態(tài)維持；(d)后繼狀態(tài)等效；(e)次態(tài)循環(huán)；(f)(e)圖的等效依賴(lài)關(guān)系3)利用隱含表進(jìn)行狀態(tài)化簡(jiǎn)

利用隱含表進(jìn)行狀態(tài)化簡(jiǎn)的步驟如下：

(1)畫(huà)出原始狀態(tài)表的隱含表。

(2)順序比較。

(3)關(guān)聯(lián)比較。

(4)列出最大等效類(lèi)。

(5)最小化狀態(tài)表。

例5.4.2

化簡(jiǎn)圖5.4.3(a)所示的原始狀態(tài)轉(zhuǎn)換表。

解第一步：畫(huà)出原始狀態(tài)表的隱含表。由于圖5.4.3(a)所示的原始狀態(tài)表中狀態(tài)數(shù)為8，因而隱含表兩直角邊網(wǎng)格數(shù)應(yīng)該為7。隱含表網(wǎng)格縱向坐標(biāo)從上到下標(biāo)注且“缺頭”(缺第一個(gè)狀態(tài))，隱含表網(wǎng)格橫坐標(biāo)從左至右標(biāo)注且“少尾”(缺末位狀態(tài))，如圖5.4.3(b)所示。

第二步：順序比較。

第三步：關(guān)聯(lián)比較。

第四步：列出最大等效類(lèi)。

第五步：最小化狀態(tài)表。圖5.4.3例5.4.2完全給定的時(shí)序電路狀態(tài)簡(jiǎn)化過(guò)程(a)原始狀態(tài)表；(b)順序比較后的隱含表；(c)關(guān)聯(lián)比較后的隱含表；(d)最小化后的狀態(tài)表

2.不完全給定同步時(shí)序電路狀態(tài)表的化簡(jiǎn)方法

1)相容的概念

(2)狀態(tài)相容無(wú)傳遞性。

(3)相容類(lèi)。

(4)最大相容類(lèi)。

2)判別兩個(gè)狀態(tài)是否相容的標(biāo)準(zhǔn)

在原始狀態(tài)表中，判別兩個(gè)狀態(tài)是否相容的標(biāo)準(zhǔn)為：如果兩個(gè)狀態(tài)對(duì)任意一個(gè)允許的相同輸入都滿(mǎn)足以下兩個(gè)條件，則這兩個(gè)狀態(tài)相容。

條件一：它們輸出相同。

條件二：它們的次態(tài)必須滿(mǎn)足下列情況之一：①欠態(tài)相同；②次態(tài)交錯(cuò)；③后繼狀態(tài)相容；④次態(tài)循環(huán)。

在此需要注意的是，當(dāng)一方輸出給定，而一方輸出為無(wú)關(guān)項(xiàng)時(shí)，此無(wú)關(guān)項(xiàng)均與給定的輸出一方相同。根據(jù)相容判別標(biāo)準(zhǔn)，不難得出表5.4.2中的相容對(duì)為(A，B)、(A，C)、(A，D)、(D，C)。表5.4.2某狀態(tài)表

3)狀態(tài)合并圖

由于狀態(tài)相容沒(méi)有傳遞性，為了從各相容對(duì)中方便地找出相容類(lèi)，通常采用“狀態(tài)合并圖”。如圖5.4.4所示。圖5.4.4表5.4.2的狀態(tài)合并圖

4)狀態(tài)最小化表

(1)覆蓋性。該集能包含全部的原始狀態(tài)，即被選擇出的相容類(lèi)集應(yīng)該滿(mǎn)足覆蓋性。

(2)閉合性。

(3)最小化。

5)不完全給定狀態(tài)表的化簡(jiǎn)方法

(1)利用隱含表尋找相容對(duì)。

(2)用狀態(tài)合并圖確定最大相容類(lèi)。

(3)采用覆蓋閉合表進(jìn)行相容類(lèi)集的選擇，從而建立最小化狀態(tài)表。

例5.4.3

化簡(jiǎn)圖5.4.5(a)所示的原始狀態(tài)表。

圖5.4.5例5.4.3的不完全給定原始狀態(tài)表的簡(jiǎn)化過(guò)程

(a)原始狀態(tài)表；(b)隱含表；(c)合并圖；(d)覆蓋閉合表；(e)最小化狀態(tài)表

解第一步：利用隱含表尋找相容對(duì)。

第二步：用狀態(tài)合并圖確定最大相容類(lèi)。

第三步：采用覆蓋閉合表作出最小化狀態(tài)表。

例5.4.4

化簡(jiǎn)圖5.4.6(a)所示的原始狀態(tài)表。

解第一步：利用隱含表尋找相容對(duì)。圖5.4.6(b)給出了圖5.4.6(a)的隱含表。

第二步：用狀態(tài)合并圖確定最大相容類(lèi)。

第三步：采用覆蓋閉合表作出最小化狀態(tài)表。圖5.4.6例5.4.3不完全給定狀態(tài)表的簡(jiǎn)化過(guò)程(a)原始狀態(tài)表；(b)隱含表；(c)合并表；(d)覆蓋閉合表一；(e)簡(jiǎn)化狀態(tài)表；(f)覆蓋閉合表二；(g)最小化狀態(tài)表5.4.3狀態(tài)分配

(1)狀態(tài)個(gè)數(shù)和觸發(fā)器個(gè)數(shù)的關(guān)系。設(shè)狀態(tài)個(gè)數(shù)為n，觸發(fā)器個(gè)數(shù)為m，則n、m之間應(yīng)滿(mǎn)足下列關(guān)系：

2m≥n≥2m－1

(5.4.1)

(2)正確選擇狀態(tài)分配方案。

例5.4.5

完成圖5.4.7(a)所示狀態(tài)表的分配。

解由圖5.4.7(a)可知它有4個(gè)狀態(tài)，故應(yīng)該選擇2塊觸發(fā)器。

圖5.4.7例5.4.5的狀態(tài)分配過(guò)程(a)最小化原始狀態(tài)；(b)狀態(tài)相鄰圖；(c)狀態(tài)分配圖；(d)最小化的二進(jìn)制狀態(tài)轉(zhuǎn)換表5.4.4觸發(fā)器類(lèi)型的選擇及其激勵(lì)函數(shù)和輸出函數(shù)的確定

1.觸發(fā)器類(lèi)型的選擇

2.激勵(lì)函數(shù)和輸出函數(shù)的確定

例5.4.6

分別用D觸發(fā)器、JK觸發(fā)器和T觸發(fā)器確定圖5.4.8(a)所示的二進(jìn)制狀態(tài)表的驅(qū)動(dòng)方程及輸出方程。

解

(1)選用D觸發(fā)器。

由圖5.4.8可分別寫(xiě)出各觸發(fā)器的狀態(tài)方程及輸出方程分別為(5.4.2)(5.4.3)由D觸發(fā)器的特性方程Q*=D，不難得出，由D觸發(fā)器組成的滿(mǎn)足圖5.4.8(a)的同步時(shí)序電路的驅(qū)動(dòng)方程為

(5.4.4)

圖5.4.8例5.4.6的各觸發(fā)器的次態(tài)卡諾圖及輸出卡諾圖(a)二進(jìn)制狀態(tài)轉(zhuǎn)換表；(b)的卡諾圖；(c)的卡諾圖；(d)輸出Z的卡諾圖

(2)選用JK觸發(fā)器。首先將式(5.4.2)整理為

(5.4.5)由于JK觸發(fā)器的特性方程為Q*=，因此從式(5.4.5)中得出由JK觸發(fā)器組成的滿(mǎn)足圖5.4.7(a)的同步時(shí)序電路的驅(qū)動(dòng)方程為

(5.4.6)

(3)選用T觸發(fā)器。根據(jù)T觸發(fā)器特性方程Q*=，可以得到其激勵(lì)方程為T(mén)=

，圖5.4.9(a)給出了它的激勵(lì)表，由此，可分別得到各T觸發(fā)器的激勵(lì)表如圖5.4.9(b)所示。由圖5.4.9(b)就可以得到由T觸發(fā)器組成的滿(mǎn)足圖5.4.8(a)的同步時(shí)序電路的驅(qū)動(dòng)方程為

(5.4.7)圖5.4.9例5.4.6題由T觸發(fā)器組成的各觸發(fā)器的激勵(lì)函數(shù)的卡諾圖

及T觸發(fā)器的激勵(lì)表

(a)T觸發(fā)器的激勵(lì)表；(b)各觸發(fā)器激勵(lì)函數(shù)的卡諾圖

例5.4.7

設(shè)計(jì)一個(gè)“111”序列檢測(cè)器。當(dāng)連續(xù)收到3個(gè)(或3個(gè)以上)“1”后，電路輸出y=1；否則，輸出y=0。

第一步：建立原始狀態(tài)轉(zhuǎn)換圖。

設(shè)輸入的數(shù)據(jù)信號(hào)用x表示，取檢測(cè)結(jié)果為輸出量，并用y表示。則按上述說(shuō)明，可以得出原始的狀態(tài)轉(zhuǎn)換圖如圖5.4.10(a)所示。由原始狀態(tài)轉(zhuǎn)換圖就可以得到滿(mǎn)足設(shè)計(jì)要求的狀態(tài)轉(zhuǎn)換表如圖5.4.10(b)所示。圖5.4.10例5.4.7“111”序列檢測(cè)器的原始狀態(tài)圖、狀態(tài)化簡(jiǎn)及狀態(tài)分配過(guò)程圖(a)原始狀態(tài)轉(zhuǎn)換圖；(b)原始狀態(tài)轉(zhuǎn)換表；(c)隱含表；(d)最小化狀態(tài)表；(e)狀態(tài)相鄰圖；(f)狀態(tài)分配表；(g)二進(jìn)制狀態(tài)轉(zhuǎn)換表第二步：狀態(tài)化簡(jiǎn)。制作隱含表，如圖5.4.9(c)所示，可得到最大等效類(lèi)且命名如下：

(S0)(S1)(S2S3)

↓↓↓

A

B

C

由此可得到最小化狀態(tài)表，如圖5.4.10(d)所示。第三步：狀態(tài)分配。

第四步：選擇觸發(fā)器，確定驅(qū)動(dòng)方程及輸出方程。

若選擇JK觸發(fā)器，則由圖5.4.10(g)可得到各觸發(fā)器的次態(tài)卡諾圖及輸出卡諾圖如圖5.4.11所示。由圖5.4.11可以分別得出各觸發(fā)器的狀態(tài)方程如下：

(5.4.8)圖5.4.11例5.4.7各觸發(fā)器的次態(tài)卡諾圖及輸出卡諾圖(a)Q*Q0/y的卡諾圖；(b)

的卡諾圖；(c)的卡諾圖；(d)輸出y的卡諾圖由式可得到電路的驅(qū)動(dòng)方程為：

由圖5.4.11(d)可得到電路的輸出方程為

Y=xQ1

(5.4.10)(5.4.9)

值得注意的是，上述確定的各觸發(fā)器的驅(qū)動(dòng)方程并不是唯一的，有時(shí)還可以選用其他的方法，例如用列出觸發(fā)器激勵(lì)表的方法來(lái)實(shí)現(xiàn)。此方法的步驟是：先列出觸發(fā)器的激勵(lì)表，再分別做出各觸發(fā)器的激勵(lì)函數(shù)卡諾圖，最后由卡諾圖直接寫(xiě)出電路的驅(qū)動(dòng)方程，如圖5.4.12所示。圖5.4.12JK觸發(fā)器的激勵(lì)表及例5.4.7各觸發(fā)器激勵(lì)函數(shù)卡諾圖(a)JK觸發(fā)器的激勵(lì)表；(b)J0的卡諾圖；(c)K0的卡諾圖；(d)J1的卡諾圖；(e)K1的卡諾圖由圖5.4.12可得到電路的驅(qū)動(dòng)方程為：

(5.4.11)

式(5.4.11)與式(5.4.9)完全相同。第五步：畫(huà)邏輯圖。

由上述所得電路的驅(qū)動(dòng)方程及輸出方程可以畫(huà)出該電路的邏輯圖如圖5.4.13所示。

圖5.4.13用JK觸發(fā)器組成的例5.4.7的電路第六步：檢測(cè)電路有無(wú)掛起現(xiàn)象。由電路的狀態(tài)方程式(5.4.8)不難得出電路的狀態(tài)轉(zhuǎn)換圖如圖5.4.14所示。

圖5.4.14例5.4.7的狀態(tài)轉(zhuǎn)換圖本題若改用D觸發(fā)器進(jìn)行設(shè)計(jì)，則由式(5.4.8)可得到D觸發(fā)器的驅(qū)動(dòng)方程為

(5.4.12)

由于原輸出函數(shù)不會(huì)因?yàn)橛|發(fā)器的不同而發(fā)生變化，故輸出方程與式(5.4.11)仍然相同。由式(5.4.12)及式(5.4.11)可得到其邏輯電路如圖5.4.15所示。圖5.4.15用D觸發(fā)器設(shè)計(jì)的例5.4.7的電路圖

1.本章重點(diǎn)內(nèi)容

本章是全課程的重點(diǎn)章節(jié)，內(nèi)容涉及了時(shí)序邏輯電路的分析、設(shè)計(jì)以及一些典型的時(shí)序邏輯器件。通過(guò)本章的學(xué)習(xí)，要求熟練掌握時(shí)序電路的描述方法，SSI時(shí)序電路的分析、設(shè)計(jì)，寄存器、移位寄存器、計(jì)數(shù)器等典型時(shí)序邏輯部件的功能和應(yīng)用，并會(huì)用這些MSI組件設(shè)計(jì)其他功能的時(shí)序邏輯電路。5.5本章小結(jié)由于具體的時(shí)序電路千變?nèi)f化，因此它們的種類(lèi)不勝枚舉。本章在5.3節(jié)中介紹的寄存器、移位寄存器、計(jì)數(shù)器、順序脈沖發(fā)生器和序列信號(hào)發(fā)生器只是其中常見(jiàn)的幾種，因此，必須掌握時(shí)序電路的共同特點(diǎn)和一般的分析方法和設(shè)計(jì)方法，才能適應(yīng)對(duì)各種時(shí)序電路進(jìn)行分析和設(shè)計(jì)的需要。在5.2節(jié)和5.3節(jié)中介紹了分析和設(shè)計(jì)時(shí)序電路的一般步驟，這是本章學(xué)習(xí)的重點(diǎn)。對(duì)于任何一種復(fù)雜的時(shí)序電路，這些步驟和方法都是適用的。當(dāng)然，解決一些簡(jiǎn)單的時(shí)序