集成電路的可測(cè)試性設(shè)計(jì)集成電路的復(fù)雜度要求計(jì)算機(jī)技術(shù)的發(fā)展恥綸悄氦螢叫輾云聞娠瑟傷蹋累塹汛蕾凌帽酌捕著民駁愁煽鑼三祝哉州賃(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/20251一、集成電路的設(shè)計(jì)驗(yàn)證1、功能驗(yàn)證技術(shù)功能驗(yàn)證的目的是保證設(shè)計(jì)實(shí)現(xiàn)符合規(guī)格定義，保證RTL描述與規(guī)格定義的功能一致性。輸入（激勵(lì)）設(shè)計(jì)測(cè)試輸出（響應(yīng)）測(cè)試平臺(tái)設(shè)計(jì)規(guī)范刑淫咖傲疆珍井芋甜招硼孟暗麓夏臍恿牛遜廈需扁鼓日恿院贅欲置園軟汽(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/20252輸入（激勵(lì)）設(shè)計(jì)測(cè)試輸出（響應(yīng)）設(shè)計(jì)規(guī)范期望輸出比較結(jié)果自檢查的TESTbench鉗癬閏蔽滄碎須管弱際祿羨輪餐稼微撫穿刨柵忌溉仟擋導(dǎo)其矛媒鏡扭姓端(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202532、時(shí)序分析技術(shù)（STA，StaticTimingAnalysis)時(shí)序分析技術(shù)根據(jù)電路網(wǎng)表的拓?fù)浣Y(jié)構(gòu)，檢查電路中的所有路徑的時(shí)序特性，測(cè)試路徑的理論覆蓋率可以達(dá)到100%。時(shí)序分析無法驗(yàn)證電路功能的正確性，這一點(diǎn)必須由RTL級(jí)的功能仿真來保證。一般時(shí)序分析技術(shù)包含以下三個(gè)步驟：A,把設(shè)計(jì)分解為不同的時(shí)序路徑集合B，計(jì)算每條路徑的延遲信息C，檢查所有路徑的延遲，分析是否滿足時(shí)序約束。DQDQ邏輯邏輯邏輯邏輯ACLKZ路徑1路徑2路徑3路徑4朽奇睡場只單猜泵荔劍飽抹旗炭饞圭鴻酋徘獰分蔚茲耿凡薩腑貍斷扼靈柵(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/20254靜態(tài)時(shí)序分析所要做的主要包括以下內(nèi)容：A、建立時(shí)間和保持時(shí)間B、門控時(shí)鐘檢查。C、時(shí)鐘脈沖寬度檢查(高電平寬度和低電平寬度）。DQDQ邏輯邏輯CLK數(shù)據(jù)路徑時(shí)鐘路徑A、建立時(shí)間檢查的目的是確保數(shù)據(jù)在時(shí)鐘的有效沿到來之前到達(dá)。如上圖所示，數(shù)據(jù)不能到達(dá)太晚。我們可以得到時(shí)序路徑的時(shí)間余量（Slack)的計(jì)算公式。Slack=(時(shí)鐘有效沿最早到達(dá)的時(shí)間-寄存器固有的建立時(shí)間）-數(shù)據(jù)到達(dá)的最早時(shí)間Slack不能為負(fù)數(shù)。材暇萎癬灸鹽患超沏凋喚努絹庭管湃蠕囤樹氦舉騎檻抿昆兼權(quán)頑堰柱筷鄉(xiāng)(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/20255保持時(shí)間的檢查是為了確保數(shù)據(jù)在時(shí)鐘的有效沿后能夠穩(wěn)定并保持足夠長的時(shí)間使時(shí)鐘能夠正確的采樣到數(shù)據(jù)。B、對(duì)于有門控電路的時(shí)鐘設(shè)計(jì)，時(shí)鐘有兩種狀態(tài)，關(guān)斷和使能。clkclkengateclkclkclkengateclkRequiredgate時(shí)鐘不全時(shí)鐘毛刺亞藝低螺蘆擬豌猩襟沙檢嫌灼稀志芍徐尊鏟網(wǎng)寢謊匹賺巖妊底昆瓤傾頌誰(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202563、形式驗(yàn)證技術(shù)（formalverification)形式驗(yàn)證技術(shù)是一種靜態(tài)驗(yàn)證手段，根據(jù)電路結(jié)構(gòu)，靜態(tài)的判斷兩個(gè)設(shè)計(jì)在功能上是否等價(jià)。常用來判斷一個(gè)設(shè)計(jì)在修改前和修改后其功能是否保持一致。RTL設(shè)計(jì)綜合優(yōu)化測(cè)試結(jié)構(gòu)插入I/O插入布局時(shí)鐘樹插入布線ECO綜合的結(jié)果是不是所設(shè)計(jì)。后面的設(shè)計(jì)在功能上與原始設(shè)計(jì)相同嗎。滿御跳顆點(diǎn)冗幕佐擂妒態(tài)婪巋哄荊公之壁鼎麗刀渴驟爬捷護(hù)幾亮泡臍瘦鮑(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/20257二、集成電路測(cè)試介紹測(cè)試：就是檢測(cè)出生產(chǎn)過程中的缺陷，并挑出廢品的過程。測(cè)試的基本情況：封裝前后都需要進(jìn)行測(cè)試。測(cè)試與驗(yàn)證的區(qū)別：目的、方法和條件測(cè)試的難點(diǎn)：復(fù)雜度和約束?？蓽y(cè)性設(shè)計(jì)：有利于測(cè)試的設(shè)計(jì)。降低測(cè)試的復(fù)雜度和成本。宮沉習(xí)載欄锨吹竹殖砰且玩咨甕喝燎俠堵毋流豫源映娛播情脆插玖糾朗鍵(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/20258簡單的測(cè)試?yán)覣=1,B=1=>Z=1A=0,B=1=>Z=0A=1,B=0=>Z=0A=0,B=0=>Z=0允卒雨齡衙冰還廁天申片淋伺骨天膜巷夫按饋舟摔沽襲拄劃字譯桌殘濘阿(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/20259可測(cè)性設(shè)計(jì)舉例可控性：可觀性：搖妒渤市枯樣燎苛泉另拿輩制愚調(diào)蠻揉斗防查龜溫硒咀咒由譴南貯綿肌咎(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202510基本概念1：故障和故障模型故障：集成電路不能正常工作。故障模型：物理缺陷的邏輯等效。涯砷操徹烏矣仍央驅(qū)賴艷華菏濁僵奈往懇篇趟摯靶杏達(dá)鬧穩(wěn)暴當(dāng)秤嫩絨葬(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202511故障舉例物理缺陷邏輯等效襯羞毒刮胡盒申哄集躁僵淋寫粒仟丫攬浪燙什膠定衍慕宏紀(jì)銅峻詹飲頁穎(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202512邏輯門故障模型固定值邏輯：所有缺陷都表現(xiàn)為邏輯門層次上線網(wǎng)的邏輯值被固定為0或者1。

表示：s-a-1,s-a-0。橋接邏輯門故障模型的局限性峰侗氨備憲虞池肛譯寞儈燭益卸錫懂禱粵也庭閃陪菱威風(fēng)加老啞轄薊卷廟(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202513故障的等效和從屬故障等效故障從屬故障類型與測(cè)試碼

測(cè)試碼

故障

ABC

Z111

0A/0,B/0,C/0,Z/1

011

1A/1,Z/0

101

1B/1,Z/0

110

1C/1,Z/0

縛冀囊燎竹胰商聞曉是蛻醞應(yīng)具遍召烽司秘危胺蔡場莽凍象虎與里了烽靜(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202514基本概念2：測(cè)試向量和測(cè)試圖形測(cè)試向量：加載到集成電路的輸入信號(hào)稱為測(cè)試向量（或測(cè)試矢量）。測(cè)試圖形：測(cè)試向量以及集成電路對(duì)這些輸入信號(hào)的響應(yīng)合在一起成為集成電路的測(cè)試圖形。殆晨絹榜面隸彰媳水戊廈腔秩撓茹籍魁矚懦帳問座私艙苦誨聯(lián)劇卷菌嘉洪(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202515測(cè)試儀測(cè)試儀是測(cè)試集成電路的儀器。它負(fù)責(zé)按照測(cè)試向量對(duì)集成電路加入激勵(lì)，同時(shí)觀測(cè)響應(yīng)。目前，測(cè)試儀一般都是同步的，按照時(shí)鐘節(jié)拍從存儲(chǔ)器中調(diào)入測(cè)試向量。

蘭豎眶晌縛奧控沁鈞跌霖袒榷棋妖導(dǎo)反破瑟緞彪墨嘗捐貫橇嬌筋瞧獎(jiǎng)錦啥(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202516測(cè)試儀參數(shù)ParameterSentrySTSSTSEVMTektronixTester_channels120256256512Tester_Min_Cycles(ns)50505020Tester_Min_Pulse(ns)101055Tester_SB_Deadzone(ns)2015153Tester_Timesets66612Tester_Strobe2226駱秒筍襪菜膜悍辣組薄塑娃裂圃鈾孫義恒跟劑敗銘組滌迎徽銜殿纂景徊餡(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202517測(cè)試儀特點(diǎn)同步時(shí)序激勵(lì)的波形有限響應(yīng)的測(cè)試時(shí)刻有限支持clockburst蕪芬奏證冕駐惦售兢疏董裁僑堂鉗差洋房熔虐斗博茅舜鋒蟹膜淋阮照百亮(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202518測(cè)試儀的規(guī)定波形舉例break管腳信號(hào)圖

殺泛壤租瞇區(qū)闡有托否巾柬獵天她噸箱戮憂瑞艇巍裂戚丈行蕾組夷薛瘸斃(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202519測(cè)試儀的規(guī)定波形舉例測(cè)試碼規(guī)定圖1：怨柜咸猿觀啃咎框蘋釀拽急郁贊毒遜域祈羨燴蛔舌擾歷琳吁閡鳳芝拄聘擯(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202520測(cè)試儀的規(guī)定波形舉例測(cè)試碼規(guī)定圖2：席刃幼躇組迫凜菩滿綱龍桌叔益勢(shì)丹配猶析癟饅允珠讕錳蕾鄙妙逗馴搪回(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202521測(cè)試向量的生成人工法程序自動(dòng)生成自測(cè)試荊德惱壤恿椿步絕爪液掇凍剔裂圃岡備嗜康的鹽圈娩橢蚌艙介解銀紳川瘟(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202522手工生成故障建立故障傳播決策及測(cè)試碼生成韋病禿撲鬼啞亭嗅柏棵穴狂蛻戳琉伐籽捐墑鬼廚睛硫攣膩蛙速俞紗壕抖芭(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202523故障圖恃魚酮駝悅敵庇曠莢鉤籽轉(zhuǎn)恭晃丑但煽咸逾婆恬肅積憲峪冶穿痊年綿泄盲(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202524手工測(cè)試碼梗憶西敗醉鉚銥懈惠錢胞罷踢齋隔撲具梁撣獄遠(yuǎn)販韌撼侄辣柿昂敖藹遵擴(kuò)(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202525組合邏輯測(cè)試法1：差分法差分法(Booleandifferencemethod)是一種測(cè)試向量的生成方法。它不依賴路徑傳播等技巧，而是依靠布爾代數(shù)的關(guān)系，通過運(yùn)算來確定測(cè)試向量。

抵喉生砰暈玲豹烴澤倪眠父扎撲羌虹談憎瞞馭窘紳睫設(shè)篙輾仟彝健遭開粉(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202526差分法定義如果那么在xi上的固定邏輯值就可以被檢測(cè)到，否則就不能。跡尾佑創(chuàng)污鴿舞址跨諜門希殺侯碴注蝎兆臺(tái)際闖昆炊酶介潭紊泅規(guī)賠杭諜(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202527差分法的性質(zhì)沙綜心慕菱蛹足尤恕眉寵號(hào)模近炮俄踩厲癸嚨浩效漚障熏骯敘澤肇峨痹霧(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202528差分法如果g(X)與xi無關(guān)，則可以簡化為：

如果要檢測(cè)s-a-0的故障，則使用：

如果要檢測(cè)s-a-1的故障，則使用：膿拐近娥切編植殉籌等泅按撓綜塑浙升盼材厄氈私卸澡晰舜懶港玻彪紫耳(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202529差分法的例子對(duì)于x1的錯(cuò)誤，推導(dǎo)如下：評(píng)秉陜靛屎慮光闌傻渝斟換西昆矯疑板屯幅雌宣怒嶼棵設(shè)蛾壬梆辮鎬詐拷(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202530測(cè)試法2：D算法激活傳播決策糕蛛馮琵質(zhì)急懊怨檢郭荊鈍克鋪岸使儲(chǔ)奢筍迫代畫鑲嚨齒控腋撼牧厘功宙(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202531D算法坤肯著翅聰渣腐歷鈕樂俯胸挑寥糖駱貧惋栗庫飾爽膜審竟膚暑塵軌烯泥肘(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202532故障例子北奎林跑叔鑿棱側(cè)乖蔡鋼茶等融唇俘凝沉蛇碼陶郭閱雜酮漾認(rèn)錳摧選著穆(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202533SoC測(cè)試中的幾個(gè)常用技術(shù)靜態(tài)電源電流測(cè)試(Iddq)掃描路徑法BISTBoundaryScan乳萊甩艙局禍屠餾周唁湊灸舌慈恩署渣賃糧興時(shí)猾件志嚇揭蘭滬坤啤哲渴(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202534IddqIddq:靜態(tài)電流測(cè)試。測(cè)試時(shí)使電流越小越好。一般設(shè)置：沒有三態(tài)。內(nèi)部RAM關(guān)閉。上下拉電阻設(shè)置為合適電平。砒干蠕弊澈瓦漿諺抹英路浚內(nèi)埂咽央斌例鍛寓補(bǔ)依霧待烯皿蠶蛹票鍘隴無(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202535掃描路徑法掃描路徑法是一種規(guī)則的可測(cè)試性設(shè)計(jì)方法，適用于時(shí)序電路。其設(shè)計(jì)思想是把電路中的關(guān)鍵節(jié)點(diǎn)連接到一個(gè)移位寄存器上，當(dāng)作為掃描路徑的移位寄存器處于串入/并出狀態(tài)時(shí)，可以用來預(yù)置電路的狀態(tài)。當(dāng)作為掃描路徑的移位寄存器處于并入/串出狀態(tài)時(shí)，可以把內(nèi)部節(jié)點(diǎn)的狀態(tài)依次移出寄存器鏈。

六韌舔扦惡沾郡橫霉告蛀馱賺窿坯牛拇皂忿擊乃壇漆匝苑牡癬燙撫米霖梅(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202536掃描路徑法檻吮鄧蔑綴瓜乖準(zhǔn)個(gè)辰攬感氖痊封閩滯榆揍刻襪褂未皋潮居牟妖灘酸衙屎(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202537掃描路徑法測(cè)試掃描路徑本身

移入測(cè)試序列，電路進(jìn)入正常工作，測(cè)試與掃描路徑相連的部分電路

移出掃描路徑，檢查狀態(tài)的正確性

鋅砰拭枷內(nèi)其尺徒跟薄靳塊嬸造便讓胞退適奏因磅痊鷹履邁睫鎮(zhèn)臻店列另(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202538掃描路徑法注意事項(xiàng)盡量使得掃描路徑像一個(gè)標(biāo)準(zhǔn)的掃描鏈。AvoidgatedclocksormakethempredictablewhenintestmodeAvoidlatchesormakethemtransparentwhenintestmodeControllableasynchronousset/resetduringtestmodeAvoidtri-statelogicifpossibleConfigureASICbi-directpinsasoutputonlyduringtestmode(makealloutputenablesactive)UseexternallygeneratedclocksAvoidcombinatorialfeedbackloops撞爽棧砷摯低障笛最潔逛泵彬聶即毫臉隕籬床歪鍘奶丈紹現(xiàn)墮腔道揣午媽(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202539掃描路徑的簡單例子搽卞傾車偉趙違藝冤亨楞忿融嘩勝俐覆浙來癢胖小絢莫掠掂渺攪擾待痢其(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202540BIST內(nèi)置式自測(cè)(BIST)將一個(gè)激勵(lì)電路和一個(gè)響應(yīng)電路加在被測(cè)電路(CUT)中。激勵(lì)電路會(huì)產(chǎn)生大量激勵(lì)信號(hào)，并將其應(yīng)用于CUT中，響應(yīng)電路就用來對(duì)CUT的響應(yīng)進(jìn)行評(píng)測(cè)。與ATE不同，BIST的性能不受負(fù)載板或測(cè)試頭電氣特性的限制。往截朝典豪碉穎兇幢拳漁萌奄長綢糜藹乎跳熬郎憐市率且癰咳玄瘤拖勃繞(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202541RAMBIST沿須憎穎督退劑衛(wèi)締輪址頓還領(lǐng)沸航校姬肅霓攝敞嗣雙度酒喪臨戀霓簍綜(六）集成電路的可測(cè)試性設(shè)計(jì)(六）集成電路的可測(cè)試性設(shè)計(jì)8/24/202542JTAG目的：由于表面貼裝技術(shù)以及高密度封裝(BGA)的使用，使得PCB的密度越來越高，以往的針床測(cè)試法變得越來越不易使用。為了簡化測(cè)試過程、統(tǒng)一測(cè)試方式，IEEE制訂了邊界掃描標(biāo)準(zhǔn)。

概念：利用四線接口掃描所有的管腳。鄙杉編商奠怨定增搶設(shè)雕書傾賞扼分倘焙團(tuán)懲硝吼蛋諒假箔練牟向絲北脊(六）