1.1嵌入式Linux系統(tǒng)開發(fā)模式1.2嵌入式系統(tǒng)的軟件設(shè)計

1.3嵌入式開發(fā)電路基礎(chǔ)對于嵌入式系統(tǒng)(EmbeddedSystem)，電氣工程師協(xié)會的定義為：嵌入式系統(tǒng)是用來控制或者監(jiān)視機器、裝置及工廠生產(chǎn)線等大規(guī)模系統(tǒng)的設(shè)備。通常嵌入式系統(tǒng)的定義為：嵌入式系統(tǒng)是以應(yīng)用為中心，以計算機技術(shù)為基礎(chǔ)，并且軟/硬件可裁剪，適用于應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗有嚴格要求的專用計算機系統(tǒng)。嵌入式系統(tǒng)一般由嵌入式微處理器、外圍硬件設(shè)備、嵌入式操作系統(tǒng)以及用戶的應(yīng)用程序4個部分組成，如圖1-1所示，用于實現(xiàn)對其他設(shè)備的控制、監(jiān)視或管理等功能。圖1-1嵌入式系統(tǒng)的構(gòu)成1.1.1嵌入式系統(tǒng)設(shè)計的特點

嵌入式系統(tǒng)設(shè)計的主要任務(wù)是定義系統(tǒng)的功能、決定系統(tǒng)的架構(gòu)，并將功能映射到架構(gòu)中。這要求設(shè)計者必須熟悉并能自如地運用這些領(lǐng)域的各種技術(shù)，才能使設(shè)計的系統(tǒng)達到最優(yōu)。與通常的系統(tǒng)設(shè)計相比，嵌入式系統(tǒng)的設(shè)計具有以下4個特點。1.1嵌入式Linux系統(tǒng)開發(fā)模式

1.軟/硬件協(xié)同并行開發(fā)

軟/硬件協(xié)同并行開發(fā)就是在整個設(shè)計的生命周期，軟件和硬件的設(shè)計一直是保持并行的，在設(shè)計過程中兩者交織在一起，互相支持，互相提供開發(fā)的平臺。

2.嵌入式系統(tǒng)面向特定應(yīng)用的系統(tǒng)

嵌入式CPU與通用型的CPU最大不同就是，嵌入式CPU大多工作在為特定用戶群設(shè)計的系統(tǒng)中，通常具有低功耗、小體積、高集成度等特點，能夠把通用CPU中許多由板卡完成的任務(wù)集成在芯片內(nèi)部，從而有利于嵌入式系統(tǒng)設(shè)計趨于小型化。

3.嵌入式操作系統(tǒng)的多樣性(RTOS)

嵌入式操作系統(tǒng)不像臺式機操作系統(tǒng)那樣，只有微軟公司一家獨大。

4.嵌入式系統(tǒng)設(shè)計采用交叉開發(fā)環(huán)境

嵌入式系統(tǒng)的開發(fā)通常采用“宿主機/目標機”交叉開發(fā)方式(見圖1-2所示)。圖1-2宿主機/目標機開發(fā)方式宿主機是一臺通用計算機，一般由PC機承擔(dān)。它通過串行接口或網(wǎng)絡(luò)連接與目標機進行通信。

在嵌入式系統(tǒng)的開發(fā)過程中，目標機可以是嵌入式系統(tǒng)的實際運行環(huán)境，也可以是能替代實際環(huán)境的仿真系統(tǒng)。通常目標機的體積較小，集成度高，外圍設(shè)備豐富，具備有鍵盤、觸摸屏等；輸出設(shè)備有LCD、LED等。嵌入式系統(tǒng)需要提供強大的硬件開發(fā)工具和軟件包的支持，需要設(shè)計者從效率和成本上綜合考慮。1.1.2嵌入式系統(tǒng)的設(shè)計流程

電子信息產(chǎn)品的設(shè)計和開發(fā)將集中所有的硬件、軟件、人力資源等，進行適當(dāng)組合，以實現(xiàn)目標系統(tǒng)對性能和功能等各方面的需求。在電子信息產(chǎn)品的開發(fā)過程中，實時性、可靠性、功耗等都與功能一樣重要，這就使嵌入式系統(tǒng)開發(fā)關(guān)注的方面更廣泛，要求的精度也更高。圖1-3電子信息產(chǎn)品設(shè)計的流程

嵌入式系統(tǒng)的設(shè)計開發(fā)流程一般分為以下幾個階段：?產(chǎn)品定義(即系統(tǒng)需求分析階段、規(guī)格說明階段)、硬件和軟件劃分、迭代與實現(xiàn)、詳細的硬件與軟件設(shè)計、硬件與軟件集成、系統(tǒng)測試和系統(tǒng)維護與升級。各個階段通常需要不斷地反復(fù)和修改，直到完成最終設(shè)計目標。

電子信息產(chǎn)品系統(tǒng)設(shè)計及研發(fā)的流程如圖1-3、圖1-4所示。圖1-4電子信息產(chǎn)品研發(fā)的流程對于嵌入式產(chǎn)品的開發(fā)與研制可以完全按照電子產(chǎn)品的開發(fā)流程進行，圖1-5為電子信息產(chǎn)品研發(fā)過程文檔體系。嵌入式系統(tǒng)的設(shè)計過程在各階段內(nèi)部及各階段之間會發(fā)生大量的迭代與優(yōu)化，前一步的設(shè)計缺陷會直接導(dǎo)致后面階段設(shè)計任務(wù)無法完成，從而必須重新進行產(chǎn)品定義設(shè)計，這就會造成生產(chǎn)成本的提高、產(chǎn)品開發(fā)時間的增加。因此前期的需求分析工作一定要精細，確保準確無誤，盡量減少開發(fā)過程中的需求變更。下面介紹嵌入式系統(tǒng)的設(shè)計流程。圖1-5電子信息產(chǎn)品研發(fā)過程文檔體系

1.項目論證階段

項目論證階段需要完成項目的可行性分析，形成可行性研究報告。

2.系統(tǒng)方案論證階段

通過項目論證評審后進入系統(tǒng)方案階段，本階段對產(chǎn)品需求加以分析、細化，并抽象出需要完成的功能列表，明確所要完成的任務(wù)。

為了使產(chǎn)品定義更加清晰明確，可以使用一個產(chǎn)品定義表格(如表1-1所示)將系統(tǒng)的功能和性能需求綜合起來。表1-1需求分析

3.系統(tǒng)設(shè)計階段

在通過系統(tǒng)方案評審后，進入系統(tǒng)設(shè)計階段。進入該階段，軟件開發(fā)部分需要進行軟件需求分析，形成軟件需求分析說明書。

4.產(chǎn)品詳細設(shè)計階段

在產(chǎn)品詳細設(shè)計階段完成軟/硬件的詳細設(shè)計，編制代碼，形成軟件各模塊設(shè)計說明；完成硬件部分各單板的原理圖、PCB圖和料單的設(shè)計。

5.制造聯(lián)試階段

完成產(chǎn)品詳細設(shè)計后，進入產(chǎn)品制造聯(lián)試階段。1.1.3嵌入式系統(tǒng)的軟硬件劃分

隨著芯片設(shè)計和制造技術(shù)水平的發(fā)展，微處理器的運算速度得到很大提高，因此很多傳統(tǒng)上必須由硬件實現(xiàn)的功能現(xiàn)在可以使用軟件實現(xiàn)了。近年來，F(xiàn)PGA技術(shù)的提高和大容量、低成本的新型FPGA的出現(xiàn)，為高性能的數(shù)字控制系統(tǒng)提供了新的實現(xiàn)方法。1.1.4嵌入式系統(tǒng)的產(chǎn)品硬件詳細設(shè)計

硬件是嵌入式系統(tǒng)運行的載體，也是嵌入式系統(tǒng)的基礎(chǔ)，嵌入式系統(tǒng)硬件是嵌入式系統(tǒng)軟件的運行環(huán)境，限定了嵌入式系統(tǒng)軟件的資源，體現(xiàn)了嵌入式系統(tǒng)所能完成的功能。嵌入式系統(tǒng)的硬件設(shè)計是在嵌入式系統(tǒng)軟/硬件劃分的基礎(chǔ)上，對劃分為硬件部分的功能單元所進行的設(shè)計。

1．嵌入式系統(tǒng)硬件的選擇

嵌入式系統(tǒng)硬件的選擇包括硬件平臺、嵌入式處理器。

1)選擇硬件平臺

2)選擇處理器

2．硬件功能模塊的劃分

完成嵌入式系統(tǒng)硬件選擇之后，進行系統(tǒng)硬件功能模塊的劃分，主要是對系統(tǒng)硬件資源進行合理的布局。

3．硬件的可信性設(shè)計

系統(tǒng)的相當(dāng)一部分可靠性體現(xiàn)在硬件設(shè)計的可信性上，如果硬件不能可靠穩(wěn)定的運行，就會影響整個嵌入式系統(tǒng)的穩(wěn)定運行。1.2.1嵌入式軟件平臺的選擇

1.平臺選擇

(1)平臺的實時性要求。

(2)平臺的開發(fā)工具支持。

(3)平臺的設(shè)備驅(qū)動程序支持(是否能夠提供用戶開發(fā)的設(shè)備驅(qū)動程序)。

(4)平臺對通信協(xié)議的支持，如平臺是否支持TCP/IP、HTTP、UDP等。1.2嵌入式系統(tǒng)的軟件設(shè)計

2.操作系統(tǒng)選擇

硬件方案確定完成后，選擇操作系統(tǒng)就相對容易了。硬件的不同會影響操作系統(tǒng)的選擇。

(1)操作系統(tǒng)本身所提供的開發(fā)工具。

(2)操作系統(tǒng)向硬件接口移植工作量考慮。

(3)操作系統(tǒng)對內(nèi)存等硬件資源的要求。

(4)開發(fā)人員是否熟悉此操作系統(tǒng)及其提供的系統(tǒng)API。

(5)操作系統(tǒng)是否提供硬件的驅(qū)動程序，如同卡驅(qū)動程序等。

(6)操作系統(tǒng)是否具有可剪裁性。

3.編程語言的選擇

編程語言的選擇主要考慮以下因素：

(1)通用性。

(2)可移植性。

(3)執(zhí)行效率。

(4)可維護性。

4.集成開發(fā)環(huán)境的因素

集成開發(fā)環(huán)境(IDE)應(yīng)考慮以下因素：

(1)系統(tǒng)調(diào)試器的功能。

(2)支持庫函數(shù)。

(3)編譯器開發(fā)商是否具備持續(xù)升級編譯器能力。

(4)連接程序?qū)Χ喾N文件格式和符號格式的支持能力。

5.硬件調(diào)試工具的選擇

好的軟件調(diào)試工具可以有效地發(fā)現(xiàn)大多數(shù)的錯誤，常用的硬件調(diào)試工具有以下幾種：

(1)實時在線仿真器(ICE)。

(2)駐留監(jiān)控軟件。

(3)?ROM仿真器。

(4)?JTAG仿真器。

6．軟件組件的選擇

有些軟件組件是免費的，有些軟件組件是授權(quán)的。授權(quán)軟件組件的費用一般都很高，但大都經(jīng)過嚴格的測試，可靠性高，調(diào)試時間短?，F(xiàn)在也有一些免費的自由軟件組件，它們的性能、可靠性也很好。1.2.2嵌入式軟件性能的設(shè)計

1.軟件的實時性設(shè)計

在嵌入式系統(tǒng)軟件設(shè)計時，要充分考慮實時性要求(即系統(tǒng)對于一個激勵要在規(guī)定的時間內(nèi)做出反應(yīng))，對任務(wù)按照實時性分類，分別進行設(shè)計。

2.軟件的可行性設(shè)計

嵌入式應(yīng)用也有可靠性的要求，除硬件必須具備的可靠性之外，軟件的可靠性也必不可少。

3.軟件的可擴展設(shè)計

軟件的可擴展設(shè)計是指在系統(tǒng)升級或者軟件進一步開發(fā)時，新編寫的程序能夠很容易地插入到原來的程序中，可以不必改寫(或較少改寫)原來的代碼。1.2.3嵌入式軟件開發(fā)流程

嵌入式應(yīng)用軟件的開發(fā)綜合了硬件、軟件、人力資源等并進行適當(dāng)?shù)捻椖抗芾?，以實現(xiàn)目標應(yīng)用對功能和性能的需求。

如圖1-6所示，整個軟件的開發(fā)流程可分為在軟硬件劃分階段確定硬件驅(qū)動接口、軟件功能模塊實時性劃分、各軟件功能模塊的代碼生成、軟件功能模塊的集成調(diào)試和代碼固化及固化調(diào)試。圖1-6嵌入式軟件設(shè)計流程

1.在軟硬件劃分階段確定硬件驅(qū)動接口

在軟硬件劃分階段確定硬件驅(qū)動層以及硬件驅(qū)動的軟件接口，所有嵌入式系統(tǒng)軟件都要在這個硬件驅(qū)動層基礎(chǔ)之上來實現(xiàn)。

2.軟件功能模塊實時性劃分

此階段是將系統(tǒng)軟件總體劃分為實時部分和分時部分。

3.各軟件功能模塊代碼生成

此階段將對系統(tǒng)各個功能模塊分別進行具體的代碼編寫和生成。

4.軟件功能模塊集成調(diào)試

在系統(tǒng)各功能模塊編寫完成后，要對功能模塊進行集成聯(lián)合調(diào)試，及時發(fā)現(xiàn)功能模塊設(shè)計中的問題，以及各模塊間的協(xié)調(diào)問題。

5.代碼固化及固化調(diào)試

在以上所有階段完成后，就進入了代碼的固化及固化后的調(diào)試階段。1.3.1電路原理圖設(shè)計

1．電路原理圖設(shè)計

電路板的設(shè)計主要分為三個步驟：設(shè)計電路原理圖，生成網(wǎng)絡(luò)表，設(shè)計印制電路板，如圖1-7所示。1.3嵌入式開發(fā)電路基礎(chǔ)圖1-7電路板設(shè)計的三個步驟

2．電路設(shè)計方法

電路原理圖設(shè)計不僅是整個電路設(shè)計的第一步，也是電路設(shè)計的基礎(chǔ)。由于以后的設(shè)計工作都是以此為基礎(chǔ)，因此電路原理圖設(shè)計的好壞直接影響到以后的設(shè)計工作。原理圖的設(shè)計流程圖如圖1-8所示。圖1-8原理圖設(shè)計流程圖1.3.2電路PCB設(shè)計基礎(chǔ)

1．PCB設(shè)計基礎(chǔ)原理

原理圖設(shè)計完成后就可以進行印制電路板(PrintedCircuitBoard，PCB)設(shè)計。

PCB是由印制電路加上基板構(gòu)成的。PCB相關(guān)的概念如下：

(1)印制：采用某種方法，在表面上再現(xiàn)圖形和符號的工藝，它包括通常意義的印刷。

(2)印制線路：采用印制法在基板上制成的導(dǎo)電圖形，包括印制導(dǎo)線、焊盤等。

(3)印制元件：采用印制法在基板上制成的電路元件符號。

(4)印制電路：采用印制法得到的電路。

(5)印制電路板：完成了印制電路和印制線路加工的板子。

2．PCB設(shè)計方法

PCB的設(shè)計是電子產(chǎn)品物理結(jié)構(gòu)設(shè)計的一部分，主要任務(wù)是根據(jù)電路的原理和所需元件的封裝形式進行物理結(jié)構(gòu)的布局和布線，具體步驟如圖1-9所示。

圖1-9PCB設(shè)計流程圖

1)建立封裝庫中沒有元器件PCB封裝

2)規(guī)劃電路板

3)載入網(wǎng)絡(luò)表和元件封裝

4)布置元件封裝

5)布線

6)設(shè)計規(guī)則檢查

7)?PCB仿真分析

8)存檔輸出

3．多層PCB設(shè)計所遵循的基本原則

在多層PCB布線時應(yīng)注意以下事項：

(1)高頻信號線一定要短，不可以有尖角(90°直角)，兩根線之間的距離不宜平行、過近，否則可能會產(chǎn)生寄生電容。

(2)如果是兩面板，一面的線布成橫線，一面的線布成豎線。盡量不要布成斜線。

(3)如果使用自動布線無法完成所有布線，建議設(shè)計者首先手工將比較復(fù)雜的線布好，將布好的線鎖定后，再使用自動布線功能，一般就可以完成全部布線了。

(4)一般來說，線寬為8～10?mil。但是電源線、或者大電流線應(yīng)該有足夠?qū)挾?，一般需?0～80mil。焊盤一般應(yīng)為64mil。

(5)做好屏蔽。

(6)焊盤的內(nèi)孔尺寸如表1-2所示，必須從元件引線直徑、公差尺寸、鍍層厚度、孔徑公差及孔金屬化電鍍層厚度等方面考慮，通常情況下以金屬引腳直徑加上0.2?mm作為焊盤的內(nèi)孔直徑。

(7)地線的共阻抗干擾。表1-2常用焊盤尺寸

4．PCB設(shè)計中的可靠性

目前電子器材用于各類電子設(shè)備和系統(tǒng)仍然以PCB為主要裝配方式。

1)地線設(shè)計

在電子設(shè)備中，接地是控制干擾的重要方法。在地線設(shè)計中應(yīng)注意以下幾點：

(1)正確選擇單點接地與多點接地。

(2)將數(shù)字電路與模擬電路分開。

(3)盡量加粗接地線。

(4)將接地線構(gòu)成閉環(huán)路。

(2)采用正確的布線策略：

①采用平行線可以減少導(dǎo)線電感，但導(dǎo)線之間的互感和分布電容增加，如果布局允許，最好采用井字形網(wǎng)狀布線結(jié)構(gòu)。

②為了抑制PCB導(dǎo)線之間的串?dāng)_，在設(shè)計布線時應(yīng)盡量避免長距離的平行走線，盡可能拉開線與線之間的距離，信號線與地線及電源線盡可能不交叉。

③為了避免高頻信號通過印制導(dǎo)線時產(chǎn)生的電磁輻射，在PCB布線時，還應(yīng)注意以下幾點：

●盡量減少印制導(dǎo)線的不連續(xù)性，例如導(dǎo)線寬度不要突變，導(dǎo)線的拐角應(yīng)大于90°，禁止環(huán)狀走線等。

●時鐘信號引線最容易產(chǎn)生電磁輻射干擾，走線時應(yīng)與地線回路相靠近，驅(qū)動器應(yīng)緊挨著連接器。

●總線驅(qū)動器應(yīng)緊挨其欲驅(qū)動的總線。

●數(shù)據(jù)總線的布線應(yīng)每兩根信號線之間夾一根接地線。

●在PCB布置高速、中速和低速邏輯電路時，應(yīng)按照圖1-10的方式排列元件。圖1-10元件的排列方式

(3)抑制反射干擾。

3)去耦電容配置

在直流電源回路中，負載的變化會引起電源噪聲。

(1)電源輸入端跨接一個10～100?pF的電解電容器，如果PCB的位置允許，采用100?μF以上的電解電容器的抗干擾效果會更好。

(2)為每個集成電路芯片配置一個0.01?pF的陶瓷電容器。

(3)對于噪聲能力弱、關(guān)斷時電流變化大的器件和ROM、RAM等存儲型器件，應(yīng)在芯片的電源線(VCC)和地線(GND)間直接接入去耦電容。去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。

4)?PCB的尺寸與器件的布置

PCB大小要適中，過大時印制線條長，阻抗增加，易受臨近線條干擾。

在元件布置方面與其他邏輯電路一樣，應(yīng)把相互有關(guān)的元件盡量靠近，這樣可以獲得較好的抗噪聲效果，如圖1-11所示。圖1-11元件的布置

5)散熱設(shè)計

從有利于散熱的角度出發(fā)，PCB最好是直立安裝，板與極之間的距離一般不應(yīng)小于2?cm，而且器件在PCB上的排列方式應(yīng)遵循一定的規(guī)則：

●對于采用自主對流空氣冷卻的設(shè)備，最好是將集成電路(或其他元件)按縱長方式排列，如圖1-12所示。圖1-12縱長方式排列圖1-13橫長方式排列●同一塊PCB上的元件應(yīng)盡可能按其發(fā)熱量大小及散熱程度分區(qū)排列，發(fā)熱量小或耐熱性差的元件(如小信號晶體管、小規(guī)模集成電路、電解電容等)放在冷卻氣流的最上游(入口處)，發(fā)熱量大或耐熱性好的元件(如功率晶體管、大規(guī)模集成電路等)放在冷卻氣流最下游。

●在水平方向上，大功率元件盡量靠近PCB邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率元件盡量靠近PCB上方布置，以便減少這些元件工作時對其他元件溫度的

影響?！駥囟缺容^敏感的元件最好安置在溫度最低的區(qū)域(如設(shè)備的底部)，千萬不要將它放在發(fā)熱器件的正上方，多個元件最好是在水平面上交錯布局。

●設(shè)備內(nèi)PCB的散熱主要依靠空氣流動，所以在設(shè)計時要研究空氣流動路徑，合理配置器件或PCB。

●采用合理的器件排列方式，可以有效地降低印制電路的溫升，從而使元件及設(shè)備的故障率明顯下降。1.3.3電子電路抗干擾技術(shù)

1．硬件抗干擾

影響系統(tǒng)可靠安全運行的因素主要來自系統(tǒng)內(nèi)部和外部的各種電氣干擾，并受系統(tǒng)結(jié)構(gòu)設(shè)計、元件選擇、安裝、制造工藝的影響。對嵌入式系統(tǒng)形成干擾的基本要素有：

(1)干擾源。

(2)傳播路徑。

(3)敏感器件。

1)干擾的分類

干擾的分類有好多種，通?？梢园凑赵肼暜a(chǎn)生的原因、傳導(dǎo)方式、波形特性等進行分類。按產(chǎn)生的原因，可分為放電噪聲、高頻振蕩噪聲、浪涌噪聲；按傳導(dǎo)方式，可分為共模噪聲和串模噪聲；按波形分，可分為持續(xù)正弦波、脈沖電壓、脈沖序列等。

2)干擾的耦合方式

干擾源產(chǎn)生的干擾信號是通過一定的耦合通道對系統(tǒng)產(chǎn)生作用的。干擾的耦合方式，無非是通過導(dǎo)線、空間、公共線等方式，主要有以下幾種：

(1)直接耦合。

(2)公共阻抗耦合。

(3)電容耦合。

(4)電磁感應(yīng)耦合。

(5)漏電耦合。

3)常用硬件抗干擾技術(shù)

針對形成干擾的3要素，主要采取以下手段進行抗干擾：

(1)抑制干擾源。

(2)切斷干擾傳播路徑。

2.敏感元件的抗干擾

提高敏感元件的抗干擾性能是指從敏感元件這邊考慮盡量減少對干擾噪聲的拾取，以及從不正常狀態(tài)盡快恢復(fù)的方法。

3.其他常用抗干擾措施

其他常用抗干擾措施如下：

●交流端用電感電容濾波：去掉高頻低頻干擾脈沖。

●變壓器雙隔離措施：變壓器初級輸入端串接電容，初、次級線圈間屏蔽層與初級間電容中心接點接大地，次級外屏蔽層接PCB，這是硬件抗干擾的關(guān)鍵手段。

●采用集成式直流穩(wěn)壓電源：提供過流、過壓、過熱等保護。●?I/O接口采用光電、磁電、繼電器等隔離方式，同時去掉公共地。

●通信線用雙絞線設(shè)計，排除平行互感。

●?A/D轉(zhuǎn)換通過隔離放大器或采用現(xiàn)場轉(zhuǎn)換以減少誤差。

●外殼接地以解決人身安全及防外界電磁場干擾。

●加復(fù)位電壓檢測電路。

●?PCB工藝抗干擾方法?！耠娫淳€加粗，盡可能短距離走線，合理走線、接地，三總線分開以減少互感振蕩。

●?CPU、RAM、ROM等主芯片，VCC和GND之間接電解電容及瓷片電容，去掉高、低頻干擾信號。

●獨立系統(tǒng)結(jié)構(gòu)，減少接插件與連線，提高可靠性，減少故障率。

●集成塊與插座接觸可靠，用雙簧插座，最好集成塊直接焊在PCB上，防止元件接觸不良故障。

●有條件地采用四層以上PCB，中間兩層為電源及地，隔離信號。1.3.4PCB設(shè)計中常用定義、符號和縮略語

PCB設(shè)計中常用下列定義、符號和縮略語。

(1)印制電路(PrintedCircuit)。

(2)印制電路板(PrintedCircuitBoard)。

(3)覆銅箔層壓板(MetalCladLaminate)。

(4)裸銅覆阻焊工藝(SolderMaskonBareCopper)。

(5)?A面(ASide)。

(6)?B面(BSide)。

(7)波峰焊。

(8)再流焊。

(9)表面組裝元器件或表面貼片元器件(SurfaceMountedDevices)。

(10)通孔插裝元器件(ThroughHoleComponents)。

(11)小外形晶體管(SmallOutlineTransistor)。

(12)小外形封裝(SmallOutlinePackage)。

(13)塑封有引線芯片載體(PlasticLeadedChipCarriers)。

(14)四邊扁平封裝器件(QuadFlatPackage)。

(15)球柵陣列封裝器件(BallGridArray)。

(16)片式元件(Chip)。

(17)光學(xué)定位基準符號(Fiducia)。

(18)金屬化孔(PlatedThroughHole)。

(19)連接盤(Land)。

(20)導(dǎo)通孔(ViaHole)。

(21)元件孔(ComponentHole)。1.3.5PCB工藝設(shè)計考慮的基本問題

PCB的工藝設(shè)計非常重要，關(guān)系到所設(shè)計的PCB能否高效率、低成本地制造出來。

設(shè)計者必須從設(shè)計工作開始就需重視工藝問題。

工藝性設(shè)計要考慮以下方面：

●自動化生產(chǎn)所需的傳送邊、定位孔、光學(xué)定位符號；

●與生產(chǎn)效率有關(guān)的拼板；●與焊接合格率有關(guān)的元件封裝選型、基板材質(zhì)選擇、組裝方式、元件布局、焊盤設(shè)計、阻焊層設(shè)計；

●與檢查、維修、測試有關(guān)的元件間距、測試焊盤設(shè)計；

●與PCB制造有關(guān)的導(dǎo)通孔和元件孔徑設(shè)計、焊盤環(huán)寬設(shè)計、隔離環(huán)寬設(shè)計、線寬和線距設(shè)計；

●與裝配、調(diào)試、接線有關(guān)的絲印或腐蝕字符；

●與壓接、焊接、螺裝、鉚接工藝有關(guān)的孔徑，安裝空間。1.3.6印制板常用基板設(shè)計要求

1.常用基板性能

根據(jù)產(chǎn)品的特點，一般推薦采用FR-4基板。表1-3列出了幾種常用基板材料性能。表1-3常用基板性能

2.?PCB厚度

PCB厚度是指其標稱厚度(即絕緣層加銅箔的厚度)。

3.銅箔厚度

PCB銅箔厚度指成品厚度，圖紙上應(yīng)該明確標注為成品厚度(FinishedConductorThickness)。

工藝上要注意的是，銅箔厚度要與設(shè)計的線寬/線距相匹配，表1-4列出了基銅厚度(底銅厚度)可蝕刻的最小線寬和線間距，供選擇時參考。表1-4PCB銅箔的選擇注：外層成品厚度一般為基銅厚度+0.5OZ/ft2；內(nèi)層厚度基本與基銅厚度相等。1.3.7PCB制造一般技術(shù)要求

PCB制造技術(shù)要求一般標注在鉆孔圖上，主要有以下項目(根據(jù)需要取舍)：

(1)基板材質(zhì)、厚度及公差。

(2)銅箔厚度：銅箔厚度的選擇主要取決于導(dǎo)體的載流量和允許的工作溫度，可參考IPC-D-275第3.5條中的經(jīng)驗曲線確定。

(3)焊盤表面處理。一般有以下幾種：

●一般采用噴錫鉛合金工藝，錫層表面應(yīng)該平整無露銅?！袢绻鸓CB上有細間距器件(如0.5?mm間距的BGA)或板厚≤0.8?mm，可以考慮化學(xué)(無電)鎳金(Ep.Ni2.Au0.05)。

●對板上有裸芯片(需要熱壓焊或超聲焊，俗稱Bonding)或有按鍵(如手機板)的板，就一定要采用化學(xué)鍍鎳/金工藝(Et.Ni5.Au0.1)，有的廠家也采用整板鍍金工藝Ep.Ni5.Au0.05)處理。

●對印制插頭，一般鍍硬金，即純度為99.5%～99.7%?含鎳、鈷的金合金。

(4)阻焊劑。

(5)絲印字符。

(7)成品板厚度公差。

(8)成品板離子污染度。1.3.8PCB設(shè)計基本工藝要求

PCB設(shè)計最好不要超越目前廠家批量生產(chǎn)時所能達到的技術(shù)水平，否則無法加工或成本過高。

1.層壓多層板工藝

層壓多層板工藝是目前廣泛使用的多層板制造技術(shù)，是用減成法制作電路層，通過層壓→機械鉆孔→化學(xué)沉銅→鍍銅等工藝使各層電路實現(xiàn)互連，最后涂敷阻焊劑、噴錫、絲印字符完成多層PCB的制造。目前國內(nèi)主要廠家的工藝水平如表1-5所示。表1-5層壓多層板國內(nèi)制造水平

2.?BUM(積層法多層板)工藝

BUM板(Build-upmultilayerPCB)是以傳統(tǒng)工藝制造的剛性核心內(nèi)層，并在一面或雙面再積層上更高密度互連的一層或兩層，最多為四層，如圖1-14所示。BUM板的最大特點是其積層很薄、線寬線間距和導(dǎo)通孔徑很小、互連密度很高，因而可用于芯片級高密度封裝。BUM板設(shè)計準則見表1-6。表1-6BUM板設(shè)計準則μm注：精細型Ⅱ和精細型Ⅲ目前工藝上還不十分成熟，暫時不要選。圖1-14BUM板結(jié)構(gòu)示意圖

3.尺寸范圍

從生產(chǎn)角度考慮，理想的尺寸范圍是“寬(200～250mm)?×?長(250～350mm)”。

4.外形

●對波峰焊，PCB的外形必須是矩形的(四角為R=1～2?mm圓角更好，但不做嚴格要求)。因此，設(shè)計時應(yīng)考慮采用工藝拼板的方式將不規(guī)則形狀的PCB轉(zhuǎn)換為矩形形狀，特別是角部缺口一定要補齊，如圖1-15(a)所示，否則要專門為此設(shè)計工裝。

對純SMT板，允許有缺口，但缺口尺寸須小于所在邊長度的1/3，應(yīng)該確保PCB在鏈條上傳送平穩(wěn)，如圖1-15(b)所示。圖1-15PCB外形(a)工藝拼板示意圖；(b)允許缺口尺寸●對于金手指的設(shè)計要求見圖1-16所示，除了插入邊按要求設(shè)計倒角外，插板兩側(cè)邊也應(yīng)該設(shè)計(1～1.5)?×?45°的倒角或R1～R1.5的圓角，以利于插入。圖1-16金手指倒角的設(shè)計

5.傳送方向的選擇

減少焊接時PCB的變形，對不作拼版的PCB，一般將其長邊方向作為傳送方向；對于拼版的PCB，也應(yīng)將長邊方向作為傳送方向。

6.傳送邊

作為PCB的傳送邊的兩邊應(yīng)分別留出≥3.5?mm(138?mil)的寬度，傳送邊正反面在離邊3.5mm(138mil)的范圍內(nèi)不能有任何元器件或焊點；能否布線視PCB的安裝方式而定，導(dǎo)槽安裝的PCB一般經(jīng)常插拔不要布線，其他方式安裝的PCB可以布線。

7.光學(xué)定位符號(又稱MARK點)

要布設(shè)光學(xué)定位基準符號的場合有以下幾種：

(1)在有貼片元器件的PCB面上，必須在板的四角部位選設(shè)3個光學(xué)定位基準符號，以對PCB整板定位。

(2)如果上述幾個器件比較靠近(<100?mm)，可以把它們看作一個整體，在其對角位置設(shè)計兩個光學(xué)定位基準符號。

(3)如果雙面都有貼裝元器件，則每一面都應(yīng)該有光學(xué)定位基準符號。光學(xué)定位基準符號的中心應(yīng)離邊5?mm以上，如圖1-17所示?？紤]到材料顏色與環(huán)境的反差，留出比光學(xué)定位基準符號大1?mm(40?mil)的無阻焊區(qū)，也不允許有任何字符，見圖1-18。圖1-17光學(xué)定位基準符號的應(yīng)用

圖1-18光學(xué)定位基準符號設(shè)計要求

8.定位孔

每一塊PCB應(yīng)在其角部位置設(shè)計至少三個定位孔，以便在線測試和PCB本身加工時進行定位。

9.擋條邊

對需要進行波峰焊的寬度超過200?mm(784mil)的板，除與用戶板類似的裝有歐式插座的板外，一般非送邊也應(yīng)該留出≥3.5?mm(138?mil)寬度的邊；在B面(焊接面)上，距擋條邊8?mm范圍內(nèi)不能有元件或焊點，以便裝擋條。

10.孔金屬化問題

定位孔、非接地安裝孔，一般均應(yīng)設(shè)計成非金屬化孔。1.3.9拼板設(shè)計

拼板設(shè)計主要考慮兩個問題：一是拼板的布局；二是拼板的連接方式。

例1：PCB板長邊≥125?mm，可以按圖1-19模式拼板。拼板塊數(shù)以拼板后尺寸符合規(guī)定為宜。這種拼法剛度較好，利于波峰焊。圖1-19(a)為典型的拼板，圖1-19(b)適合于子板分離后要求圓角的情況。圖1-19拼板圖(1)

例2：PCB板長邊?<125?mm，可以按圖1-20模式拼板。拼板塊數(shù)以拼板后拼板長邊尺寸符合6.2規(guī)定為宜。采用這種拼法時要注意拼板的剛度，圖1-20(a)為典型的V形槽分離方式拼板，設(shè)計有三條與PCB傳送方向垂直的工藝邊并雙面留有敷銅箔，目的是加強剛度。圖1-20(b)適合于子板分離后要求圓角的情況，設(shè)計時要考慮與PCB傳送方向平行的分離邊的連接剛度。圖1-20拼板圖(2)(a)

V形槽分離方式；(b)長槽孔加小圓孔分離方式

例3：異形板的拼板，要注意子板與子板間的連接，盡量使每一步分離的連接處處在一條線上，如圖1-21所示。圖1-21拼板圖(a)L形板的拼板；(b)T形板的拼板

2.拼板的連接方式

拼板的連接方式主要有雙面對刻V形槽、長槽孔加小圓孔(俗稱郵票孔)，視PCB的外形而定。

1)雙面對刻V形槽的拼板方式

V形槽適合于分離邊為一直線的PCB，如外形為矩形的PCB。V形槽的設(shè)計要求如圖1-22所示。圖1-22V形槽的設(shè)計

2)長槽孔加小圓孔的拼板方式

長槽孔加小圓孔的拼板方式也稱郵票孔方式，適合于各種外形的子板的拼板。

圖1-23為一典型值。分割槽長度的設(shè)計視PCB傳送方向、組裝工藝和PCB大小而定，孔越小，邊越整齊。圖1-23孔-槽分離邊

3.連接橋的設(shè)計

連接橋的設(shè)計主要考慮：拼版分離厚邊緣是否整齊；分離是否方便；生產(chǎn)時剛度是否足夠。拼板分離后為了使其邊緣整齊，一般將分離孔中心設(shè)計在子版的邊線上或稍內(nèi)處，如圖1-24所示。圖1-24連接橋位置的設(shè)計1.3.10元件的選用原則

元件的選用原則如下：

(1)為了優(yōu)化工藝流程，提高產(chǎn)品檔次，在市場可提供穩(wěn)定供貨的條件下，盡可能選用表面貼裝元器件(SMD/SMC)。實際上，包括各種連接器在內(nèi)的大多數(shù)元件都有表面貼裝型的，對有些板完全可以全表面貼裝化。

(2)為了簡化工序，對連接器類的機電元件，元件體的固定(或加強)方式盡可能選用壓接安裝的結(jié)構(gòu)，其次選焊接型、鉚接型的連接器，這些都選不到，再考慮選用螺裝型的，如圖1-25所示，以便高效率裝配。圖1-25連接器定位方式

(3)表面貼裝連接器引腳形式的選用，盡可能選引腳外伸型，如圖1-26所示，以便返修。對位置有要求的，一定要選帶定位銷的連接器件，否則會因焊接時位置的漂移給裝配帶來困難。圖1-26連接器引腳1.3.11組裝方式

1.推薦的組裝方式

組裝形式，即SMD與THC在PCB正反兩面上的布局。不同的組裝形式對應(yīng)不同的工藝流程，它受現(xiàn)有生產(chǎn)線限制。針對公司實際情況，應(yīng)該優(yōu)選表1-7所列形式之一，采用其他形式需要與工藝人員商議。表1-7PCB組裝形式

2.組裝方式說明

(1)關(guān)于雙面純SMD板：兩面全SMD，這類板采用兩次再流焊工藝，在焊接第二面時，已焊好的第一面上的元件焊點同時再次熔化，僅靠焊料的表面張力附在PCB下面，較大較重的元件容易掉落。

(2)關(guān)于混裝板：混裝板B面(即焊接面)采用波峰焊進行焊接，在此面所布元件種類、位向、間距一定要符合規(guī)定。1.3.12元件布局

1.?A面上元件的布局

元器件盡可能有規(guī)則地、均勻地分布排列。

2.間距要求

考慮到焊接、檢查、測試、安裝的需要，元件之間的間隔不能太近，如圖1-27所示。圖1-27元件間距要求

3.波峰焊接面上(B面)貼片元件布局的特殊要求

1)允許布設(shè)元件種類

2)放置位向

采用波峰焊焊接貼片元器件時，常常因前面元器件擋住后面元器件而產(chǎn)生漏焊現(xiàn)象，即通常所說的遮蔽效應(yīng)。按照圖1-28所示的正確布局方式進行元器件布局，且每相鄰兩個元器件必須滿足一定的間距要求，否則將產(chǎn)生嚴重的漏焊現(xiàn)象。圖1-28焊接面元件布局要求

3)間距要求

波峰焊時，兩個大小不同的元器件或錯開排列的元器件，它們之間的間距按照圖1-27所示的尺寸要求，否則，易產(chǎn)生漏焊或橋連。元件的間距和相對位置見圖1-29。

4)焊盤要求

波峰焊時，對于0805/0603、SOT、SOP、鉭電容器，在焊盤設(shè)計上應(yīng)該按照以下工藝要求做一些修改，這樣有利于減少類似漏焊、橋連這樣的一些焊接缺陷。圖1-29間距和相對位置要求對于SOP，如果方便的話，應(yīng)該在每個元器件一排引線的前后設(shè)計一個工藝焊盤，其尺寸一般比焊盤稍寬一些，用于防止產(chǎn)生橋連缺陷，如圖1-30所示。焊接面上所布高度超過6?mm的元件(波峰焊后補焊的插裝元件)盡量集中布置，以減少測試針床制造的復(fù)雜性。圖1-30焊盤優(yōu)化實例

4.其他要求

●由于目前插裝元件封裝尺寸不是很標準，各元件廠家產(chǎn)品差別很大，設(shè)計時一定要留有足夠的空間位置，以適應(yīng)多家供貨的情況。

●在PCB上軸向插裝比周圍元件長、高的元件時，應(yīng)該考慮臥式安裝，留出臥放空間。臥放時注意元件孔位，正確的位置見圖1-31所示?！窠饘贇んw的元器件，特別注意不要與別的元器件或印制導(dǎo)線相碰，要留有足夠的空間位置。

●較重的元器件應(yīng)該布放在靠近PCB支撐點或邊的地方，以減少PCB的翹曲。特別是PCB上有BGA等不能通過引腳釋放變形應(yīng)力的元件，必須注意這一點。

●功率元器件、散熱器周圍不應(yīng)該布放熱敏元件，要留有足夠的距離?！衿窗暹B接處最好不要布放元件，以免分板時損傷元件。

●對需要用膠加固的元件，如較大的電容器、較重的瓷環(huán)等，要留有注膠地方。

●對有結(jié)構(gòu)尺寸要求的單板，如插箱安裝的單板，其元件的高度應(yīng)該保證距相鄰板6?mm以上空間，如圖1-32所示。圖1-31比周圍元件高的元件應(yīng)該臥倒

圖1-32元件高度限制

5.規(guī)范化設(shè)計要求

為了減少生產(chǎn)準備(引線成形和工裝設(shè)計制造)時間，應(yīng)該積極推行規(guī)范化設(shè)計工作，希望設(shè)計者在新品設(shè)計中按以下要求進行設(shè)計：

●小面板(標準單板)指示燈位的設(shè)計，按圖1-33所示尺寸要求設(shè)計(圖中單位：mm)。圖1-33小面板指示燈燈位的設(shè)計1.3.13布線要求

1.布線范圍

布線范圍見表1-8。表1-8內(nèi)外層線路及銅箔到板邊、非金屬化孔壁的尺寸要求

mm(mil)

2.布線的線寬和線距

在組裝密度許可的情況下，盡量選用較低密度布線設(shè)計，以提高無缺陷和可靠性的制造能力。目前廠家加工能力為：最小線寬/線距為0.127mm(5mil)/0.127mm(5mil)。常用布線密度設(shè)計參考表1-9。表1-9布線密度說明mm(mil)1.3.14焊盤與線路的連接

1.線路與元器件的連接

線路與元件連接時，原則上可以在任意點連接。對于兩個焊盤安裝的元件，如電阻、電容，與其焊盤連接的印制線最好從焊盤中心位置對稱引出，且與焊盤連接的印制線必須具有一樣的寬度，如圖1-34所示。對線寬小于0.3mm(12mil)的引出線可以不考慮此條規(guī)定。

與較寬印制線連接的焊盤，中間最好通過一段窄的印制線過渡，這一段窄的印制線通常被稱為“隔熱路徑”，否則，對2125(英制即0805)及其以下CHIP類SMD，焊接時極易出現(xiàn)“立片”缺陷。具體要求如圖1-35所示。圖1-34阻容元件焊盤與印制線的連接

圖1-35隔熱路徑的設(shè)計

2.線路與SOIC、PLCC、QFP、SOT等器件的焊盤連接

線路與SOIC、PLCC、QFP、SOT等器件的焊盤連接時，印制線一般建議從焊盤兩端引出，如圖1-36所示。圖1-36器件焊盤引出線的位置1.3.15大面積電源區(qū)和接地區(qū)的設(shè)計

直徑超過25?mm(1000?mil)范圍電源區(qū)和接地區(qū)，應(yīng)根據(jù)需要，一般都應(yīng)該開設(shè)網(wǎng)狀窗口或采用實銅加過孔矩陣的方式，以免其在焊接時間過長時，產(chǎn)生銅箔膨脹、脫落現(xiàn)象，如圖1-37所示。

大面積電源區(qū)和接地區(qū)的元件連接焊盤，應(yīng)設(shè)計成如圖1-38所示形狀，以免大面積銅箔傳熱過快，影響元件的焊接質(zhì)量，或造成虛焊；對于有電流要求的特殊情況允許使用阻焊膜限定的焊盤。圖1-37大面積銅箔區(qū)窗口的設(shè)計

圖1-38花焊盤的設(shè)計1.3.16通孔插裝元件焊盤設(shè)計

1.插裝元件孔徑

插裝元器件孔徑的設(shè)計主要依據(jù)引線大小、引線成形情況以及波峰焊工藝而定。在考慮工藝要求的基礎(chǔ)上盡量選用標準的孔徑尺寸。

2.焊盤

焊盤外徑設(shè)計主要依據(jù)布線密度以及安裝孔徑和金屬化狀態(tài)而定；對于金屬化孔孔徑≤1?mm的PCB，連接盤外徑一般為元件孔徑加0.45mm(18mil)～0.6mm(24mil)，具體依布線密度而定。其他情況下，焊盤外徑按孔徑的1.5～2倍設(shè)計，但要滿足最小連接盤環(huán)寬≥0.225?mm(9?mil)的要求。從焊接的工藝性考慮，可以將插裝元件的焊盤分為表1-10所列的幾類，推薦的焊盤尺寸見表中內(nèi)容。表1-10插裝元件焊盤環(huán)寬設(shè)計

3.跨距

PCB上元器件安裝跨距大小的設(shè)計主要依據(jù)元件的封裝尺寸、安裝方式和元器件在PCB上布局而定。

4.常用元器件的安裝孔徑和焊盤尺寸

對板厚為1.6～2?mm的PCB，常用元器件的安裝孔徑和焊盤尺寸見表1-11和表1-12。表1-11常用插裝元器件的焊盤和孔徑mm(mil)表1-12背板常用2mm連接器壓接孔和焊盤mm(mil)1.3.17導(dǎo)通孔的設(shè)計

1.導(dǎo)通孔位置的設(shè)計

導(dǎo)通孔的位置主要與再流焊工藝有關(guān)，導(dǎo)通孔不能設(shè)計在焊盤上，應(yīng)該通過一小段印制線連接，否則容易產(chǎn)生“立片”、“焊料不足”缺陷，如圖1-39所示。導(dǎo)通孔不能設(shè)計在焊接面上片式元件的焊盤中心位置，如圖1-40所示。圖1-39無阻焊導(dǎo)通孔位置

圖1-40

2.導(dǎo)通孔孔徑和焊盤

導(dǎo)通孔主要用作