第二節(jié)半導(dǎo)體存儲器工藝雙極型MOS型TTL型ECL型速度很快、功耗大、容量小電路結(jié)構(gòu)PMOSNMOSCMOS功耗小、容量大工作方式靜態(tài)MOS動態(tài)MOS存儲信息原理靜態(tài)存儲器SRAM動態(tài)存儲器DRAM（雙極型、靜態(tài)MOS型）：依靠雙穩(wěn)態(tài)電路交叉反饋的機制存儲信息。（動態(tài)MOS型）：依靠電容存儲電荷的原理存儲信息。功耗較大,速度快,作Cache。（靜態(tài)MOS除外）5.2.1靜態(tài)MOS存儲單元與存儲芯片1.六管單元（1）組成T1、T3：MOS反相器Vcc觸發(fā)器T3T1T4T2T2、T4：MOS反相器T5T6T5、T6：控制門管ZZ：字線，選擇存儲單元位線，完成讀/寫操作WWW、W：（2）定義“0”：T1導(dǎo)通，T2截止；“1”：T1截止，T2導(dǎo)通。T5、T6Z：加高電平，高、低電平，寫1/0。（4）保持只要電源正常，保證向?qū)ü芴峁╇娏?，便能維持一管導(dǎo)通，另一管截止的狀態(tài)不變，∴稱靜態(tài)。VccT3T1T4T2T5T6ZWW導(dǎo)通，選中該單元。寫入：在W、W上分別加讀出：根據(jù)W、W上有無電流，讀1/0。Z：加低電平，T5、T6截止，該單元未選中，保持原狀態(tài)。2.存儲芯片例.SRAM芯片2114（1K×4位）靜態(tài)單元是非破壞性讀出，讀出后不需重寫。地址端：（2）尋址邏輯2114（1K×4）191018A6A5A4A3A0A1A2CSGNDVccA7A8A9D0D1D2D3WEA9～A0（入）數(shù)據(jù)端：D3～D0（入/出）控制端：片選CS=0選中芯片=1未選中芯片寫使能WE=0寫=1讀電源、地X0每面矩陣排成64行×16列。行譯碼6位行地址X63列譯碼Y0Y15Xi讀/寫線路YiWWWW兩級譯碼一級：地址譯碼，選擇字線、位線。二級：一根字線和一組位線交叉，4位列地址64×1664×1664×1664×161K1K1K1K5.2.2動態(tài)MOS存儲單元與存儲芯片1.四管單元（1）組成T1、T2：記憶管C1、C2：柵極電容T3、T4：控制門管Z：字線位線W、W：（2）定義“0”：T1導(dǎo)通，T2截止“1”：T1截止，T2導(dǎo)通T1T2T3T4ZWWC1C2（C1有電荷，C2無電荷）；（C1無電荷，C2有電荷）。（3）工作Z：加高電平，T3、T4導(dǎo)通，選中該單元。2.單管單元（1）組成（4）保持T1T2T3T4ZWWC1C2寫入：在W、W上分別加高、低電平，寫1/0。讀出：W、W先預(yù)充電至再根據(jù)W、W上有無電流，高電平，斷開充電回路，讀1/0。Z：加低電平，T3、T4截止，該單元未選中，保持原狀態(tài)。需定期向電容補充電荷（動態(tài)刷新），∴稱動態(tài)。四管單元是非破壞性讀出，讀出過程即實現(xiàn)刷新。C：記憶單元CWZTT：控制門管3.存儲芯片（4）保持寫入：Z加高電平，T導(dǎo)通，在W上加高/低電平，寫1/0。讀出：W先預(yù)充電，根據(jù)W線電位的變化，讀1/0。斷開充電回路。Z：加低電平，T截止，該單元未選中，保持原狀態(tài)。單管單元是破壞性讀出，讀出后需重寫?！?”：C無電荷，電平V0（低）CWZT外特性：“1”：C有電荷，電平V1（高）（3）工作Z加高電平，T導(dǎo)通，例.DRAM芯片2164（64K×1位）地址端：2164（64K×1）18916GNDCASDoA6A3A4A5A7A7～A0（入）數(shù)據(jù)端：Di（入）控制端：片選寫使能WE=0寫=1讀電源、地空閑/刷新DiWERASA0A2A1Vcc分時復(fù)用，提供16位地址。Do（出）行地址選通RAS列地址選通CAS：=0時A7～A0為行地址高8位地址：=0時A7～A0為列地址低8位地址1腳未用，或在新型號中用于片內(nèi)自動刷新。5.2.3半導(dǎo)體存儲器邏輯設(shè)計需解決：芯片的選用、例1.用2114（1K×4）SRAM芯片組成容量為4K×8的存儲器。地址總線A15～A0（低）,雙向數(shù)據(jù)總線D7～D0（低）,讀/寫信號線R/W。給出芯片地址分配與片選邏輯,并畫出M框圖。1.計算芯片數(shù)動態(tài)M的刷新、（1）先擴展位數(shù)，再擴展單元數(shù)。主存的組織涉及：主存的校驗。地址分配與片選邏輯、信號線的連接。2片1K×4

1K×8

8片M的邏輯設(shè)計、存儲器尋址邏輯2.地址分配與片選邏輯（2）先擴展單元數(shù)，再擴展位數(shù)。4片1K×4

4K×4

2組4K×4

4K×8

8片芯片內(nèi)的尋址系統(tǒng)(二級譯碼)芯片外的地址分配與片選邏輯為芯片分配哪幾位地址，以便尋找片內(nèi)的存儲單元由哪幾位地址形成芯片選擇邏輯，以便尋找芯片存儲空間分配：4KB存儲器在16位地址空間（64KB）中占據(jù)任意連續(xù)區(qū)間。64KB1K×41K×41K×41K×41K×41K×41K×41K×4需12位地址尋址：4KBA15…A12A11A10A9……A0A11～A0000

……

0001

……

1011

……

1101

……

1010

……

0100

……

0110

……

0111

……

1芯片地址低位地址分配給芯片，高位地址形成片選邏輯。芯片芯片地址片選信號片選邏輯1K1K1KA9～A0A9～A0A9～A0CS0CS1CS2A11A10A11A10A11A103.連接方式（1）擴展位數(shù)41K×41K×44101K×41K×44101K×41K×441041K×41K×441044A9~A0D7~D4D3~D044R/WA11A10CS3A11A10CS0A11A10CS1A11A10CS2（2）擴展單元數(shù)（3）連接控制線某半導(dǎo)體存儲器，按字節(jié)編址。其中，0000H～～07FFH為ROM區(qū)，選用EPROM芯片（2KB/片）；0800H～13FFH為RAM區(qū)，選用RAM芯片（2KB/片和1KB/片）。地址總線A15～A0（低）。給出地址分配和片選邏輯。1.計算容量和芯片數(shù)ROM區(qū)：2KBRAM區(qū)：3KB存儲空間分配：2.地址分配與片選邏輯先安排大容量芯片（放地址低端），再安排小容量芯片。便于擬定片選邏輯。共3片A15A14A13A12A11A10A9…A0000000……0000001……1

000011……1

0001001…1

000010……0

0001000…0低位地址分配給芯片，高位地址形成片選邏輯。芯片芯片地址片選信號片選邏輯2K2K1KA10～A0A10～A0A9～A0CS0CS1CS2A12A11A12A11A12A115KB需13位地址尋址：ROMA12～A064KB1K2K2KRAMA10設(shè)計一半導(dǎo)體存儲器，其中ROM區(qū)4KB，選用ROM芯片（4K×4位/片）；RAM區(qū)3KB，選用RAM芯片（2KB/片和1K×4位/片）。地址總線A15～A0（低），雙向數(shù)據(jù)總線D7～D0（低），讀/寫線R/W，地址有效信號VMA1.給出芯片地址分配和片選邏輯式2.畫出該存儲器邏輯框圖（各芯片信號線的連接及片選邏輯電路，注意：ROM的數(shù)據(jù)端是單向（出），不使用R/W；片選低電平有效）。(=1,片選有效；=0,片選無效)。VMA連至片選邏輯電路。5.2.4動態(tài)存儲器的刷新1.刷新定義和原因動態(tài)存儲器依靠電容電荷存儲信息。平時無電源供電，時間一長電容電荷會泄放，需定期向電容補充電荷，以保持信息不變。注意刷新與重寫的區(qū)別。破壞性讀出后重寫，以恢復(fù)原來的信息。2.最大刷新間隔在此期間，必須對所有動態(tài)單元刷新一遍。各動態(tài)芯片可同時刷新，片內(nèi)按行刷新非破壞性讀出的動態(tài)M，需補充電荷以保持原來的信息。2ms3.刷新方法（按行讀）。刷新一行所用的時間刷新周期（存取周期）刷新一塊芯片所需的刷新周期數(shù)由芯片矩陣的行數(shù)決定。對主存的訪問由CPU提供行、列地址，隨機訪問。2ms內(nèi)集中安排所有刷新周期。CPU訪存：4.刷新周期的安排方式死區(qū)用在實時要求不高的場合。動態(tài)芯片刷新：由刷新地址計數(shù)器提供行地址，定時刷新。（1）集中刷新R/W刷新R/W刷新2ms50ns（2）分散刷新各