15.1概述5.2常用存儲(chǔ)器芯片及接口設(shè)計(jì)5.3動(dòng)態(tài)隨機(jī)讀寫存儲(chǔ)器及接口設(shè)計(jì)5.4Intel16/32/64位微機(jī)系統(tǒng)的主存設(shè)計(jì)5.5Intel微機(jī)系統(tǒng)的存儲(chǔ)體系內(nèi)容安排2回顧：微型計(jì)算機(jī)的硬件組成存儲(chǔ)器在微機(jī)系統(tǒng)中的功能和作用5.1概述3一、存儲(chǔ)器的分類5.1概述按位置內(nèi)存外存按構(gòu)成材料半導(dǎo)體磁激光按工作方式半導(dǎo)體存儲(chǔ)器讀寫存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）雙極型金屬氧化物（MOS）靜態(tài)：雙穩(wěn)態(tài)元件動(dòng)態(tài)：電容掩模工藝ROM可一次編程ROM：PROM可擦寫的PROM： EPROM

E2PROM4二、主要性能指標(biāo)：容量速度：存取時(shí)間成本：價(jià)格兼顧以上三方面指標(biāo)→三級(jí)存儲(chǔ)結(jié)構(gòu)：

高速緩沖存儲(chǔ)器、主存儲(chǔ)器、輔助存儲(chǔ)器整體效果：速度成本容量5.1概述可靠性、功耗→已不成問(wèn)題微機(jī)原理及接口技術(shù)第5章存儲(chǔ)技術(shù)5.2常用存儲(chǔ)器芯片及接口設(shè)計(jì)芯片舉例：本節(jié)內(nèi)容：雙端口存儲(chǔ)器先進(jìn)先出（FIFO）存儲(chǔ)器鐵電存儲(chǔ)器半導(dǎo)體存儲(chǔ)器RAMROM其他存儲(chǔ)器雙極型金屬氧化物（MOS）靜態(tài)：SRAM動(dòng)態(tài)：DRAM掩模工藝ROM可一次編程ROM：PROM可擦寫的PROMEPROM

E2PROM傳統(tǒng)的E2PROM閃速存儲(chǔ)器Flash①②③④典型芯片介紹接口設(shè)計(jì)5.3節(jié)介紹5.2常用存儲(chǔ)器芯片及接口設(shè)計(jì)異步SRAM同步SRAM微機(jī)原理及接口技術(shù)第5章存儲(chǔ)技術(shù)5.2常用存儲(chǔ)器芯片及接口設(shè)計(jì)5.2.1靜態(tài)讀/寫存儲(chǔ)器：SRAM8異步SRAM

異步SRAM的訪問(wèn)獨(dú)立于時(shí)鐘，控制信號(hào)不需要時(shí)鐘同步。數(shù)據(jù)輸入和輸出由地址、片選、讀寫信號(hào)的變化控制。同步SRAM

同步SRAM的所有訪問(wèn)都在時(shí)鐘的上升/下降沿啟動(dòng)，地址、數(shù)據(jù)輸入和其它控制信號(hào)均與時(shí)鐘信號(hào)相關(guān)。5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）9SRAM6264芯片1.典型傳統(tǒng)異步型SRAM芯片5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM106264芯片：8K×8bit（1）引腳分析A0～A12D0～D7CS1、CS2OEWE決定存儲(chǔ)容量，一般1K～256M地址總線數(shù)：10～28決定存儲(chǔ)單元的寬度（位數(shù)，bit）片選→地址譯碼輸出使能（讀）寫使能5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM1.典型傳統(tǒng)異步型SRAM芯片11（2）工作過(guò)程及時(shí)序分析 寫時(shí)序

地址→片選→數(shù)據(jù)→寫信號(hào)→……

→撤寫信號(hào)→撤其它信號(hào)讀時(shí)序

地址→片選→讀信號(hào)→數(shù)據(jù)有效

→撤讀信號(hào)→撤其它信號(hào)5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM1.典型傳統(tǒng)異步型SRAM芯片12（2）時(shí)序分析 SRAM6264的寫入時(shí)序

5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM1.典型傳統(tǒng)異步型SRAM芯片13（2）時(shí)序分析 SRAM6264讀出時(shí)序

5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM1.典型傳統(tǒng)異步型SRAM芯片6264芯片與處理器的連接D0~D7A0A12???WEOECS1CS2A0A12MEMWMEMR譯碼電路高位地址信號(hào)D0~D7?????????142.傳統(tǒng)異步型SRAM接口設(shè)計(jì)5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM譯碼電路將輸入的一組二進(jìn)制編碼變換為一個(gè)特定的控制信號(hào)，即：將輸入的一組高位地址信號(hào)通過(guò)變換，產(chǎn)生一個(gè)有效的控制信號(hào)，用于選中某一個(gè)存儲(chǔ)器芯片，從而確定該存儲(chǔ)器芯片在內(nèi)存中的地址范圍。155.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM2.傳統(tǒng)異步型SRAM接口設(shè)計(jì)16全地址譯碼用全部的高位地址信號(hào)作為譯碼信號(hào)，使得存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一個(gè)唯一的內(nèi)存地址。

部分地址譯碼用部分高位地址信號(hào)（而不是全部）作為譯碼信號(hào)，使得被選中得存儲(chǔ)器芯片占有幾組不同的地址范圍。

（1）全地址譯碼與部分地址譯碼5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM2.傳統(tǒng)異步型SRAM接口設(shè)計(jì)17SRAM6264

全地址譯碼連接：8088

系統(tǒng)

總線1111000F0000H～F1FFFH5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM18SRAM6264

部分地址

譯碼連接：8088系

統(tǒng)

總

線A17A1411111xxFE000H～FFFFFHDA000H～DBFFFHDE000H～DFFFFHFA000H～FBFFFH5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM19利用譯碼芯片、門電路

74LS138：3-8譯碼器

74LS154：4-16譯碼器利用數(shù)字比較器芯片

74LS688利用PROM譯碼器利用PLD（2）

譯碼電路的選擇5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM2.傳統(tǒng)異步型SRAM接口設(shè)計(jì)20利用門電路譯碼5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM2.傳統(tǒng)異步型SRAM接口設(shè)計(jì)21（1）利用現(xiàn)成的譯碼器芯片

2-4譯碼器（74139）3-8譯碼器（74138）4-16譯碼器（74154）5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM3.傳統(tǒng)異步型SRAM連接舉例圖5.56116（2K×8）的連接A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A010000000x6116片內(nèi)地址23（2）利用ROM作譯碼器現(xiàn)在要用4片6264構(gòu)成一個(gè)存儲(chǔ)容量為32KB的存儲(chǔ)器，其地址空間為E0000H～E7FFFH用一塊512×4的PROM芯片63S241作為ROM譯碼器5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM3.傳統(tǒng)異步型SRAM連接舉例24（2）利用ROM作譯碼器在63S241的070H～073H單元分別寫入如下內(nèi)容：在除上述4個(gè)單元外的其余單元都寫入全“1”的數(shù)據(jù)。(070H)＝1110B(071H)＝1101B(072H)＝1011B(073H)＝0111B5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM3.傳統(tǒng)異步型SRAM連接舉例25ROM作譯碼器的連接電路圖

26（3）利用數(shù)字比較器作譯碼器74LS6885.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM3.傳統(tǒng)異步型SRAM連接舉例27利用數(shù)字比較器作譯碼器的內(nèi)存連接電路28（4）利用PLD作譯碼器利用62256（32K×8bit）芯片構(gòu)成64KB的內(nèi)存，其地址范圍為A0000H～AFFFFH。用PAL16L8作譯碼器。5.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM3.傳統(tǒng)異步型SRAM連接舉例2930利用PLD作譯碼器

libraryieee;useieee.std_logic_1164.all;entityDECODER_16L8isport(A19,A18,A17,A16,A15:inSTD_LOGIC;O1,O2:outSTD_LOGIC);endDECODER_16L8;architecturePAL1ofDECODER_16L8isbeginO1<=not(A19and(notA18)andA17and(notA16)and(notA15));O2<=not(A19and(notA18)andA17and(notA16)andA15);endPAL1;315.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）一、異步SRAM4.異步SRAM的新發(fā)展類型代表產(chǎn)品存儲(chǔ)容量讀寫時(shí)間快速異步型SRAMCY7C104164kb~32Mb小于35ns低功耗異步型SRAMCypressMoBL64kb~64Mb大于45ns325.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）二、同步SRAM類型存儲(chǔ)容量特征標(biāo)準(zhǔn)同步SRAM2Mb~72Mb直通型SRAM流水線型SRAMNoBL（無(wú)總線延遲）型SRAM4Mb~72Mb零總線轉(zhuǎn)向時(shí)間QDR型同步SRAM18Mb~144Mb四倍數(shù)據(jù)速率DDR型SRAM18Mb~144Mb雙倍數(shù)據(jù)速率QDR型同步SRAM能夠以2倍數(shù)據(jù)傳輸速率來(lái)支持兩項(xiàng)同時(shí)出現(xiàn)的讀、寫操作時(shí)鐘的上升沿和下降沿可分別傳送一次數(shù)據(jù)335.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）二、同步SRAMCY7C1645KV18：4M×36b容量的QDRII+型同步SRAM1.典型同步SRAM芯片345.2.1靜態(tài)讀/寫存儲(chǔ)器（SRAM）二、同步SRAM2.同步SRAM連接接口設(shè)計(jì)QDRSDRAM控制器通常包括下面幾個(gè)模塊：用戶接口，用于連接到用戶的系統(tǒng)總線。物理接口，用于連接相應(yīng)的QDRSDRAM芯片。狀態(tài)機(jī)，用于實(shí)現(xiàn)讀、寫時(shí)序的轉(zhuǎn)換及延遲校準(zhǔn)。錯(cuò)誤檢測(cè)與糾錯(cuò)模塊。如果用兩片CY7C1645KV18位擴(kuò)充，可實(shí)現(xiàn)72位的數(shù)據(jù)寬度，其中64位用于存儲(chǔ)有效數(shù)據(jù)，8位用于存儲(chǔ)海明校驗(yàn)碼，可以發(fā)現(xiàn)2位錯(cuò)誤、糾正1位錯(cuò)誤。實(shí)現(xiàn)方法：采用硬件描述語(yǔ)言自行設(shè)計(jì)或采用FPGA廠商提供的專用定制IP核。實(shí)現(xiàn)平臺(tái)：復(fù)雜的可編程邏輯器件（CPLD）或現(xiàn)場(chǎng)可編程門陣列（FPGA）微機(jī)原理及接口技術(shù)第5章存儲(chǔ)技術(shù)5.4Intel16/32/64位微機(jī)系統(tǒng)的主存設(shè)計(jì)365.4Intel16/32/64位微機(jī)系統(tǒng)的主存設(shè)計(jì)主存構(gòu)成：引導(dǎo)區(qū)可由ROM芯片構(gòu)成；系統(tǒng)參數(shù)區(qū)可由EPROM或EEPROM構(gòu)成數(shù)據(jù)緩沖區(qū)及頻繁加載的程序區(qū)可由SRAM或DRAM（包括SDRAM、DDR/DDR2/DDR3）構(gòu)成。微機(jī)系統(tǒng)處理器代表類型數(shù)據(jù)寬度bit主存結(jié)構(gòu)8位808881字節(jié)體16位8086/80186/80286162字節(jié)體32位80386/80486324字節(jié)體64位酷睿雙核648字節(jié)體378位主存設(shè)計(jì)（8088系統(tǒng)）由于8088系統(tǒng)的數(shù)據(jù)總線為8位，故該系統(tǒng)的內(nèi)存為8位存儲(chǔ)器。它是一個(gè)單體存儲(chǔ)器。00000HFFFFFH8位存儲(chǔ)器結(jié)構(gòu)388086/186/286/386SX存儲(chǔ)器結(jié)構(gòu)

由于8086系統(tǒng)的數(shù)據(jù)總線為16位，故該系統(tǒng)的內(nèi)存為16位存儲(chǔ)器。它是一個(gè)雙體存儲(chǔ)器，既可以實(shí)現(xiàn)16位存儲(chǔ)，也可以實(shí)現(xiàn)8位存儲(chǔ)。16位主存設(shè)計(jì)（8086系統(tǒng)）398086存儲(chǔ)器的高低位庫(kù)的選擇

16位存儲(chǔ)器結(jié)構(gòu)00001HFFFFFH00003H00000HFFFFEH00002H40利用字、位擴(kuò)展可以由容量較小的芯片組成容量較大的存儲(chǔ)體，設(shè)計(jì)時(shí)存儲(chǔ)體中的每一個(gè)芯片均以前述方式連接到系統(tǒng)總線上。用作位擴(kuò)展的芯片具有相同的片選，用作字(地址)擴(kuò)展的芯片具有不同的片選。5.4.1Intel16位微機(jī)系統(tǒng)的主存設(shè)計(jì)存儲(chǔ)器的字?jǐn)U充：地址線并聯(lián)數(shù)據(jù)線并聯(lián)OE并→MEMR

WE并→MEMWCS→地址譯碼器（高位地址譯碼）的不同輸出（2K×8）×2片→4K×8若要加板內(nèi)總線驅(qū)動(dòng)，如何設(shè)計(jì)？7C內(nèi)存板42ABDRE74LS245EE74LS244×2A0～A10MEMRMEMWMEMRD0～D7Y1Y0AY驅(qū)動(dòng)之后的數(shù)據(jù)總線驅(qū)動(dòng)之后的地址總線驅(qū)動(dòng)之后的讀寫控制總線存儲(chǔ)器的位擴(kuò)充：地址線并聯(lián)數(shù)據(jù)線：

1號(hào)芯片D0～D7

2號(hào)芯片D8～D15OE并→MEMR

WE并→MEMWCS并聯(lián)→地址譯碼（高位地址譯碼）（2K×8）×2片→2K×16bit78BHEA0譯碼輸出只能對(duì)偶地址進(jìn)行字操作以字節(jié)編址6264與8086系統(tǒng)總線的連接

存儲(chǔ)器的位擴(kuò)充：

另一個(gè)例子BHEA0譯碼輸出4546

247

3例題分析—電路設(shè)計(jì)【例1】利用6264構(gòu)成從7C000H～7FFFFH的RAM存儲(chǔ)區(qū)。畫出與8088系統(tǒng)總線的連接圖。（不考慮板內(nèi)總線驅(qū)動(dòng)）485.4.1Intel16位微機(jī)系統(tǒng)的主存設(shè)計(jì)【例1】利用6264構(gòu)成從7C000H～7FFFFH的RAM存儲(chǔ)區(qū)。畫出與8088系統(tǒng)總線的連接圖。（不考慮板內(nèi)總線驅(qū)動(dòng)）49【分析】芯片數(shù)量計(jì)算

存儲(chǔ)容量=（尾地址-首地址+1）x位寬=（7FFFFH-7C000H+1）x8bit=4000Hx8bit

芯片數(shù)量=存儲(chǔ)容量/芯片容量=4x212/213=2片5.4.1Intel16位微機(jī)系統(tǒng)的主存設(shè)計(jì)【例1】利用6264構(gòu)成從7C000H～7FFFFH的RAM存儲(chǔ)區(qū)。畫出與8088系統(tǒng)總線的連接圖。（不考慮板內(nèi)總線驅(qū)動(dòng)）50【分析】地址分析A19A18A17A16A15A14A13A12A11A10…A01201111100xxx001111101xxx101111110xxx001111111xxx174LS1385.4.1Intel16位微機(jī)系統(tǒng)的主存設(shè)計(jì)【例1】利用6264構(gòu)成從7C000H～7FFFFH的RAM存儲(chǔ)區(qū)。畫出與8088系統(tǒng)總線的連接圖。（不考慮板內(nèi)總線驅(qū)動(dòng)）51【分析】地址分析A19A18A17A16A15A14A13A12A11A10…A01201111100xxx001111101xxx101111110xxx001111111xxx174LS1385.4.1Intel16位微機(jī)系統(tǒng)的主存設(shè)計(jì)526264與8088系統(tǒng)總線電路連接圖8088系統(tǒng)總線D0~D7A0~A12

12+5V+5VA19A18A17A16A14A13A15（8K×8bit）×2片→16K×8bit7C000H~7DFFFH7E000H~7FFFFH

課后思考題6264存儲(chǔ)器與8086系統(tǒng)總線連接電路如何設(shè)計(jì)？53將地址為7C000H~7FFFFH的RAM存儲(chǔ)區(qū)每個(gè)單元都寫入55H，然后讀出進(jìn)行校驗(yàn)，若寫入的數(shù)據(jù)與讀出的完全一致，往DL寫入80H，若有錯(cuò)誤則往DH寫入7FH。545.4.1Intel16位微機(jī)系統(tǒng)的主存設(shè)計(jì)例題分析—編程設(shè)計(jì)55START:MOVAX,7C00H ;段地址 MOVDS,AX ;地址范圍:7C000～7FFFFHMOVDI,0000H ;地址指針MOVCX,4000H ;共4000H個(gè)字節(jié)（16KB）（循環(huán)次數(shù)）GOON1:MOVAL,55H;要寫入的內(nèi)容55HMOV[DI],AL ;寫入INCDI ;地址指針加1LOOPGOON1MOVSI,0000H ;地址指針MOVCX,4000H ;共4000H個(gè)字節(jié)（16KB）（循環(huán)次數(shù)）GOON2:MOVAL,[SI] ;讀出內(nèi)存單元數(shù)據(jù)CMPAL,55H ;與55H進(jìn)行比較JNZERR;不等于55H，則轉(zhuǎn)ERRINCSI ;地址指針加1LOOPGOON2MOVDL,80H;全部正確，則寫入80H到DLJMPENDRDERR:MOVDH,7FH;數(shù)據(jù)有錯(cuò)，則寫入7FH到DHENDRD:HLT初始化寫入數(shù)據(jù)數(shù)據(jù)校驗(yàn)電路5680386、80486的內(nèi)存接口與內(nèi)存接口相關(guān)的信號(hào)：地址信號(hào)A2～A31共30個(gè)地址信號(hào)，其編碼可尋址1G個(gè)32位的存儲(chǔ)單元。這里沒(méi)有A0和A1，這兩個(gè)信號(hào)已在80386、80486內(nèi)部譯碼，用于產(chǎn)生4個(gè)體選擇信號(hào)。體選擇信號(hào)BE0～BE3。32位的數(shù)據(jù)信號(hào)D0～D31分為4個(gè)字節(jié)，分別是D0～D7、D8～D15、D16～D23和D24～D31?？刂菩盘?hào)M/IO（內(nèi)存/接口選擇信號(hào)，與8086一樣）；D/C（數(shù)據(jù)/控制）信號(hào)，低電平為處理器中止或正在響應(yīng)中斷，高電平表示正在傳送數(shù)據(jù)；W/R（讀/寫）信號(hào)，低電平表示讀內(nèi)存或接口，高電平表示寫內(nèi)存或接口。5.4.2Intel32位微機(jī)系統(tǒng)的主存設(shè)計(jì)57M/IOD/CW/R總線周期000中斷響應(yīng)001停機(jī)010I/O讀011I/O寫100取指令操作碼101保留110存儲(chǔ)器讀111存儲(chǔ)器寫控制信號(hào)編碼表示的總線周期80386、80486的內(nèi)存接口5.4.2Intel32位微機(jī)系統(tǒng)的主存設(shè)計(jì)5880386、80486系統(tǒng)中內(nèi)存分體組織80386、80486的內(nèi)存接口（32位存儲(chǔ)器設(shè)計(jì)）5.4.2Intel32位微機(jī)系統(tǒng)的主存設(shè)計(jì)59BE0～BE3功能表

0D8~D15D16~D23√√√√√

√

√在80486系統(tǒng)中，利用4片容量為128K×8bit的SRAM芯片構(gòu)成512KB的內(nèi)存，畫出連接圖：80486內(nèi)

存

芯

片

連

接

圖

61塊寫信號(hào)譯碼電路625.4.2Intel32位微機(jī)系統(tǒng)的主存設(shè)計(jì)假設(shè)在80486系統(tǒng)中，有一個(gè)主存模塊與80486微處理器的接口如圖5.25所示，其中62256為SRAM芯片，98C64為EEPROM芯片。98C64芯片所占的主存空間為FFFF8000H~FFFFFFFFH。62256芯片所占的主存空間為FFFE0000H~FFFF7FFFH。63與內(nèi)存接口相關(guān)的信號(hào)：地址信號(hào)A3～A31體選擇信號(hào)BE0～BE764位數(shù)據(jù)信號(hào)D0～D63控制信號(hào)M/IO、D/C和W/R內(nèi)存要由8個(gè)體來(lái)構(gòu)成，每個(gè)體對(duì)應(yīng)一個(gè)

體選擇信號(hào)。Pentium

處理器的內(nèi)存組織（64位存儲(chǔ)器設(shè)計(jì)）5.4.3Intel64位微機(jī)系統(tǒng)的主存設(shè)計(jì)64

Pentium/PentiumPRO/PentiumⅡ?yàn)?4位系統(tǒng)，故該系統(tǒng)的內(nèi)存為64位存儲(chǔ)器。它是由8個(gè)字節(jié)存儲(chǔ)塊組成，可以實(shí)現(xiàn)64/32/16/8位存儲(chǔ)。

FFFFFFFFHFFFFFFF7HFFFFFFEFH

0000000FH00000007HD63D56BE7

FFFFFFFCHFFFFFFF4HFFFFFFECH

0000000CH00000004HD39D32BE4

FFFFFFFDHFFFFFFF5HFFFFFFEDH

0000000DH00000005HD47D40BE5

FFFFFFFEHFFFFFFF6HFFFFFFEEH

0000000EH00000006HD55D48BE6

FFFFFFFBHFFFFFFF3HFFFFFFEBH

0000000BH00000003HD31D24BE3

FFFFFFF8HFFFFFFF0HFFFFFFE8H

00000008H00000000HD7D0BE0

FFFFFFF9HFFFFFFF1HFFFFFFE9H

00000009H00000001HD15D8BE1FFFFFFFAHFFFFFFF2HFFFFFFEAH

0000000AH00000002HD23D16BE264位存儲(chǔ)器結(jié)構(gòu)6564位讀寫：32位讀寫：16位讀寫：8位讀寫：66

567EPROM存儲(chǔ)器與PentiumII微處理器的接口，其中27512為EPROM芯片。27512芯片所占的主存空間為FFF80000H~FFFFFFFFH，共512KB。微機(jī)原理及接口技術(shù)第5章存儲(chǔ)技術(shù)5.2常用存儲(chǔ)器芯片及接口設(shè)計(jì)5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)69ROM：在微機(jī)系統(tǒng)的在線運(yùn)行過(guò)程中，只能對(duì)其進(jìn)行讀操作，而不能進(jìn)行寫操作的一類存儲(chǔ)器。也稱作非易失性存儲(chǔ)器，存放不經(jīng)常修改的數(shù)據(jù)、程序等。掩模ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）常用5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)70各種存儲(chǔ)器訪問(wèn)時(shí)間比較外存平均訪問(wèn)時(shí)間ms級(jí)：硬盤：9～10ms光盤：80～120ms內(nèi)存平均訪問(wèn)時(shí)間ns級(jí)：SRAMCache：1～5nsSDRAM內(nèi)存：7～15nsDDRSDRAM：EDO內(nèi)存：60～80nsEPROM存儲(chǔ)器：100～400nsDRAM是動(dòng)態(tài)存儲(chǔ)器(DynamicRAM)，SDRAM是SynchronousDRAM，即同步動(dòng)態(tài)存儲(chǔ)器。SDRAM是在現(xiàn)有的標(biāo)準(zhǔn)動(dòng)態(tài)存儲(chǔ)器中加入同步控制邏輯(一個(gè)狀態(tài)機(jī))，利用一個(gè)單一的系統(tǒng)時(shí)鐘同步所有的地址、數(shù)據(jù)和控制信號(hào)。使用SDRAM能提高系統(tǒng)表現(xiàn)，簡(jiǎn)化設(shè)計(jì)，提供高速數(shù)據(jù)傳輸，且需時(shí)鐘進(jìn)行刷新。SDRAM是一種改善了結(jié)構(gòu)的增強(qiáng)型DRAM。DDRSDRAM(DoubleDateRateSynchronousDynamicRandomAccessMemory)為雙倍數(shù)據(jù)傳輸率之SDRAM。DDR在一個(gè)內(nèi)存時(shí)鐘周期的上升沿和下降沿各做一次操作，可以完成SDRAM兩個(gè)周期才能完成的任務(wù)。DDRSDRAM最早由三星公司1996年提出，內(nèi)存規(guī)格由日本電氣、三菱、富士通、東芝、日立、德州儀器、三星及現(xiàn)代等八家公司協(xié)議訂立，得到AMD、VIA與SiS等主要芯片組廠商支持。EDODRAM(ExtendedDataOutputRAM)為擴(kuò)展數(shù)據(jù)輸出內(nèi)存，是Micron公司的專利技術(shù)，有72線和168線之分，5V電壓，帶寬32bit，基本速率40ns以上。EDORAM是傳統(tǒng)FPRAM(FastPageRAM)的改進(jìn)，運(yùn)作上假定下一次存取地址是與上一次連續(xù)的，這樣能把memorythroughput由FPRAM的最高176MB/s提升到EDORAM的最高264MB/s。1993年后EDORAM便開(kāi)始取代FPRAM的位置。5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)712764芯片：8K×8bit（1）引線A12～A0D7～D0CE：片選OE：數(shù)據(jù)輸出允許PGM

編程時(shí)：編程脈沖輸入

讀時(shí)：“1”5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)石英窗口1.紫外線可擦除只讀存儲(chǔ)器EPROM72（2）連接5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)【例】若利用全地址譯碼將EPROM2764接在首地址為A0000H的內(nèi)存區(qū)，試畫連接圖。73利用譯碼芯片作譯碼器（74138）74利用ROM作譯碼器（82S147，512×8PROM）75利用PLD作譯碼器(PLA16L8)7677（3）編程5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)擦除：紫外線15～20min→每單元內(nèi)容均為FFHEPROM編程標(biāo)準(zhǔn)編程：2764→

8K×8快速編程：27C040→

512K×8EPROM擦除器EPROM編程器7827C04013V（Onlyinprogrammode）5VGNDChipEnableOutput

EnableVpp編程電壓編程：＋13V正常讀：VCCG輸出允許E編程：編程脈沖，100μs

正常讀：片選79工作方式E/PGMGVCCVppD7～D0待用1x＋5V＋5V高阻讀出00＋5V＋5V輸出讀出禁止01＋5V＋5V高阻編程寫入負(fù)脈沖（100μs）1＋6.5V＋13V輸入編程校驗(yàn)00＋6.5V＋13V輸出編程禁止01＋6.5V＋13V高阻27C040工作控制80（3）編程5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)EPROM編程EPROM標(biāo)準(zhǔn)編程：早期工藝，編程脈沖50ms＋5V→VCC；編程電壓→VppCE＝0，OE＝1給Addr、Data，穩(wěn)定后在PGM上加50ms±5ms的編程脈沖（寫入）；OE=0讀出校驗(yàn)（可選），OE＝1重復(fù)③，寫完全部全面校驗(yàn)校驗(yàn)不對(duì)→擦除重寫正確：先去Vpp，再去VCC，拔下EPROM，插回系統(tǒng)。815.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)標(biāo)準(zhǔn)編程的缺點(diǎn)：EPROM容量大→時(shí)間長(zhǎng)。例：1MB×50ms＝14.56小時(shí)不安全→編程脈沖太寬使功耗過(guò)大→損壞EPROMEPROM快速編程：

編程脈沖減小至1ms甚至0.1msVCC＝6.5V；VPP＝13V用0.1ms編程脈沖快速寫完所有單元從頭到尾校驗(yàn)；若某單元未寫上，再寫，再校驗(yàn)（最多10次）VCC＝Vpp＝5V，校驗(yàn)所有單元。105秒27C040512K×8P202編程時(shí)序（3）編程EPROM編程82圖5.17EPROM27C040的編程時(shí)序圖

【例】利用2732和6264構(gòu)成從00000H～02FFFH的ROM存儲(chǔ)區(qū)和從03000H～06FFFH的RAM存儲(chǔ)區(qū)。畫出與8088系統(tǒng)總線的連接圖。（不考慮板內(nèi)總線驅(qū)動(dòng)）【分析】ROM區(qū)：（2FFF＋1）/400

＝0CH，共12KB→需3片RAM區(qū)：4000/400

＝10H，共16KB→需2片A19A18A17A16A15A14A13A1200000000000000010000001000000011000001000000010100000110ROMRAM4K×8bitEPROM，A11～A08K×8bitSRAM，A12～A0數(shù)據(jù)、地址、控制信號(hào)加驅(qū)動(dòng)驅(qū)動(dòng)后的信號(hào)原始信號(hào)86數(shù)據(jù)、地址、控制信號(hào)加驅(qū)動(dòng)（續(xù)）位擴(kuò)展88（1）引線A12～A0、D7～D0CE片選 0 0OE輸出允許 0 1WE寫允許 1 0Ready/Busy漏極開(kāi)路98C64A：8K×8（并行）還有串行E2PROM讀寫2.E2PROM－電可擦除只讀存儲(chǔ)器EEPROM5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)89（2）工作過(guò)程讀寫：①按字節(jié)；②按頁(yè)按字節(jié)編程 P204，圖5.20

時(shí)序：地址，片選，數(shù)據(jù)，WE

一次寫入一個(gè)字節(jié)，時(shí)序與SRAM一樣。

CPU寫內(nèi)存指令，將地址、數(shù)據(jù)寫入芯片內(nèi)部→芯片內(nèi)部的寫入機(jī)制開(kāi)始寫入（需幾ms，如5～10ms），這期間Busy有效，不能對(duì)該芯片讀寫→Busy＝1，寫下一字節(jié)。ns級(jí)90圖5.20EEPROMNMC98C64A字節(jié)寫入時(shí)序5～10ms91按頁(yè)編程按字節(jié)→每字節(jié)5～10ms→容量↑，速度↓按頁(yè)寫入時(shí)，連續(xù)若干個(gè)單元被定義為一頁(yè)（不同廠家的產(chǎn)品，頁(yè)大小不一樣），如1024個(gè)單元為一頁(yè)。按頁(yè)編程：按廠家要求連續(xù)快速寫滿一頁(yè)，等待芯片內(nèi)部忙5～10ms。若1024個(gè)單元為一頁(yè)，則速度提高了1024倍（近似值，連續(xù)快寫也需要時(shí)間）。5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)92（3）接口設(shè)計(jì)

P205～206

圖5.21；將55H寫滿98C64的程序。優(yōu)點(diǎn)：可單字節(jié)隨機(jī)讀寫（不需擦除，可直接改寫數(shù)據(jù)）。缺點(diǎn)：存儲(chǔ)密度小，單位成本高。E2PROM5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)譯碼狀態(tài)端口對(duì)BUSY的處理：(1)硬件不處理，軟件加延遲；(2)作為設(shè)備狀態(tài)檢測(cè)；(3)作為中斷請(qǐng)求信號(hào)。7000H譯碼狀態(tài)端口95START:MOVAX,0E00H ;段地址 MOVDS,AX ;地址范圍:1E000～1FFFFHMOVSI,0000H ;地址指針MOVCX,2000H ;共2000H個(gè)字節(jié)（8KB）

;（循環(huán)次數(shù)）GOON:MOVAL,55H ;要寫入的內(nèi)容55HMOV[SI],AL ;寫入CALLT20MS ;延時(shí)20msINCSI ;地址指針加1LOOPGOONHLTWait0:MOV DX,7000HINAL,DXTESTAL,01HJZWait096MOSMemory易失：RAM非易失：ROMSRAM1970IntelDRAM1970IntelMaskROM1970IntelPROMEPROM1971IntelE2PROM傳統(tǒng)的

1979IntelFlash

1984Toshiba5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)3.閃速存儲(chǔ)器Flash97（1）引線：與27C040兼容。Flashmemory：快擦型存儲(chǔ)器、閃速E2PROM對(duì)于E2PROM，需要快寫必須一次寫一頁(yè)，按字節(jié)寫速度慢。編程時(shí)間長(zhǎng)、容量小Flash：容量大，編程速度快。成本低、密度大以512KB的Flash28F040為例→

內(nèi)部分成16個(gè)32KB的塊（頁(yè)）。5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)3.閃速存儲(chǔ)器Flash98（2）工作過(guò)程讀某單元的數(shù)據(jù)，同EPROM；其它情況：先寫命令序列，按具體命令的要求進(jìn)行操作，必要時(shí)還要讀內(nèi)部狀態(tài)寄存器以判斷其工作狀態(tài)。注意某些工作狀態(tài)需要的電平。

數(shù)據(jù)寫入→Vpp＝＋12V（3）主要功能的實(shí)現(xiàn)讀 初始加電

寫入00命令同EPROM一樣讀操作

寫入FF命令或或3.閃速存儲(chǔ)器Flash5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)995.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)（3）主要功能的實(shí)現(xiàn)編程寫入 P209，圖5.23

寫入時(shí)間最快為8.6μs。（E2PROM98C64A為5～10ms）擦除整片擦除

塊擦除

置VPPH→寫命令序列→讀狀態(tài)……寫保護(hù)功能：某一塊、某些塊、整片

擦除掛起和恢復(fù)：用于擦除過(guò)程中需要讀數(shù)據(jù)完成未完成3.閃速存儲(chǔ)器Flash1005.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)（4）應(yīng)用外存：存儲(chǔ)卡、FlashDisk

內(nèi)存：用于需要非易失性存儲(chǔ)器的場(chǎng)合

28F040：寫入需要＋12V高電壓

現(xiàn)在：Am29F040B只需單5V

Am29F040B：

512K×8bit，訪問(wèn)時(shí)間55ns，內(nèi)部分成8個(gè)64KB的塊，典型寫入時(shí)間為7μs，可擦寫1,000,000次。3.閃速存儲(chǔ)器Flash1015.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)（4）應(yīng)用

SSTSST39SF040：

512K×8bitFlash

￥100

IntelE28F256J3C：

16M×16bitFlash

￥1203.閃速存儲(chǔ)器Flash1025.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)閃速存儲(chǔ)器的技術(shù)分類NOR技術(shù)（隨機(jī)讀寫）NAND技術(shù)（順序讀寫）由E2PROM派生的閃速存儲(chǔ)器芯片供電電壓一般2.7～3.6V1035.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)NOR技術(shù)：Intel、AMD

可靠性高，隨機(jī)讀取速度快。

類似SRAM的接口，用于存儲(chǔ)少量代碼→

用于擦除和編程操作較少而直接執(zhí)行代碼的場(chǎng)合，如PC的BIOS固件、手機(jī)、DVDPlayer。特點(diǎn)：獨(dú)立的數(shù)據(jù)、地址總線，可快速隨機(jī)讀取?？蓡巫止?jié)/單字編程（之前必須以塊為單位或整片進(jìn)行預(yù)編程和擦除）。擦除、編程速度慢。代表芯片：Intel28F12J3

128Mb(16MB)可擦除100,000次隨機(jī)讀：150ns64～128KB，寫/擦需5s寫全“0”16MB104NAND技術(shù)：Samsung、TOSHIBA、Fujistu陣營(yíng)

單位容量?jī)r(jià)格比NOR低。

高數(shù)據(jù)存儲(chǔ)密度，需要特殊接口。

適合純數(shù)據(jù)存儲(chǔ)和文件存儲(chǔ)：FlashDisk、MP3、數(shù)碼相機(jī)、手機(jī)、……65％80％市場(chǎng)105NAND技術(shù)：Samsung、TOSHIBA、Fujistu陣營(yíng)特點(diǎn)：以頁(yè)（256或512B）為單位讀/編程；以塊（4K、8K、16K）為單位擦除（最多4ms）。擦除時(shí)間快（NAND：2ms；NOR：幾百ms）；

編程時(shí)間快。數(shù)據(jù)、地址使用同一總線：串行讀取快；隨機(jī)讀取慢，不能按字節(jié)隨機(jī)編程。芯片尺寸小，引腳數(shù)少。包含失效塊（3～35塊）→不影響有效塊性能→需將失效塊在地址映射表中屏蔽。5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)106NAND技術(shù)：Samsung、TOSHIBA、Fujistu陣營(yíng)NANDFlash：

512B＝1page；

32pages＝1Block；

NBlock→

OneICFAT16：

512B＝1Sector；

32Sector＝1Cluster；

NCluster→FAT16分區(qū)5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)107NAND技術(shù)：Samsung、TOSHIBA、Fujistu陣營(yíng)芯片舉例：SamsungK9F1208U0M512Mb（64MB）可擦除1,000,000次8位地址/數(shù)據(jù)總線隨機(jī)讀：10μs；串行讀：60ns2006年，Samsung4G×8bitNAND型Flash：

K9NBG08U5A5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)108NAND技術(shù)芯片舉例：SamsungK9F1208U0M5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)109NAND技術(shù)芯片舉例：SamsungK9F1208U0M5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)110NAND技術(shù)芯片舉例：SamsungK9F1208U0M5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)111由E2PROM派生的閃速存儲(chǔ)器SmallSectorFlash：

隨機(jī)讀/寫，替代EPROM、E2PROMDataFlash：

慢速的數(shù)據(jù)或文件存儲(chǔ)典型芯片：ATMELAT29BV040A

4Mb（512KB），地址、數(shù)據(jù)總線獨(dú)立ATMELAT45DB32

32Mb（4MB），SPI串行總線5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)112編程（寫入）擦除讀EPROM10μs/Byte32min/chipE2PROM5ms/Byte10ms/chipNORFlash10μs/Byte1s/64KB8MB→2分鐘150ns（隨機(jī)）NANDFlash300μs/512Byte586ns/Byte5ms/16KB128MB→41s10μs（隨機(jī)）60ns（串行）速度：5.2.2只讀存儲(chǔ)器（ROM）及接口設(shè)計(jì)微機(jī)原理及接口技術(shù)第5章存儲(chǔ)技術(shù)5.2常用存儲(chǔ)器芯片及接口設(shè)計(jì)5.2.3其他存儲(chǔ)器雙端口存儲(chǔ)器先進(jìn)先出存儲(chǔ)器FIFO