內(nèi)容提要：本章系統(tǒng)地講述了組合邏輯電路的工作原理、分析和設(shè)計(jì)方法。首先簡(jiǎn)要介紹了組合邏輯電路分析和設(shè)計(jì)的方法步驟；然后詳細(xì)介紹了一些常用的中規(guī)模集成電路和相應(yīng)的功能電路，如加法器、編碼器、譯碼器和數(shù)據(jù)選擇器等；在此基礎(chǔ)上，簡(jiǎn)單介紹了競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及消除的方法；最后對(duì)幾個(gè)典型組合邏輯電路的應(yīng)用進(jìn)行了具體說(shuō)明。第

3章組合邏輯電路1.概述7.組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)6.加法器和數(shù)值比較器5.數(shù)據(jù)選擇器與數(shù)據(jù)分配器4.譯碼器3.編碼器2.組合邏輯電路的分析和設(shè)計(jì)方法本章小結(jié)第

3章組合邏輯電路主要要求：

掌握組合邏輯電路和時(shí)序邏輯電路的概念。

了解組合邏輯電路的特點(diǎn)與描述方法。3.1

概述1、組合邏輯電路的概念指任何時(shí)刻的輸出僅取決于該時(shí)刻輸入信號(hào)的組合，而與電路原有的狀態(tài)無(wú)關(guān)的電路。

數(shù)字電路根據(jù)邏輯功能特點(diǎn)的不同分為組合邏輯電路時(shí)序邏輯電路指任何時(shí)刻的輸出不僅取決于該時(shí)刻輸入信號(hào)的組合，而且與電路原有的狀態(tài)有關(guān)的電路。2、組合邏輯電路的特點(diǎn)與描述方法組合邏輯電路的邏輯功能特點(diǎn)：沒(méi)有存儲(chǔ)和記憶作用。

組合電路的組成特點(diǎn)：

由門(mén)電路構(gòu)成，不含記憶單元，只存在從輸入到輸出的通路，沒(méi)有反饋回路。組合電路的描述方法主要有邏輯表達(dá)式、真值表、卡諾圖和邏輯圖等。

最簡(jiǎn)單的組合邏輯電路就是第2章所介紹的各種門(mén)電路，門(mén)電路是組合電路的基本單元。組合邏輯電路的結(jié)構(gòu)示意圖如圖3-1所示。圖3-1組合邏輯電路的結(jié)構(gòu)示意圖主要要求：理解組合邏輯電路分析方法。熟練掌握邏輯功能的邏輯表達(dá)式、真值表、卡諾圖和邏輯圖表示法及其相互轉(zhuǎn)換。3.2

組合邏輯電路的

分析方法和設(shè)計(jì)方法理解組合邏輯電路設(shè)計(jì)方法。3.2.1組合邏輯電路的基本分析方法

1.分析的目的根據(jù)給定的邏輯電路圖，經(jīng)過(guò)分析確定電路能完成的邏輯功能。

2.分析的方法（1）由邏輯圖寫(xiě)出各輸出端的邏輯表達(dá)式；（2）化簡(jiǎn)和變換各邏輯表達(dá)式，求出最簡(jiǎn)函數(shù)式；（3）列出真值表；（4）邏輯功能分析。例3-1分析下圖所示邏輯電路的功能。解：(1)寫(xiě)出輸出邏輯函數(shù)式ABCYY1001010100111(3)分析邏輯功能(2)列邏輯函數(shù)真值表111011101001110010100000YCBA輸出輸入01010000111100001111根據(jù)異或功能可列出真值表如右表；也可先求標(biāo)準(zhǔn)與或式，然后得真值表。后者是分析電路的常用方法，下面介紹之。通過(guò)分析真值表特點(diǎn)來(lái)說(shuō)明功能。

A、B、C三個(gè)輸入變量中，有奇數(shù)個(gè)1時(shí)，輸出為1，否則輸出為0。因此，圖示電路為三位判奇電路，又稱奇校驗(yàn)電路。0101001100111111可略去

例3-2分析圖3-4所示電路的邏輯功能圖3-4例題3-2圖解：（1）寫(xiě)出該電路輸出函數(shù)的邏輯表達(dá)式。

（2）列出函數(shù)的真值表，如表3.2.1所示。（3）邏輯功能分析。由真值表可知，當(dāng)輸入變量A、B、C同時(shí)為1或0時(shí)，輸出變量Y為0，由此可確定該電路是判斷三個(gè)變量是否一致的電路。ABCY00000011010101111001101111011110表3.2.1例題3.2.1真值表例3-3分析圖3-5給定組合邏輯電路的功能。圖3-5例3-3的邏輯電路

解：根據(jù)已知的邏輯電路圖，寫(xiě)出輸出各級(jí)門(mén)電路的邏輯函數(shù)表達(dá)式。

初學(xué)者一般從輸入向輸出逐級(jí)寫(xiě)出各個(gè)門(mén)的輸出邏輯式。熟練后可從輸出向輸入直接推出整個(gè)電路的輸出邏輯式。由Si表達(dá)式可知，當(dāng)輸入有奇數(shù)個(gè)1時(shí)，Si

=1，否則Si=0。例3-4分析下圖電路的邏輯功能。解：(2)列真值表(1)寫(xiě)出輸出邏輯函數(shù)式AiBiCi-1CiSiAiBiCi-10100011110

1

1

1

1111011101001110010100000CiSiCi-1BiAi輸出輸入11110000由Ci

表達(dá)式可畫(huà)出其卡諾圖為：11101000可列出真值表為(3)分析邏輯功能將兩個(gè)一位二進(jìn)制數(shù)Ai、Bi

與低位來(lái)的進(jìn)

位Ci-1相加，Si為本位和，Ci為向高位產(chǎn)生的

進(jìn)位。這種功能的電路稱為全加器。1.分析題意寫(xiě)真值表2.根據(jù)真值表寫(xiě)出邏輯表達(dá)式3.用卡諾圖或公式法化簡(jiǎn)，求出最簡(jiǎn)邏輯表達(dá)式4.根據(jù)簡(jiǎn)化后的邏輯表達(dá)式，畫(huà)出邏輯電路圖3.2.2組合邏輯電路的設(shè)計(jì)方法1.組合邏輯電路基本設(shè)計(jì)方法設(shè)計(jì)思路：基本步驟：分析給定邏輯要求，設(shè)計(jì)出能實(shí)現(xiàn)該功能的組合邏輯電路。分析設(shè)計(jì)要求并列出真值表→求最簡(jiǎn)輸出邏輯式→畫(huà)邏輯圖。首先分析給定問(wèn)題，弄清楚輸入變量和輸出變量是哪些，并規(guī)定它們的符號(hào)與邏輯取值(即規(guī)定它們何時(shí)取值0，何時(shí)取值1)

。然后分析輸出變量和輸入變量間的邏輯關(guān)系，列出真值表。根據(jù)真值表用代數(shù)法或卡諾圖法求最簡(jiǎn)與或式，然后根據(jù)題中對(duì)門(mén)電路類型的要求，將最簡(jiǎn)與或式變換為與門(mén)類型對(duì)應(yīng)的最簡(jiǎn)式。下面通過(guò)例題學(xué)習(xí)如何設(shè)計(jì)組合邏輯電路2.設(shè)計(jì)舉例例3-4設(shè)計(jì)一個(gè)A、B、C三人表決電路。當(dāng)表決某個(gè)提案時(shí)，多數(shù)人同意，則提案通過(guò)，但A具有否決權(quán)。用與非門(mén)實(shí)現(xiàn)。解：(1)分析設(shè)計(jì)要求，列出真值表設(shè)A、B、C

同意提案時(shí)取值為1，不同意時(shí)取值為0；Y表示表決結(jié)果，提案通過(guò)則取值為1，否則取值為0?？傻谜嬷当砣缬?。111011101001110010100000YCBA輸出輸入0000000011111111110(2)化簡(jiǎn)輸出函數(shù)Y=AC+ABABC0100011110

1

1

1

0

0

0

0

0，并求最簡(jiǎn)與非式=AC+AB=AC·AB(3)根據(jù)輸出邏輯式畫(huà)邏輯圖YABCY=AC·AB例3-5設(shè)計(jì)一個(gè)自動(dòng)控制系統(tǒng)中的電動(dòng)機(jī)工作故障指示電路，具體要求如下：（1）兩臺(tái)電動(dòng)機(jī)同時(shí)工作時(shí)，綠燈亮。（2）一臺(tái)電動(dòng)機(jī)發(fā)生故障時(shí)，黃燈亮。（3）兩臺(tái)電動(dòng)機(jī)同時(shí)發(fā)生故障時(shí)，紅燈亮。解：設(shè)邏輯變量A、B分別兩臺(tái)電動(dòng)機(jī)，0表示電動(dòng)機(jī)正常工作，1表示電動(dòng)機(jī)發(fā)生故障；變量分別表示綠燈、黃燈、紅燈；1表示燈亮，0表示燈滅。=1根據(jù)邏輯函數(shù)表達(dá)式畫(huà)出邏輯電路圖，如圖3-9所示。圖3-9例3-5的邏輯電路3.3.1編碼器3.3集成組合邏輯電路編碼器譯碼器數(shù)碼管顯示器數(shù)據(jù)選擇器數(shù)值比較器加法器編碼將具有特定含義的信息編成相應(yīng)二進(jìn)制代碼的過(guò)程。實(shí)現(xiàn)編碼功能的電路編碼器二進(jìn)制編碼器二-十進(jìn)制編碼器

優(yōu)先編碼器

編碼器(即Encoder)

被編信號(hào)二進(jìn)制代碼編碼器3.3.1編碼器I1I2I3I4I5I6I7Y0Y1Y23位二進(jìn)制編碼器用n位二進(jìn)制數(shù)碼對(duì)2n個(gè)輸入信號(hào)進(jìn)行編碼的電路。

1、二進(jìn)制編碼器由真值表可寫(xiě)出編碼器的輸出邏輯函數(shù)為原碼輸出I0省略不畫(huà)8個(gè)需要編碼的輸入信號(hào)輸出

3

位

二進(jìn)制碼I1I2I3I4I5I6I7Y0Y1Y21111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸出輸入被編信號(hào)高電平有效。8線

–3線編碼器Y0=I1·I3·I5·I7Y2=I4·I5·I6·I7Y1=I2·I3·I6·I7I1I2I3I4I5I6I7Y0Y1Y2I8I9Y38421BCD碼編碼器2、二－十進(jìn)制編碼器將0~9十個(gè)十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制代碼的電路。又稱十進(jìn)制編碼器。

I0省略不畫(huà)輸出

4位二進(jìn)制代碼原碼輸出I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0輸出輸入10線

–4線編碼器被編信號(hào)高電平有效為何要使用優(yōu)先編碼器？3、優(yōu)先編碼器

(即

PriorityEncoder)

1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸出輸入允許同時(shí)輸入數(shù)個(gè)編碼信號(hào)，并只對(duì)其中優(yōu)先權(quán)最高的信號(hào)進(jìn)行編碼輸出的電路。普通編碼器在任何時(shí)刻只允許一個(gè)輸入端請(qǐng)求編碼，否則輸出發(fā)生混亂。74LS148輸入使能端擴(kuò)展輸出端優(yōu)先編碼器使能輸出端狀態(tài)11不工作01工作，但無(wú)輸入10工作，且有輸入00不可能出現(xiàn)CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二

-

十進(jìn)制優(yōu)先編碼器

CT74LS147

I9=1，I8=0時(shí)，不論I0~I7為0還是

1，電路只對(duì)I8進(jìn)行編碼，輸出反碼0111。反碼輸出被編信號(hào)輸入，(省略了I0)，低電平有效。0111111111110101111111110×00111111110××1101111110×××010111110××××10011110×××××0001110××××××111010×××××××01100××××××××1111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸出輸入

I9=0時(shí)，不論其他Ii為0

還是1，電路只對(duì)I9進(jìn)行編碼，輸出Y3Y2Y1Y0=0110，為反碼，其原碼為1001。111010×××××××01100××××××××1111111111111無(wú)編碼請(qǐng)求Y3Y2Y1Y0=1111依次類推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被編信號(hào)優(yōu)先級(jí)別從高到低依次為

I9、I8、I7、I6、I5、

I4、I3、I2、I1、I0。譯碼的概念與類型

譯碼是編碼的逆過(guò)程。

將表示特定意義信息的二進(jìn)制代碼翻譯出來(lái)。實(shí)現(xiàn)譯碼功能的電路

譯碼器二進(jìn)制譯碼器二-十進(jìn)制譯碼器

數(shù)碼顯示譯碼器譯碼器(即Decoder)

二進(jìn)制代碼

與輸入代碼對(duì)應(yīng)的特定信息

譯碼器3.3.2譯碼器1、二進(jìn)制譯碼器

（1）2線-4線譯碼器

將輸入二進(jìn)制代碼譯成相應(yīng)輸出信號(hào)的電路。n位

二進(jìn)制代碼

2n位

譯碼輸出二進(jìn)制譯碼器譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸出高電平有效譯碼輸出011111101101110110111000Y3Y2Y1Y0A0A1譯碼輸入0000譯碼輸出低電平有效(一

)3線－8線譯碼器CT74LS138簡(jiǎn)介

CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7邏輯功能示意圖

（2）集成二進(jìn)制3線-8線譯碼器74LS138

3位二進(jìn)制碼輸入端8個(gè)譯碼輸出端低電平有效。使能端STA高電平有效，

STB、STC低電平有效，即當(dāng)STA=1，

STB=STC=0時(shí)譯碼，否則禁止譯碼。0111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111××××011111111×××1×Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA輸出輸入CT74LS138

真值表允許譯碼器工作禁止譯碼

Y7~Y0由輸入二進(jìn)制碼A2、A1、A0的取值決定。011111111111111111010101010101010100010000000000輸出邏輯函數(shù)式Y(jié)0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二進(jìn)制譯碼器能譯出輸入變量的全部取值組合，故又稱變量譯碼器，也稱全譯碼器。其輸出端能提供輸入變量的全部最小項(xiàng)。

CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31(三)譯碼器的擴(kuò)展

低位片高位片

例3-6利用兩塊CT74LS138實(shí)現(xiàn)4線-16線譯碼功能。4位二進(jìn)制碼輸入端低3位碼從各譯碼器的碼輸入端輸入。

高位碼A3與高位片S1端和低位片S2端相連，因此，A3=0時(shí)低位片工作，A3=1時(shí)高位片工作。S1不用，應(yīng)接有效電平1。作4線–16線譯碼器使能端，低電平有效。CT74LS138組成的4線–16線譯碼器工作原理

E=1時(shí)，兩個(gè)譯碼器都不工作，輸出Y0~Y15都為高電平1。(1)A3=0時(shí)，高位片不工作，低位片工作，譯出與輸入0000~0111分別對(duì)應(yīng)的8個(gè)輸出信號(hào)Y0~Y7。(2)A3=1時(shí)，低位片不工作，高位片工作，譯出與輸入1000~1111分別對(duì)應(yīng)的

8

個(gè)輸出信號(hào)

Y8~

Y15。

E=0時(shí)，允許譯碼。將BCD碼的十組代碼譯成0~9十個(gè)對(duì)應(yīng)輸出信號(hào)的電路，又稱4線–10線譯碼器。2、二－十進(jìn)制譯碼器8421BCD碼輸入端，從高位到低位依次為A3、A2、A1和A0。10個(gè)譯碼輸出端，低電平0有效。4線-10線譯碼器C74LS42邏輯示意圖Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A274LS42A3111111111111111111111111011111111111111011111111111100111111111111110111111111110101偽碼011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸出輸入十進(jìn)制數(shù)4線-10線譯碼器74LS42真值表00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101偽碼01YA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動(dòng)器YYYYYYYA3a數(shù)碼顯示器bcdefgbcdefgabcdefga3、數(shù)碼顯示譯碼器

將輸入的BCD碼譯成相應(yīng)輸出信號(hào)，以驅(qū)動(dòng)顯示器顯示出相應(yīng)數(shù)字的電路。

數(shù)碼顯示譯碼器的結(jié)構(gòu)和功能示意0101a數(shù)碼顯示器bcdefgYA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動(dòng)器YYYYYYYA3bcdefgabcdefga輸入BCD碼輸出驅(qū)動(dòng)七段數(shù)碼管顯示相應(yīng)數(shù)字0001(1)數(shù)碼顯示器簡(jiǎn)介數(shù)字設(shè)備中用得較多的為七段數(shù)碼顯示器，又稱數(shù)碼管。常用的有半導(dǎo)體數(shù)碼顯示器(LED)和液晶顯示器(LCD)等。它們由七段可發(fā)光的字段組合而成。①

七段半導(dǎo)體數(shù)碼顯示器(LED)abcdefgDPagfCOMbcedCOMDPabcdefgDP發(fā)光字段，由管腳a~g電平控制是否發(fā)光。小數(shù)點(diǎn)，需要時(shí)才點(diǎn)亮。顯示的數(shù)字形式主要優(yōu)點(diǎn)：字形清晰、工作電壓低、體積小、可靠性高、響應(yīng)速度快、壽命長(zhǎng)和亮度高等。

主要缺點(diǎn)：工作電流大，每字段工作電流約10mA。

a~g和DP為低電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。

a~g和DP為高電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。共陽(yáng)接法數(shù)碼顯示器需要配用輸出低電平有效的譯碼器。共陰接法數(shù)碼顯示器需要配用輸出高電平有效的譯碼器。即液態(tài)晶體②液晶顯示器(LCD)點(diǎn)亮七段液晶數(shù)碼管的方法與半導(dǎo)體數(shù)碼管類似。

主要優(yōu)點(diǎn)：工作電壓低，功耗極小。主要缺點(diǎn)：顯示欠清晰，響應(yīng)速度慢。

液晶顯示原理：無(wú)外加電場(chǎng)作用時(shí)，液晶分子排列整齊，入射的光線絕大部分被反射回來(lái)，液晶呈透明狀態(tài)，不顯示數(shù)字；當(dāng)在相應(yīng)字段的電極上加電壓時(shí)，液晶中的導(dǎo)電正離子作定向運(yùn)動(dòng)，在運(yùn)動(dòng)過(guò)程中不斷撞擊液晶分子，破壞了液晶分子的整齊排列，液晶對(duì)入射光產(chǎn)生散射而變成了暗灰色，于是顯示出相應(yīng)的數(shù)字。當(dāng)外加電壓斷開(kāi)后，液晶分子又將恢復(fù)到整齊排列狀態(tài)，字形隨之消失。74LS47譯碼驅(qū)動(dòng)器輸出是低電平有效，所以配接的數(shù)碼管須采用共陽(yáng)極接法；74LS48譯碼驅(qū)動(dòng)器輸出是高電平有效，配接的數(shù)碼管須采用共陰極接法(2)74LS48圖3-2274LS48外引線圖功能介紹①A~D為4個(gè)數(shù)碼輸入端，輸入的是8421BCD碼。②a~g為7個(gè)輸出端，輸出的是7位二進(jìn)制代碼，高電平有效。③為試燈端，低電平有效，用于檢查七段顯示器各段是否能正常發(fā)光。注意，此時(shí)作為輸出端，輸出高電平。當(dāng)七段顯示譯碼器正常工作時(shí)，需置=1，即試燈端處于非工作狀態(tài)。④為滅零輸入端，低電平有效。當(dāng)試燈端=1，A~D全為低電平時(shí)，數(shù)碼管熄滅。表3-1474LS48的功能表D0YD1D2D34

選

1

數(shù)據(jù)選擇器工作示意圖A1A03.3.3數(shù)據(jù)選擇器和分配器1.數(shù)據(jù)選擇器:

根據(jù)地址碼的要求，從多路輸入信號(hào)中選擇其中一路輸出的電路.又稱多路選擇器(Multiplexer，簡(jiǎn)稱MUX)或多路開(kāi)關(guān)。多路輸入一路輸出地址碼輸入10Y=D1D1常用2選1、4選1、8選1和16選1等數(shù)據(jù)選擇器。

數(shù)據(jù)選擇器的輸入信號(hào)個(gè)數(shù)N與地址碼個(gè)數(shù)n的關(guān)系為

N=2n2.雙4選1數(shù)據(jù)選擇器74LS15374LS1531STA1A01D01D31D21D11ST1Y2Y雙4選1數(shù)據(jù)選擇器74LS153邏輯功能示意圖2D02D32D22D12ST2ST兩個(gè)數(shù)據(jù)選擇器的公共地址輸入端。數(shù)據(jù)選擇器1的輸出數(shù)據(jù)選擇器1的數(shù)據(jù)輸入、使能輸入。數(shù)據(jù)選擇器2的數(shù)據(jù)輸入、使能輸入。數(shù)據(jù)選擇器2的輸出內(nèi)含兩個(gè)相同的

4選1數(shù)據(jù)選擇器。1×××11100×××01101××1×0100××0×0101×1××1000×0××10011×××00000×××0000××××××11Y1D01D11D21D3A0A11ST輸出輸入74LS153數(shù)據(jù)選擇器1真值表1D01D11D21D31ST使能端低電平有效1×××11100×××01101××1×0100××0×0101×1××1000×0××10011×××00000×××0001D01D11D21D30××××××1數(shù)據(jù)選擇器2的邏輯功能同理。

1ST=1時(shí)，禁止數(shù)據(jù)選擇器工作，輸出1Y=0。

1ST=0時(shí)，數(shù)據(jù)選擇器工作。輸出哪一路數(shù)據(jù)由地址碼A1A0決定。74LS153數(shù)據(jù)選擇器輸出函數(shù)式1Y=A1A01D0+A1A01D1+A1A01D2+A1A01D3

=m01D0+m11D1+m21D2+m31D32Y=A1A02D0+A1A02D1+A1A02D2+A1A02D3

=m02D0+m12D1+m22D2+m32D3（2）8選1數(shù)據(jù)選擇器74LS15174LS151SA2A1A0D0D7D6D5D4D3D2D1SYY74LS151的邏輯功能示意圖8路數(shù)據(jù)輸入端地址信號(hào)輸入端互補(bǔ)輸出端使能端，低電平有效74LS151SA2A1A0D0D7D6D5D4D3D2D1SYY74LS151邏輯功能示意圖S

=

1

時(shí)禁止數(shù)據(jù)選擇器工作

S

=

0

時(shí)，數(shù)據(jù)選擇器工作。選擇哪一路信號(hào)輸出由地址碼決定。8選1數(shù)據(jù)選擇器74LS151真值表D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2S輸出輸入因?yàn)槿鬉2A1A0=000，則因?yàn)槿鬉2A1A0=010，則Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2S輸出輸入74LS151輸出函數(shù)表達(dá)式1000000000100000Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+

A2A1A0D6+A2A1A0D7Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+

A2A1A0D6+A2A1A0D7

=m0D0+m1D1+m2D2+m3D3+

m4D4+m5D5+m6D6+m7D7（3）用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)

由于數(shù)據(jù)選擇器在輸入數(shù)據(jù)全部為1時(shí)，輸出為地址輸入變量全體最小項(xiàng)的和。例如4選1數(shù)據(jù)選擇器的輸出Y=m0D0+m1D1+m2D2+m3D3當(dāng)D0=D1=D2=D3=1時(shí)，Y=m0+m1+m2+m3。當(dāng)D0~D3為0、1的不同組合時(shí)，Y可輸出不同的最小項(xiàng)表達(dá)式。而任何一個(gè)邏輯函數(shù)都可表示成最小項(xiàng)表達(dá)式，當(dāng)邏輯函數(shù)的變量個(gè)數(shù)和數(shù)據(jù)選擇器的地址輸入變量個(gè)數(shù)相同時(shí)，可直接將邏輯函數(shù)輸入變量有序地接數(shù)據(jù)選擇器的地址輸入端。因此用數(shù)據(jù)選擇器可實(shí)現(xiàn)任何組合邏輯函數(shù)。[例3-7]試用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)

Y=AB+AC+BC。解：寫(xiě)出函數(shù)的最小項(xiàng)表達(dá)式畫(huà)連線圖74LS151A2A1A0D0D7D6D5D4D3D2D1SYYABC1即可得輸出函數(shù)D0D2D1D4D7D6D5D31例：用雙“四選一”接成“八選一”“四選一”只有2位地址輸入，從四個(gè)輸入中選中一個(gè)“八選一”的八個(gè)數(shù)據(jù)需要3位地址代碼指定其中任何接一個(gè)1≥1G112.數(shù)據(jù)分配器:

根據(jù)地址碼的要求，將一路數(shù)據(jù)分配到指定輸出通道上去的電路。Demultiplexer，簡(jiǎn)稱DMUXY0DY1Y2Y34

路數(shù)據(jù)分配器工作示意圖A1A0一路輸入多路輸出地址碼輸入10Y1=DD輸出例3-8

用一個(gè)3線-8線譯碼器74LS138構(gòu)成8路數(shù)據(jù)分配器。圖3-29數(shù)據(jù)分配器電路圖3.3.4加法器1.一位加法器（1）半加器

HalfAdder，簡(jiǎn)稱HA。它只將兩個(gè)1位二進(jìn)制數(shù)相加，而不考慮低位來(lái)的進(jìn)位。1011010101100000CSBA輸出輸入ABSCCO∑（2）全加器

FullAdder，簡(jiǎn)稱FA。能將本位的兩個(gè)二進(jìn)制數(shù)和鄰低位來(lái)的進(jìn)位數(shù)進(jìn)行相加。1111110011101010100110110010100110000000CiSiCi-1BiAi輸出輸入AiBiSiCiCO∑CICi-12.多位加法器

實(shí)現(xiàn)多位加法運(yùn)算的電路其低位進(jìn)位輸出端依次連至相鄰高位的進(jìn)位輸入端，最低位進(jìn)位輸入端接地。因此，高位數(shù)的相加必須等到低位運(yùn)算完成后才能進(jìn)行，這種進(jìn)位方式稱為串行進(jìn)位。運(yùn)算速度較慢。其進(jìn)位數(shù)直接由加數(shù)、被加數(shù)和最低位進(jìn)位數(shù)形成。各位運(yùn)算并行進(jìn)行。運(yùn)算速度快。串行進(jìn)位加法器超前進(jìn)位加法器（1）串行進(jìn)位加法器舉例A3B3C3S3CO∑CIS2S1S0A2B2A1B1A0B0CO∑CICO∑CICO∑C0-1加數(shù)A輸入A3A2A1A0B3B2B1B0B3B2B1B0加數(shù)B輸入低位的進(jìn)位輸出CO依次加到相鄰高位的進(jìn)位輸入端CI

。相加結(jié)果讀數(shù)為

C3S3S2S1S0和數(shù)進(jìn)位數(shù)（2）超前進(jìn)位加法器舉例：74LS283相加結(jié)果讀數(shù)為C3S3S2S1S04位二進(jìn)制加數(shù)B輸入端4位二進(jìn)制加數(shù)A輸入端低位片進(jìn)位輸入端本位和輸出端向高位片的進(jìn)位輸出A3A2A1A0B3B2B1B0CI0CO4F3F2F1F0S3S2S1S0C3∑74LS283邏輯符號(hào)3.加法器的應(yīng)用（1）將8421BCD碼轉(zhuǎn)換成余3碼圖3-35BCD碼轉(zhuǎn)換為余3碼（2）組成二進(jìn)制并行加法/減法器圖3-36四位二進(jìn)制并行加法/減法器（3）4位二進(jìn)制加法器擴(kuò)展8位加法器圖3-374位二進(jìn)制加法器擴(kuò)展8位加法器74LS283（1）74LS283（2）3.3.5數(shù)值比較器

DigitalComparator，又稱數(shù)字比較器。用于比較兩個(gè)數(shù)的大小。1.一

位數(shù)值比較器

輸入輸出ABY(A>B)Y(A<B)Y(A=B)00001010101010011001ABAABABBY(A<B)Y(A=B)Y(A>B)2.多位數(shù)值比較器比較原理：從最高位開(kāi)始逐步向低位進(jìn)行比較。例如比較A=A3A2A1A0和B=B3B2B1B0的大?。?/p>

若A3>B3，則A>B；若A3<B3，則A<B；若A3=B3，則需比較次高位。

若次高位A2>B2，則A>B；若A2<B2，則A<B；若A2=B2，則再去比較更低位。依次類推，直至最低位比較結(jié)束。

74LS85是四位數(shù)值比較器，用幾片芯片也可擴(kuò)展為4n

位數(shù)值比較器，它的真值表如下4位數(shù)值比較器比較數(shù)值輸入級(jí)聯(lián)輸入輸出A3

B3A2B2A1B1A0B0A>BA<BA=BFA>BFA<BFA=BA3>B