組合邏輯電路分析與設(shè)計第1頁，共20頁。優(yōu)選組合邏輯電路分析與設(shè)計第2頁，共20頁。教學(xué)方法設(shè)計：

1.由于分析與設(shè)計是逆過程，所以重點(diǎn)講分析方 法，設(shè)計方法自然引入。

2.講解中注意闡明分析、設(shè)計思想。

3.需要通過一定量的例題說明方法，最后歸納總 結(jié)。課堂討論： 生活中組合電路的實(shí)例（電子密碼鎖，銀行取 款機(jī)、液位/火災(zāi)報警器等）復(fù)習(xí)（提問）： 1.描述組合邏輯電路邏輯功能的方法主要有？

2.各種表示法之間的相互轉(zhuǎn)換？第3頁，共20頁。一、概述組合邏輯電路：在任何時刻的輸出狀態(tài)只取決于這一時刻的輸入狀態(tài)，而與電路的狀態(tài)無關(guān)的電路。電路結(jié)構(gòu)：由邏輯門電路組成。電路特點(diǎn)：沒有記憶元件，沒有從輸出到輸入的反饋回路。本講討論采用SSI的組合邏輯電路的分析和設(shè)計方法。第4頁，共20頁。二、組合邏輯電路分析是指對于已知的邏輯電路圖，推導(dǎo)出描述其邏輯特性的邏輯表達(dá)式，進(jìn)而評述其邏輯功能的過程。廣泛用于系統(tǒng)仿制、系統(tǒng)維修等領(lǐng)域，是學(xué)習(xí)、追蹤最新技術(shù)的必備手段。

組合邏輯電路的分析過程通常包含下列步驟：1）分別用代號標(biāo)出每一級的輸出端；2）根據(jù)邏輯關(guān)系寫出每一級輸出端對應(yīng)的邏輯關(guān)系表達(dá)式；并一級一級向下寫，直至寫出最終輸出端的表達(dá)式；3）列出最初輸入狀態(tài)與最終輸出狀態(tài)間的真值表（注意：輸入、輸出變量的排列順序可能會影響分析的結(jié)果，一般按ABC或F3F2F1的順序排列）；4）根據(jù)真值表或表達(dá)式分析出邏輯電路的功能；5）評價及改進(jìn)意見。

第5頁，共20頁。例1.分析下圖所示的組合邏輯電路。解：由圖可見，該電路由4個與非門構(gòu)成三級組合邏輯電路⑴由邏輯圖，逐級寫出邏輯函數(shù)表達(dá)式

⑵變換和簡化邏輯表達(dá)式

第6頁，共20頁。⑶列出真值表

⑷根據(jù)邏輯表達(dá)式和真值表分析可知，當(dāng)輸入信號A和B相同時，輸出為低電平“0”；A和B相異時，輸出為高電平“1”，所以該電路為“異或”邏輯電路。如果A、B是兩個二進(jìn)制數(shù)的輸入，則輸出F是輸入的兩數(shù)之本位和，因此可將該電路看作是一位二進(jìn)制求和電路。

歸納總結(jié)：1.各步驟間不一定每步都要，如已最簡時可省略化簡；由表達(dá)式能直接概述功能時不一定要列真值表。2.不是每個電路都可用簡煉的文字來描述其功能。第7頁，共20頁。邏輯表達(dá)式例：最簡與或表達(dá)式例2.分析下圖所示的組合邏輯電路。BABBABBACBAY+=+=++=第8頁，共20頁。真值表用與非門實(shí)現(xiàn)電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個為0，Y=1；A、B全為1時，Y=0。所以Y和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。電路的邏輯功能第9頁，共20頁。三、組合邏輯電路設(shè)計將用戶的具體設(shè)計要求用邏輯函數(shù)加以描述，再用具體的邏輯器件和電路加以實(shí)現(xiàn)的過程。組合邏輯電路的設(shè)計可分為用小規(guī)模集成電路、中規(guī)模集成電路和可編程邏輯器件的設(shè)計，本講主要介紹用小規(guī)模集成電路（即用邏輯門電路）來實(shí)現(xiàn)組合邏輯電路的功能，后面還會介紹有關(guān)可編程邏輯器件設(shè)計組合邏輯電路的方法。組合邏輯電路的設(shè)計步驟分為：1）根據(jù)電路功能的文字描述，將其輸入與輸出的邏輯關(guān)系用真值表的形式列出；2）根據(jù)真值表寫出邏輯函數(shù)表達(dá)式并進(jìn)行化簡（對于簡單的問題可以直接寫出邏輯表達(dá)式）；3）選擇合適的邏輯門電路，把最簡的邏輯函數(shù)表達(dá)式轉(zhuǎn)換為相應(yīng)門器件的表達(dá)式；4）根據(jù)最終的邏輯函數(shù)表達(dá)式畫出該電路的邏輯電路圖；5）最后一步進(jìn)行實(shí)物安裝調(diào)試，這是最終驗(yàn)證設(shè)計是否正確的手段。

第10頁，共20頁。組合邏輯電路設(shè)計的關(guān)鍵是如何將文字描述的實(shí)際問題抽象為邏輯問題。

實(shí)際設(shè)計過程中，常常要考慮下述兩個問題：①提供輸入信號的情況。輸入信號有兩種提供方式：一種是既能提供原變量信號，又能提供反變量信號；一種是只能提供原變量信號，不能提供反變量信號。②對組合電路信號傳輸時間的要求。這就是對組合電路“級數(shù)”的要求。有時有些電路通過增加“級數(shù)”可以減少總器件數(shù)；反之，增加器件總數(shù)可以減少“級數(shù)”，進(jìn)而縮短信號傳輸時間。

第11頁，共20頁。真值表電路功能描述例：設(shè)計一個樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時為1，斷開時為0；燈亮?xí)rY為1，燈滅時Y為0。根據(jù)邏輯要求列出真值表。1窮舉法1第12頁，共20頁。2邏輯表達(dá)式或卡諾圖最簡與或表達(dá)式化簡32已為最簡與或表達(dá)式4邏輯變換5邏輯電路圖用與非門實(shí)現(xiàn)用異或門實(shí)現(xiàn)第13頁，共20頁。例1.用與非門設(shè)計一個三變量的表決器，當(dāng)多數(shù)人同意時，表決通過；否則不通過。

解：從題目要求可以看出，所設(shè)計的電路有三個輸入變量，一個輸出變量。設(shè)三個輸入變量分別為A、B、C，輸出變量為F，當(dāng)輸入同意時用1表示，否則為0；輸出狀態(tài)為1時表示通過，輸出為0時表示否決。（1）根據(jù)以上假設(shè)列出真值表如下：

（2）由真值表寫出表達(dá)式。根據(jù)真值表可寫出函數(shù)的最小項(xiàng)表達(dá)式為：第14頁，共20頁。用卡諾圖簡化函數(shù)，得到最簡與-或式：題目要求使用與非門，故化簡后的表達(dá)式還須轉(zhuǎn)換為“與非”表達(dá)式的形式。對最簡與－或式兩次求反，變換成與非-與非表達(dá)式

（3）根據(jù)變換后的邏輯函數(shù)表達(dá)式畫出邏輯電路如下圖所示。電路是兩級門結(jié)構(gòu)形式。

第15頁，共20頁。例2.用或非門實(shí)現(xiàn)函數(shù)

解1）：將函數(shù)的卡諾圖按0格化簡，得到函數(shù)F的最簡或—與表達(dá)式：

對簡化后的函數(shù)F進(jìn)行二次求反得或非—或非表達(dá)式：通過或非—或非表達(dá)式，可畫得邏輯電路圖。第16頁，共20頁。解2）：對卡諾圖按1格化簡得函數(shù)F邏輯表達(dá)式如下：

由此邏輯式繪制的電路圖,只需三個兩輸入的或非門和一個非門。所以如何能更加節(jié)省邏輯器件，其方法和步驟還應(yīng)靈活掌握。

輸入不提供反變量的組合邏輯電路設(shè)計

AA1）輸入不提供反變量時采用與非門器件的設(shè)計用反相器產(chǎn)生反變量的方法：第17頁，共20頁。生成項(xiàng)：在與—或表達(dá)式中，若其中兩個乘積項(xiàng)內(nèi)，一個含有某變量的原變量，另一個含有某相同變量的反變量，那么其它變量組成的乘積項(xiàng)，就是它們的生成項(xiàng)。如：的生成項(xiàng)為。邏輯函數(shù)中增加生成項(xiàng)不影響邏輯函數(shù)的值，如：

尾部替代因子：在乘積項(xiàng)中，以原變量出現(xiàn)的為頭部因子，以反變量出現(xiàn)的為尾部因子，頭部可進(jìn)入尾部，而不改變該乘積項(xiàng)的值，進(jìn)入尾部的頭部稱為尾部替代因子。

如：乘積項(xiàng)中為頭部因子；為尾部因子。

輸入不提供反變量時采用與非門器件的設(shè)計步驟：⑴邏輯函數(shù)化簡得與—或表達(dá)式；