(19)國家知識產(chǎn)權(quán)局(12)發(fā)明專利(10)授權(quán)公告號CN115039177B(65)同一申請的已公布的文獻號(30)優(yōu)先權(quán)數(shù)據(jù)(85)PCT國際申請進入國家階段日(86)PCT國際申請的申請數(shù)據(jù)PCT/US2021/0144522021(87)PCT國際申請的公布數(shù)據(jù)(73)專利權(quán)人高通股份有限公司地址美國加利福尼亞州(72)發(fā)明人A·斯里瓦斯塔瓦S·A·米雷杰(74)專利代理機構(gòu)上海專利商標(biāo)事務(wù)所有限公司31100專利代理師陳煒US2021327474A1,2021.10.21審查員凌波伊低功耗存儲器內(nèi)計算位單元提供了一種存儲器內(nèi)計算位單元，包括用于存儲經(jīng)存儲位的一對交叉耦合的反相器。存儲器內(nèi)計算位單元包括用于將經(jīng)存儲位與輸入矢量位相乘的邏輯柵極。邏輯柵極包括FET晶體管。FET晶體管的源極端子連接到交叉耦合反相器的輸出節(jié)點，F(xiàn)ET晶體管的柵極端子連接到輸入矢量位，并且21.一種存儲器內(nèi)計算存儲單元，包括：一對交叉耦合的反相器，具有用于存儲位的第一輸出節(jié)點；讀取位線；第一傳輸晶體管，連接在所述第一輸出節(jié)點與所述電容器的第二板之間并且具有連接到所述字線的柵極，其中所述一對交叉耦合的反相器包括用于所述存儲位的補碼的第二輸出節(jié)點；所述存儲器內(nèi)計算存儲單元還包括：補碼字線，具有響應(yīng)于所述輸入位的補碼的電壓；第二傳輸晶體管，連接在所述第二輸出節(jié)點與所述電容器的所述第二板之間并且具有連接到所述補碼字線的柵極；讀取字線；第三晶體管，連接在所述電容器的所述第二板與地之間并且具有連接到所述讀取字線第四晶體管，連接在用于電源電壓的電源節(jié)點與所述讀取位線之間；以及用于復(fù)位信號的復(fù)位線，其中所述第四晶體管的柵極連接到所述復(fù)位線。2.根據(jù)權(quán)利要求1所述的存儲器內(nèi)計算存儲單元，其中所述第一傳輸晶體管和所述第二傳輸晶體管均是p型金屬氧化物半導(dǎo)體(PMOS)晶體管。3.根據(jù)權(quán)利要求1所述的存儲器內(nèi)計算存儲單元，其中所述第三晶體管是n型金屬氧化物半導(dǎo)體(NMOS)晶體管，所述n型金屬氧化物半導(dǎo)體(NMOS)晶體管具有連接到地的源極以及連接到所述電容器的所述第二板的漏極。4.根據(jù)權(quán)利要求1所述的存儲器內(nèi)計算存儲單元，其中所述第四晶體管是PMOS晶體管，所述PMOS晶體管具有連接到所述電源節(jié)點的源極以及連接到所述讀取位線的漏極。5.根據(jù)權(quán)利要求1所述的存儲器內(nèi)計算存儲單元，還包括：寫入位線；補碼寫入位線：第一存取晶體管，連接在所述寫入位線與所述第一輸出節(jié)點之間；以及第二存取晶體管，連接在所述補碼寫入位線與所述第二輸出節(jié)點之間。6.根據(jù)權(quán)利要求5所述的存儲器內(nèi)計算存儲單元，還包括：寫入字線，其中所述寫入字線連接到所述第一存取晶體管的柵極并且連接到所述第二存取晶體管的柵極。7.根據(jù)權(quán)利要求1所述的存儲器內(nèi)計算存儲單元，還包括第五晶體管，所述第五晶體管連接在所述電容器的所述第二板與所述電源節(jié)點之間。8.根據(jù)權(quán)利要求1所述的存儲器內(nèi)計算存儲單元，其中所述存儲器內(nèi)計算存儲單元被包括在存儲器內(nèi)計算存儲單元的陣列中的列內(nèi)。9.根據(jù)權(quán)利要求1所述的存儲器內(nèi)計算存儲單元，其中所述電容器選自由以下項組成的組：金屬層電容器、變?nèi)荻O管和金屬-絕緣體-金屬電容器。10.根據(jù)權(quán)利要求3所述的存儲器內(nèi)計算存儲單元，其中所述第三晶體管是厚氧化物晶3一對交叉耦合的反相器，具有用于存儲位的第一輸出節(jié)點；讀取位線；第一傳輸柵極，連接在所述第一輸出節(jié)點與所述電容器的第二板之間，其中所述第一傳輸柵極被配置為響應(yīng)于輸入位為真而關(guān)閉，并且被配置為響應(yīng)于所述輸入位為假而打其中所述一對交叉耦合的反相器包括用于所述存儲位的補碼的第二輸出節(jié)點；所述存儲器內(nèi)計算存儲單元還包括：第二傳輸柵極，連接在所述第二輸出節(jié)點與所述電容器的所述第二板之間，其中所述第二傳輸柵極被配置為響應(yīng)于所述輸入位為真而打開，并且被配置為響應(yīng)于所述輸入位為假而關(guān)閉；讀取字線；第一晶體管，連接在所述電容器的所述第二板與地之間并且具有連接到所述讀取字線第二晶體管，連接在用于電源電壓的電源節(jié)點與所述讀取位線之間；以及用于復(fù)位信號的復(fù)位線，其中所述第二晶體管的柵極連接到所述復(fù)位線。12.根據(jù)權(quán)利要求11所述的存儲器內(nèi)計算存儲單元，其中所述輸入位是低電平有效信13.根據(jù)權(quán)利要求11所述的存儲器內(nèi)計算存儲單元，其中所述第一晶體管是n型金屬氧化物半導(dǎo)體(NMOS)晶體管，所述n型金屬氧化物半導(dǎo)體(NMOS)晶體管具有連接到地的源極以及連接到所述電容器的所述第二板的漏極。14.根據(jù)權(quán)利要求11所述的存儲器內(nèi)計算存儲單元，其中所述第二晶體管是PMOS晶體管，所述PMOS晶體管具有連接到所述電源節(jié)點的源極和連接到所述讀取位線的漏極。多個存儲器內(nèi)計算存儲單元，被布置為多個列，其中每個列包括讀取位線，并且其中在每個列中的每個存儲器內(nèi)計算存儲單元包括邏輯門并且包括電容器，所述邏輯門被配置為將輸入位與存儲位相乘，所述電容器具有連接到所述列的讀取位線的第一板以及連接到用于邏輯柵極的輸出節(jié)點的第二板，其中在每個列中的每個存儲器內(nèi)計算存儲單元還包括：一對交叉耦合的反相器，具有用于存儲位的第一輸出節(jié)點以及用于所述存儲位的補碼的第二輸出節(jié)點；第一傳輸晶體管，連接在所述第一輸出節(jié)點與所述電容器的第二板之間并且具有連接到字線的柵極，補碼字線，具有響應(yīng)于所述輸入位的補碼的電壓；第二傳輸晶體管，連接在所述第二輸出節(jié)點與所述電容器的所述第二板之間并且具有連接到所述補碼字線的柵極；讀取字線；4第一晶體管，連接在所述電容器的所述第二板與地之間并且具有連接到所述讀取字線的柵極；第二晶體管，連接在用于電源電壓的電源節(jié)點與所述讀取位線之間；以及用于復(fù)位信號的復(fù)位線，其中所述第二晶體管的柵極連接到所述復(fù)位線。16.根據(jù)權(quán)利要求15所述的乘法和累加電路，還包括：多個模數(shù)轉(zhuǎn)換器，與所述多個列一一對應(yīng)，每個模數(shù)轉(zhuǎn)換器被配置為將針對對應(yīng)列的讀取位線的電壓轉(zhuǎn)換為數(shù)字值。17.根據(jù)權(quán)利要求16所述的乘法和累加電路，其中每個模數(shù)轉(zhuǎn)換器是多位模數(shù)轉(zhuǎn)換器。18.根據(jù)權(quán)利要求16所述的乘法和累加電路，其中每個模數(shù)轉(zhuǎn)換器是包括數(shù)模轉(zhuǎn)換器的逐次逼近寄存器模數(shù)轉(zhuǎn)換器。19.根據(jù)權(quán)利要求16所述的乘法和累加電路，還包括：多個順序積分器，與所述多個列一一對應(yīng)，其中每個順序積分器被配置為對來自所述對應(yīng)列的模數(shù)轉(zhuǎn)換器的所述數(shù)字值進行積分。20.根據(jù)權(quán)利要求15所述的乘法和累加電路，其中每個邏輯柵極是異或非(XNOR)邏輯柵極。21.根據(jù)權(quán)利要求15所述的乘法和累加電路，其中每個邏輯柵極是異或(XOR)邏輯柵極。22.根據(jù)權(quán)利要求15所述的乘法和累加電路，其中所述乘法和累加電路被集成到移動設(shè)備中。23.根據(jù)權(quán)利要求22所述的乘法和累加電路，其中所述移動設(shè)備是蜂窩電話。在復(fù)位階段期間，將用于存儲器內(nèi)計算存儲單元列的讀取位線充電到電源電壓，同時每個存儲器內(nèi)計算存儲單元中的電容器的第一板連接到所述讀取位線，并且同時每個存儲器內(nèi)計算存儲單元中的每個電容器的第二板接地；在每個存儲器內(nèi)計算存儲單元中的所述復(fù)位階段之后的計算階段期間，將輸入矢量的對應(yīng)位與所述存儲器內(nèi)計算存儲單元的存儲位相乘，以利用乘法信號驅(qū)動所述存儲器內(nèi)計算存儲單元的電容器的所述第二板，同時所述讀取位線保持充電到所述電源電壓；以及在所述計算階段之后的累加階段期間，將所述讀取位線與用于所述電源電壓的電源節(jié)點隔離，同時每個存儲器內(nèi)計算存儲單元的電容器的所述第二板接地以在所述讀取位線上產(chǎn)生累加電壓，其中在每個列中的每個存儲器內(nèi)計算存儲單元還包括：一對交叉耦合的反相器，具有用于存儲位的第一輸出節(jié)點以及用于所述存儲位的補碼的第二輸出節(jié)點；第一傳輸晶體管，連接在所述第一輸出節(jié)點與所述電容器的第二板之間并且具有連接到字線的柵極，補碼字線，具有響應(yīng)于輸入位的補碼的電壓；第二傳輸晶體管，連接在所述第二輸出節(jié)點與所述電容器的所述第二板之間并且具有連接到所述補碼字線的柵極；讀取字線；5第一晶體管，連接在所述電容器的所述第二板與地之間并且具有連接到所述讀取字線的柵極；第二晶體管，連接在用于電源電壓的電源節(jié)點與所述讀取位線之間；以及用于復(fù)位信號的復(fù)位線，其中所述第二晶體管的柵極連接到所述復(fù)位線。25.根據(jù)權(quán)利要求24所述的方法，還包括：將所述累加電壓轉(zhuǎn)換為數(shù)字值。26.根據(jù)權(quán)利要求24所述的方法，其中所述輸入矢量是用于機器學(xué)習(xí)應(yīng)用的輸入矢量。27.根據(jù)權(quán)利要求24所述的方法，還包括：順序地改變所述輸入矢量以產(chǎn)生數(shù)字值的序列；以及整合所述數(shù)字值的序列。6低功耗存儲器內(nèi)計算位單元[0001]根據(jù)35U.S.C.§119的優(yōu)先權(quán)要求[0002]本專利申請要求于2020年1月31日提交的題為“低功耗存儲器內(nèi)計算位單元”的非臨時申請?zhí)?6/779,491的優(yōu)先權(quán)，該申請已轉(zhuǎn)讓給本申請的受讓人并且通過引用明確并入本文。技術(shù)領(lǐng)域[0003]本申請涉及存儲器內(nèi)計算，并且更具體地涉及一種低功率存儲器內(nèi)計算位單元。背景技術(shù)[0004]數(shù)據(jù)的計算機處理通常使用馮諾依曼架構(gòu)，其中從存儲器中檢索數(shù)據(jù)以在算術(shù)和邏輯單元中進行處理。在諸如機器學(xué)習(xí)之類的計算密集型應(yīng)用中，進出存儲器的數(shù)據(jù)流成為處理速度的瓶頸。為了解決這個數(shù)據(jù)移動瓶頸，已經(jīng)開發(fā)了存儲器內(nèi)計算架構(gòu)，其中數(shù)據(jù)處理硬件跨位單元分布。發(fā)明內(nèi)容[0005]根據(jù)本發(fā)明的第一方面，提供了一種存儲器內(nèi)計算存儲單元，包括：一對交叉耦合電容器，具有連接到讀取位線的第一板；以及第一傳輸晶體管，連接在第一輸出節(jié)點與電容器的第二板之間，并且具有連接到字線的柵極。[0006]根據(jù)本發(fā)明的第二方面，提供了一種存儲器內(nèi)計算存儲單元，包括一對交叉耦合的反相器，具有用于經(jīng)存儲位的第一輸出節(jié)點；讀取位線；電容器，具有連接到讀取位線的第一板；以及第一傳輸柵極，連接在第一輸出節(jié)點與電容器的第二板之間，其中第一傳輸柵極被配置為響應(yīng)于輸入位為真而關(guān)閉，并且被配置為響應(yīng)于輸入位為假而打開。[0007]根據(jù)本發(fā)明的第三方面，提供了一種乘法和累加電路，包括多個存儲器內(nèi)計算存儲單元，布置成多個列，其中每個列包括讀取位線，并且其中每個列中的每個存儲器內(nèi)計算存儲單元包括邏輯柵極并且包括電容器，邏輯柵極被配置為將輸入位與經(jīng)存儲位相乘，該電容器具有連接到列的讀取位線的第一板并且具有連接到邏輯柵極的輸出節(jié)點的第二板。[0008]根據(jù)本發(fā)明的第四方面，提供了一種存儲器內(nèi)計算方法，包括：在復(fù)位階段期間，將用于存儲器內(nèi)計算存儲單元列的讀取位線充電到電源電壓，同時每個存儲器內(nèi)計算存儲單元中的電容器的第一板連接到讀取位線并且每個存儲器內(nèi)計算存儲單元中的每個電容器的第二板接地；在每個存儲器內(nèi)計算存儲單元中的復(fù)位階段之后的計算階段期間，將輸入矢量的對應(yīng)位與存儲器內(nèi)計算存儲單元的經(jīng)存儲位相乘，以通過乘法信號驅(qū)動存儲器內(nèi)計算存儲單元的電容器的第二板，同時讀取位線保持充電到電源電壓；并且在計算階段之后的累加階段，將讀取位線與電源電壓的電源節(jié)點隔離，同時每個存儲器內(nèi)計算存儲單元的電容器的第二板接地以在讀取位線上產(chǎn)生累加電壓。[0009]通過以下具體實施方式可以更好地理解這些和其他有利特征。7附圖說明[0010]圖1圖示了根據(jù)本發(fā)明的一個方面的第一存儲器內(nèi)計算位單元。[0011]圖2A圖示了根據(jù)本發(fā)明的一個方面的包括存儲器內(nèi)計算位單元陣列的乘法和累加電路。[0012]圖2B圖示了根據(jù)本發(fā)明的一個方面的乘法和累加電路的存儲器內(nèi)計算位單元列。[0013]圖3圖示了根據(jù)本發(fā)明的一個方面的第二存儲器內(nèi)計算位單元。[0014]圖4圖示了根據(jù)本發(fā)明的一個方面的第三存儲器內(nèi)計算位單元。[0015]圖5圖示了根據(jù)本發(fā)明的一個方面的第四存儲器內(nèi)計算位單元。[0016]圖6是根據(jù)本發(fā)明的一個方面的示例存儲器內(nèi)計算方法的流程圖。[0017]圖7圖示了一些示例電子系統(tǒng)，每個電子系統(tǒng)都包含根據(jù)本發(fā)明的一個方面的具有存儲器內(nèi)計算位單元陣列的乘法和累加電路。[0018]本發(fā)明的實施例及其優(yōu)點通過參考以下具體實施方式得到最好的理解。應(yīng)當(dāng)領(lǐng)會，相似的附圖標(biāo)記用于標(biāo)識附圖中的一個或多個附圖中所示的相似元件。具體實施方式[0019]提供了一種存儲器內(nèi)計算存儲單元，諸如存儲器內(nèi)計算位單元，其包括使用兩個交叉耦合的反相器來存儲位的SRAM單元。交叉耦合的反相器的中一個反相器使用經(jīng)存儲位驅(qū)動真(Q)輸出節(jié)點，而其余交叉耦合的反相器使用經(jīng)存儲位的補碼驅(qū)動補碼(QB)輸出節(jié)點。存儲器內(nèi)計算位單元還包括具有連接到讀取位線(RBL)的第一板的電容器。如本文中所之類的中間元件來實現(xiàn)。Q輸出節(jié)點通過諸如p型金屬氧化物半導(dǎo)體(PMOS)第一傳輸晶體管之類的第一傳輸晶體管耦合到電容器的第二板。同樣，QB輸出節(jié)點通過諸如PMOS第二傳輸晶體管之類的第二傳輸晶體管耦合到電容器的第二板。Q輸出節(jié)點在本文中也被表示為第一輸出節(jié)點。同樣，QB輸出節(jié)點在本文中也被表示為第二輸出節(jié)點。輸入矢量位控制第一傳輸晶體管的柵極，而輸入矢量位的補碼控制第二傳輸晶體管的柵極。[0020]用于電容器的第二板通過諸如具有由讀取字線(RWL)控制的柵極的n型金屬氧化物半導(dǎo)體(NMOS)復(fù)位晶體管的復(fù)位晶體管耦合到地。在存儲器內(nèi)計算位單元的復(fù)位階段，讀取位線被充電高到電源電壓VDD,而讀取字線被斷言到電源電壓VDD以對電容器進行充電。在復(fù)位階段之后的計算階段期間，讀取字線被放電以關(guān)斷復(fù)位晶體管，而讀取位線保持被充電到電源電壓VDD。如果輸入矢量位和經(jīng)存儲位都為真，則第一傳輸晶體管導(dǎo)通以將電容器的第二板充電到電源電壓VDD。同樣，如果輸入矢量位和經(jīng)存儲位都為假，則第二傳輸晶體管被導(dǎo)通以對電容器的第二板進行充電。由于電容器的第一板在計算階段期間保持連如果輸入矢量位和經(jīng)存儲位具有互補值，則在計算階段期間，第一傳輸晶體管和第二傳輸晶體管都不導(dǎo)通。在這種情況下，電容器的第二板保持被放電，以使電容器保持被充電到電[0021]如果輸入矢量位是低電平有效信號，則存儲器內(nèi)計算單元在計算階段期間實現(xiàn)輸入矢量位和經(jīng)存儲位的異或非(XNOR),其中如果輸入矢量位和經(jīng)存儲位具有相同的二進制值，則獲得邏輯真輸出(電容器充電),而如果輸入矢量位和經(jīng)存儲位不具有相同的二進制8值，則獲得邏輯假輸出(電容器放電)。如果輸入矢量位是高電平有效信號，則存儲器內(nèi)計算位單元可能會實現(xiàn)經(jīng)存儲位和輸入矢量位的異或(XOR)。[0022]所得存儲器內(nèi)計算位單元相當(dāng)有利，因為所得電容器為全軌充電(即，要么充電到出，無需將用于導(dǎo)通復(fù)位晶體管的讀取字線斷言提升到電源電壓VDD以上。最后，復(fù)位晶體管以及存儲器內(nèi)計算位單元中的其余晶體管都可以是高壓(厚氧化物)晶體管以限制泄漏。現(xiàn)在對一些示例存儲器內(nèi)計算位單元進行更詳細(xì)的討論。[0023]現(xiàn)在，轉(zhuǎn)向附圖，圖1中示出了示例存儲器內(nèi)計算位單元100。一器105將經(jīng)存儲位存儲在真實輸出節(jié)點Q上并且還將該位的補碼存儲在補碼輸出節(jié)點QB上。取晶體管M1和M2時，經(jīng)存儲位從位線BL和補碼位線BLB寫入到存儲器內(nèi)計算位單元100中。存取晶體管M1在本文中也被表示為第一存取晶體管。同樣，存取晶體管M2在本文中也被表QB連接到PMOS第二傳輸晶體管P2的源極，而PMOS第的第二板和復(fù)位晶體管M3的漏極。預(yù)充電字線PCWL上的低電平有效輸入矢量位控制第一傳輸晶體管P1的柵極。同樣，補碼預(yù)充電字線PCWLB上的低電平有效[0024]電容器C的第一板連接到讀取位線RBL。在計算階段之前，電容器C在用于存儲器內(nèi)計算位單元100的復(fù)位階段被復(fù)位。在復(fù)位階段期間，復(fù)位線上攜載的復(fù)位信號被斷言以關(guān)閉連接在讀取位線與電源電壓VDD的節(jié)點之間的開關(guān)S1。因此，讀取位線在復(fù)位階段期間被充電到電源電壓VDD。當(dāng)復(fù)位信號被斷言時，連接到復(fù)位晶體管M3的柵極的讀取字線也被斷言。復(fù)位晶體管M3的源極接地，以使當(dāng)讀取字線被斷言時，復(fù)位晶體管M3導(dǎo)通以將電容器C的第二板接地。因此，電容器C在復(fù)位階段期間被充電到電源電壓VDD。在復(fù)位階段期間，預(yù)充電字線和補碼預(yù)充電字線都被充電到電源電壓VDD,以維持傳輸晶體管P1和P2都關(guān)斷。[0025]在計算經(jīng)存儲位和輸入矢量位的二進制乘法的計算階段中，預(yù)充電字線和補碼預(yù)充電字線根據(jù)輸入矢量位的值進行充電，同時復(fù)位信號被斷言以保持讀取位線被充電到電一個低電平有效實施例中，如果輸入矢量位為真，則預(yù)充電字線被放電。同時，補碼預(yù)充電字線然后被充電高到電源電壓VDD。相反，在一個低電平有效實施例中，如果輸入矢量位為假，則預(yù)充電字線被充電到電源電壓VDD,而補碼預(yù)充電字線被放電。如果預(yù)充電字線由于輸入矢量位的真值而被放電并且經(jīng)存儲位也為真，則傳輸晶體管P1將導(dǎo)通以將電容器C的于第二板的充電而被放電。當(dāng)經(jīng)存儲位和輸入矢量位都為假時，電容器C發(fā)生相同的放電。在這種情況下，第二傳輸晶體管P2在計算階段期間導(dǎo)通以對電容器的第二板進行充電。但是如果輸入矢量位和經(jīng)存儲位具有互補的二進制值，則傳輸晶體管P1和P2都不會導(dǎo)通。然后，第二板保持被放電，以使電容器C保持被充電。因此，所得乘法是輸入矢量位和經(jīng)存儲位9算位單元100依據(jù)乘法結(jié)果維持其電容器的電荷或使其電容器放電，并且在累加階段期間[0029]累加階段中的列230的讀取位線上的電壓在其經(jīng)存儲位與輸入矢量din225相乘中，每個電容器C可以使用變?nèi)荻O管、金屬-絕緣體-金屬電容器或其他合適結(jié)構(gòu)來實現(xiàn)。線性度還取決于ADC205.為了減少每個ADC205所需的管芯空間并且提高線性度，可以修改存儲器內(nèi)計算位單元100,使得電容器C可以如下用于ADC205的操作中。圖3中示出了示例經(jīng)修改存儲器內(nèi)計算位單元300。如針對存儲器內(nèi)計算位單元100所討論的，可以對存儲電源節(jié)點而其漏極連接到電容器C的第二板。另外，開關(guān)S1被實現(xiàn)為PMOS晶體管P4,如圖2B所示。[0031]晶體管P3的添加也是有利的，因為電容器C可以作為電容器數(shù)模轉(zhuǎn)換器(CDAC)的器內(nèi)計算位單元的列300已經(jīng)使用累加階段中跨越列的乘法結(jié)果對它們的讀取位線進行充電之后，讀取字線電壓可以由另一電容器(未圖示)采樣。通過由該附加電容器捕獲的經(jīng)采樣電壓，讀取位線然后可以被放電到地。然后，可以通過導(dǎo)通列中選定的存儲器內(nèi)計算位單元300中的晶體管P3將電容器C中的選定電容器C的第二板驅(qū)動到電源電壓VDD來選擇性地升高所得經(jīng)采樣電壓。具體地，諸如由有限狀態(tài)機(未圖示)控制的DAC信號BTP被放電以用于選定存儲器內(nèi)計算位單元300以升高來自列乘法的經(jīng)采樣電壓。列中剩余存儲器內(nèi)計算位單元300可能會浮動其電容器C的第二板，以便不影響期望升高?？商娲?，可以通過斷言它們的DAC信號BTP導(dǎo)通選定存儲器內(nèi)計算位單元300中的復(fù)位晶體管M3以將選定電容器C的第二板接地來選擇性地減小經(jīng)采樣電壓。在具有128行存儲器內(nèi)計算位單元300的實施例加或減少分辨率。[0032]無論是否包括晶體管P3,本文中所公開的存儲器內(nèi)計算位單元乘法不限于使用傳輸晶體管P1和P2來驅(qū)動對應(yīng)電容器C的第二板。例如，計算存儲器中位單元100可以修改為使用如圖4所示的存儲器內(nèi)計算位單元400的傳輸柵極替換傳輸晶體管P1和P2。傳輸柵極還確保全軌信號(地或電源電壓VDD)被傳遞到電容器C的第二板。具體地，第一傳輸柵極T1控制交叉耦合的反相器105的Q輸出節(jié)點上的經(jīng)存儲位是否可以通過以影響電容器C的第二板電壓。同樣，第二傳輸柵極T2控制QB輸出節(jié)點上的經(jīng)存儲位的補碼是否可以通過以影響電打開還是關(guān)閉。[0033]輸入位控制預(yù)充電字線PCWLA的狀態(tài)。同樣，輸入位的補碼控制補碼預(yù)充電字線低電平有效)輸入位為真而關(guān)閉，并且使得第一傳輸柵極T1響應(yīng)于輸入位為假而打開。輸入位(例如，輸入矢量位)可以是低電平有效或高電平有效，這取決于是需要基于XNOR的乘法[0034]這種耦合在第二傳輸柵極T2中被反轉(zhuǎn)，以使驅(qū)動第二傳輸柵極T2中的PMOS晶體管是預(yù)充電字線PCWLA。因此，第二傳輸柵極T2被配置為使得第二傳輸柵極T2響應(yīng)于補碼輸入矢量位為真而關(guān)閉，并且使得第二傳輸柵極響應(yīng)于補碼輸入矢量位為假而打開。在存儲器11有一個傳輸柵極將被關(guān)閉，而另一傳輸柵極將被打開，這取決于輸入位的二進制狀態(tài)。存儲器內(nèi)計算位單元400中的剩余部件如關(guān)于存儲器內(nèi)計算位單元100所討論的那樣。為了說明[0035]還可以修改存儲器內(nèi)計算位單元300以包括第一傳輸柵極T1和第二傳輸柵極T2,如針對圖5中的存儲器內(nèi)計算位單元500所示。存儲器內(nèi)計算位單元500中的剩余部件針對圖3所討論的。為了說明清楚，存取晶體管M1和M2、寫入字線WWL以及位線BL和BLB未在圖5中示出。存儲器內(nèi)計算位單元500中的第一傳輸柵極T1和第二傳輸柵極T2的操作如關(guān)于存儲器內(nèi)計算位單元400所討論的。[0036]圖6中示出了示例存儲器內(nèi)計算方法的流程圖。該方法包括在復(fù)位階段期間發(fā)生的動作600,并且包括：將存儲器內(nèi)計算存儲單元列的讀取位線充電到電源電壓，同時每個存儲器內(nèi)計算存儲單元中的電容器的第一板連接到讀取位線，而每個存儲器內(nèi)計算存儲單元中的每個電容器的第二板接地。當(dāng)晶體管P4導(dǎo)通并且圖2B的列230的每個讀取字線被斷言時發(fā)生這種復(fù)位階段的示例。[0037]該方法還包括在復(fù)位階段之后的計算階段期間發(fā)生的動作605,并且包括對于每個存儲器內(nèi)計算存儲單元，將輸入矢量的對應(yīng)位與存儲器內(nèi)計算存儲單元的經(jīng)存儲位相乘以使用乘法信號驅(qū)動存儲器內(nèi)計算存儲單元的電容器的第二板，同時讀取位線保持充電到電源電壓。乘法信號的示例