10.1半導(dǎo)體存儲器

10.2可編程邏輯器件

第10章半導(dǎo)體存儲器和可編程邏輯器件第10章半導(dǎo)體存儲器和可編程邏輯器件

半導(dǎo)體存儲器是現(xiàn)代數(shù)字系統(tǒng)特別是計(jì)算機(jī)系統(tǒng)中的重要組成部件，它可用來存儲數(shù)據(jù)、資料、程序等二進(jìn)制信息。半導(dǎo)體存儲器的種類很多，從存、取功能的角度，可分為只讀存儲器(Read-onlyMemory，ROM)和隨機(jī)存取存儲器(RandomAccessMemory，RAM)兩大類。第10章半導(dǎo)體存儲器和可編程邏輯器件ROM主要由地址譯碼器、存儲矩陣及輸出緩沖器三部分組成。第10章半導(dǎo)體存儲器和可編程邏輯器件10.1.1只讀存儲器(ROM)存儲器的容量=2n×m

n為地址譯碼器輸入地址碼的位數(shù)，即地址線的條數(shù)。m為數(shù)據(jù)線的條數(shù)。第10章半導(dǎo)體存儲器和可編程邏輯器件1.掩模ROM10111000101A00A1D3D2D1D0100111110101地址數(shù)據(jù)表10－1ROM的數(shù)據(jù)表位線位線經(jīng)電阻接地輸出0（二極管陰極為0).當(dāng)字線有效時(shí)輸出為高電平，加在二極管陽極上，使二極管導(dǎo)通相當(dāng)于導(dǎo)線，將位線電平置成高電平，即輸出為1，因此有二極管的位線存儲1，沒有二極管的不存在這種情況，輸出（存儲)0。把上面4×4位ROM的每個(gè)輸入地址和對應(yīng)的緩沖器輸出數(shù)據(jù)列成表，就可以得到ROM的數(shù)據(jù)表，見表10-1所示。字線第10章半導(dǎo)體存儲器和可編程邏輯器件ROM的應(yīng)用

在實(shí)際應(yīng)用中，為了便于表達(dá)和設(shè)計(jì),通常將二極管ROM結(jié)構(gòu)圖中的地址譯碼器和存儲矩陣都轉(zhuǎn)化成二極管電路,再簡化成圖10-3所示的陣列形式。圖10－34×4二極管ROM陣列圖結(jié)論:可用ROM實(shí)現(xiàn)組合邏輯函數(shù)

第10章半導(dǎo)體存儲器和可編程邏輯器件表10-2全加器真值表10-4用ROM實(shí)現(xiàn)全加器例10-1試用ROM實(shí)現(xiàn)全加器。

解：表10-2為全加器真值表，根據(jù)真值表就可以畫出存儲器陣列圖，如圖10-4所示。

第10章半導(dǎo)體存儲器和可編程邏輯器件

PROM的存儲單元中的內(nèi)容全為1（或全為0）用戶在使用時(shí)可以根據(jù)需要，將某些單元的內(nèi)容進(jìn)行修改(此過程也稱為編程)。但只能編程一次。PROM的可編程存儲單元熔絲2.一次可編程ROM（PROM）

在沒有編程前，存儲矩陣中的全部存儲單元的熔絲都是連通的，即每個(gè)單元存儲的都是1。用戶使用時(shí)，只需按自己的需要，借助一定的編程工具，將某些存儲單元上的熔絲用大電流燒斷，該用戶存儲的內(nèi)容就變?yōu)?。熔絲燒斷后不能再接上，故PROM只能進(jìn)行一次編程。第10章半導(dǎo)體存儲器和可編程邏輯器件3.光可擦除可編程ROM（EPROM）當(dāng)所存數(shù)據(jù)需要更新時(shí)，可以用特定的方法擦除并重寫。最早出現(xiàn)的是用紫外線照射擦除的EPROM。芯片的封裝外殼裝有透明的石英蓋板。當(dāng)用紫外線照射后，存儲內(nèi)容被整片擦除，之后可以再次編程。數(shù)據(jù)寫入后，需用不透明的膠帶將石英蓋板遮蔽，以防數(shù)據(jù)丟失。4．電可擦除可編程ROM（E2PROM）可以在線進(jìn)行擦除和編程，可以全部擦除，也可以按字節(jié)擦除和寫入，并且速度快，反復(fù)擦寫次數(shù)多。5．快閃存儲器（FLASH）快閃存儲器簡稱閃存?？扉W存儲器是按塊擦除，按位編程，能以閃電般的速度一次擦除一個(gè)塊，因而被稱為“閃存”?？扉W存儲器存儲容量大，數(shù)據(jù)保存時(shí)間長，讀寫速度快，可反復(fù)擦除百萬次以上。

隨機(jī)讀/寫存儲器，可以從任意選定的單元讀出數(shù)據(jù)，或?qū)?shù)據(jù)寫入任意選定的存儲單元。讀、寫方便，使用靈活；但一旦斷電，所存儲的信息就會丟失。RAM電路結(jié)構(gòu)由存儲矩陣、地址譯碼器和讀寫控制電路三部分組成第10章半導(dǎo)體存儲器和可編程邏輯器件10.1.2隨機(jī)存取存儲器（RAM）第10章半導(dǎo)體存儲器和可編程邏輯器件靜態(tài)存儲器（SRAM）

利用基本RS觸發(fā)器存儲信息，保存的信息不易失。

動態(tài)存儲器（DRAM）

利用內(nèi)部電容作為基本的存儲器件RAM的存儲單元

（按工作原理分）

動態(tài)存儲單元由于電容的電量很小，以及漏電流的存在，為了保持信息，必須定時(shí)地給電容充電，通常稱為刷新。

PLD是一種新型半導(dǎo)體數(shù)字集成電路,用戶可以利用軟、硬件開發(fā)工具對器件進(jìn)行設(shè)計(jì)和編程，使之實(shí)現(xiàn)所需要的邏輯功能。

第10章半導(dǎo)體存儲器和可編程邏輯器件10.2可編程邏輯器件第10章半導(dǎo)體存儲器和可編程邏輯器件

對PLD進(jìn)行邏輯描述時(shí)采用了一種與傳統(tǒng)方法不同的方式，如圖10－13所示。

第10章半導(dǎo)體存儲器和可編程邏輯器件10.2.2簡單可編程邏輯器件

(a)PROM的陣列結(jié)構(gòu)(b)PLA的陣列結(jié)構(gòu)

(c)PAL、GAL的陣列結(jié)構(gòu)1.PROM2.PLA3.PAL4.GAL第10章半導(dǎo)體存儲器和可編程邏輯器件4.通用陣列邏輯（GAL）在PAL的基礎(chǔ)上，設(shè)計(jì)出了通用陣列邏輯器件GAL。采用了EEPROM工藝，使得GAL具有了電可擦除重復(fù)編程的優(yōu)點(diǎn)。GAL仍沿用了PAL與陣列可編程、或陣列固定的結(jié)構(gòu)，但在輸出結(jié)構(gòu)上進(jìn)行了較大改進(jìn)，增加了輸出邏輯宏單元OLMC。圖10-15是邏輯宏單元OLMC的邏輯結(jié)構(gòu)圖。OLMC由或門，異或門，D觸發(fā)器和4個(gè)多路開關(guān)（MUX）組成。4個(gè)多路開關(guān)通過不同的選擇方式可以將OLMC設(shè)置為多種組態(tài)?？梢耘渲脼閷Ｓ媒M合輸出、專用輸入、組合輸出雙向口、寄存器輸出、寄存器輸出雙向口等，為邏輯電路設(shè)計(jì)提供了極大的靈活性。GAL的出現(xiàn)完全取代了PAL，是簡單PLD的里程碑。圖10-15邏輯宏單元OLMC結(jié)構(gòu)

CPLD是基于乘積項(xiàng)，即與、或陣列來完成邏輯功能的，由輸入緩沖、與陣列、或陣列和輸出結(jié)構(gòu)四部分組成。第10章半導(dǎo)體存儲器和可編程邏輯器件10.2.3復(fù)雜可編程邏輯器件CPLD的基本結(jié)構(gòu)框圖1.CPLD

CPLD一般包括三部分：邏輯陣列塊（LAB）I/O控制模塊可編程連線陣列（PIA）邏輯陣列塊能有效實(shí)現(xiàn)各種邏輯功能，邏輯塊之間使用可編程內(nèi)部連線實(shí)現(xiàn)互相連接。第10章半導(dǎo)體存儲器和可編程邏輯器件CPLD的結(jié)構(gòu)圖FPGA是目前發(fā)展最快、邏輯規(guī)模最大、適用范圍最廣的PLD器件。大部分FPGA采用了基于SRAM的查找表（LUT）邏輯結(jié)構(gòu)，LUT是可編程的最小單元。一個(gè)4輸入查找表可以實(shí)現(xiàn)4個(gè)輸入變量的任何邏輯功能。第10章半導(dǎo)體存儲器和可編程邏輯器件2.現(xiàn)場可編程門陣列FPGA

FPGA的查找表結(jié)構(gòu)

Cyclone系列是Altera公司的一款低成本、高性價(jià)比的FPGA，其結(jié)構(gòu)如圖所示。它主要由邏輯陣列塊（LAB）、嵌入式存儲塊（EAB）、I/O單元（IOC）等組成。第10章半導(dǎo)體存儲器和可編程邏輯器件FPGA

第10章半導(dǎo)體存儲器和可編程邏輯器件盡管FPGA和CPLD都是可編程邏輯器件，有很多共同特點(diǎn)，但由于CPLD和FPGA結(jié)構(gòu)上的差異，具有各自的特點(diǎn):1）CPLD更適合完成各種算法和組合邏輯，F(xiàn)PGA更適合于完成時(shí)序邏輯。2）CPLD的連續(xù)式布線結(jié)構(gòu)決定了它的時(shí)序延遲是均勻的和可預(yù)測的，而FPGA的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測性。3）在編程上FPGA比CPLD具有更大的靈活性。4）FPGA的集成度比CPLD高，具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實(shí)現(xiàn)。5）CPLD比FPGA使用起來更方便。CPLD的編程采用E2PROM或FL