PCBEMC設(shè)計(jì)規(guī)范

目錄

第一部分布局

1層的設(shè)立

1.1合理的層數(shù)

1.1.1Vcc、GND的層數(shù)

1.1.2信號(hào)層數(shù)

1.2單板的性能指標(biāo)與成本規(guī)定

1.3電源層、地層、信號(hào)層的相對(duì)位置

1.3.1Vcc>GND平面的阻抗以及電源、地之間的EMC環(huán)境問(wèn)題

1.3.2Vcc.GND作為參考平面，兩者的作用與區(qū)別

1.3.3電源層、地層、信號(hào)層的相對(duì)位置

2模塊劃分及特殊器件的布局

2.1模塊劃分

2.1.1按功能劃分

2.1.2按頻率劃分

2.1.3按信號(hào)類型分

2.1.4綜合布局

2.2特殊器件的布局

2.2.1電源部分

2.2.2時(shí)鐘部分

2.2.3電感線圈

2.2.4總線驅(qū)動(dòng)部分

2.2.5濾波器件

3濾波

3.1概述

3.2濾波器件

3.2.1電阻

3.2.2電感

3.2.3電容

3.2.4鐵氧體磁珠

3.2.5共模電感

3.3濾波電路

3.3.1濾波串路的形式

3.3.2濾波電路的布局與布線

3.4電容在PCB的EMC設(shè)計(jì)中的應(yīng)用

3.4.1濾波電容的種類

3.4.2電容自諧振問(wèn)題

3.4.3ESR對(duì)并聯(lián)電容幅頻特性的影響

3.4.4ESL對(duì)并聯(lián)電容幅頻特性的影響

3.4.5電容器的選擇

3.4.6去耦電容與旁路電容的設(shè)計(jì)建議

3.4.7儲(chǔ)能電容的設(shè)計(jì)

4地的分割與匯接

4.1接地的含義

4.2接地的R的

4.3基本的接地方式

4.3.1單點(diǎn)接地

4.3.2多點(diǎn)接地

4.3.3浮地

4.3.4以上各種方式組成的混合接地方式

4.4關(guān)于接地方式的一般選取原則

4.4.2背板接地方式

4.4.3單板接地方式

第二部分布線

1傳輸線模型及反射、串?dāng)_

1.1概述：

1.2傳輸線模型

1.3傳輸線的種類

1.3.1微帶線(microstrip)

1.3.2帶狀線(Stripline)

1.3.3嵌入式微帶線

1.4傳輸線的反射

1.5串?dāng)_

2優(yōu)選布線層

2.1表層與內(nèi)層走線的比較

2.1.1微帶線(Microstrip)

2.1.3微帶線與帶狀線的比較

2.2布線層的優(yōu)先級(jí)別

3阻抗控制

3.1特性阻抗的物理意義

3.1.1輸入阻抗：

3.1.2特性阻抗

3.1.3偶模阻抗、奇模阻抗、差分阻抗

3.2生產(chǎn)工藝對(duì)對(duì)阻抗控制的影響

3.3差分阻抗控制

3.3.1當(dāng)介質(zhì)厚度為5mil時(shí)的差分阻抗隨差分線間距的變化趨勢(shì)

3.3.2當(dāng)介質(zhì)厚度為13mil時(shí)的差分阻抗隨差分線間距的變化趨勢(shì)

3.3.3當(dāng)介質(zhì)厚度為25mil時(shí)的差分阻抗隨差分線間距的變化趨勢(shì)

3.4屏蔽地線對(duì)阻抗的影響

3.4.1地線與信號(hào)線之間的間距對(duì)信號(hào)線阻抗的影響

3.4.2屏蔽地線線寬對(duì)阻抗的影響

3.5阻抗控制案例

4特殊信號(hào)的解決

5過(guò)孔

5.1過(guò)孔模型

5.1.1過(guò)孔的數(shù)學(xué)模型

5.1.2對(duì)過(guò)孔模型的影響因素

5.2過(guò)孔對(duì)信號(hào)傳導(dǎo)與輻射發(fā)射影響

5.2.1過(guò)孔對(duì)阻抗控制的影響

5.2.2過(guò)孔數(shù)量對(duì)信號(hào)質(zhì)量的影響

6跨分割區(qū)及開(kāi)槽的解決

6.1開(kāi)槽的產(chǎn)生

6.1.1對(duì)電源/地平面分割導(dǎo)致的開(kāi)槽

6.2開(kāi)槽對(duì)PCB板EMC性能的影響

6.2.1高速信號(hào)與低速信號(hào)的面電流分布

6.2.2分地”的概念

6.2.3信號(hào)跨越電源平面或地平面上的開(kāi)槽的問(wèn)題

6.3對(duì)開(kāi)槽的解決

6.3.1需要嚴(yán)格的阻抗控制的高速信號(hào)線，其軌線嚴(yán)禁跨分割走線

6.3.2當(dāng)PCB板上存在不相容電路時(shí)，應(yīng)當(dāng)進(jìn)行分地的解決

633當(dāng)跨開(kāi)槽走線不可避免時(shí)，應(yīng)當(dāng)進(jìn)行橋接

6.3.4接插件（對(duì)外）不應(yīng)放置在地層隔逢上

6.3.5高密度接插件的解決

6.3.6跨“靜地”分割的解決

7信號(hào)質(zhì)量與EMC7.1EMC簡(jiǎn)介

7.2信號(hào)質(zhì)量簡(jiǎn)介

7.3EMC與信號(hào)質(zhì)量的相同點(diǎn)

7.4EMC與信號(hào)質(zhì)量的不同點(diǎn)

7.5EMC與信號(hào)質(zhì)量關(guān)系小結(jié)

第三部分背板的EMC設(shè)計(jì)

1背板槽位的排列

1.1單板信號(hào)的互連規(guī)定

1.2單板板位結(jié)構(gòu)

1.2.1板位結(jié)構(gòu)影響；

1.2.2板間互連電平、驅(qū)動(dòng)器件的選擇

2背板的EMC設(shè)計(jì)

2.1接插件的信號(hào)排布與EMC設(shè)計(jì)

2.1.1接插件的選型

2.1.2接插件模型與針信號(hào)排布

2.2阻抗匹配

2.3電源、地分派

2.3.1電源分割及熱插拔對(duì)電源的影響

2.3.2地分割與各種地的連接

2.3.3屏蔽層

第四部分射頻PCB的EMC設(shè)計(jì)

1板材

1.1普通板材

1.2射頻專用板材

2隔離與屏蔽

2.1隔離

2.2器件布局

2.3敏感電路和強(qiáng)輻射電路

2.4屏蔽材料和方法

2.5屏蔽腔的尺寸

3濾波

3.1電源和控制線的濾波

3.2頻率合成器數(shù)據(jù)線、時(shí)鐘線、使能線的濾波

4接地

4.1接地分類

4.2大面積接地

4.3分組就近接地

4.4射頻器件接地

4.4接地時(shí)應(yīng)注意的問(wèn)題

4.5接地平面的分布

5布線

5.1阻抗控制

5.2轉(zhuǎn)角

5.3微帶線布線

5.4微帶線耦合器

5.5微帶線功分器

5.6微帶線基本元件

5.7帶狀線布線

5.8射頻信號(hào)走線兩邊包地銅皮

6其它設(shè)計(jì)考慮

第一部分布局

1層的設(shè)立在PCB的EMC設(shè)計(jì)考慮中，一方面涉及的便是層的設(shè)立；單板

的層數(shù)由電源、地的層數(shù)和信號(hào)層數(shù)組成；電源層、地層、信號(hào)層的相對(duì)位置以

及電源、地平面的分割對(duì)單板的EMC指標(biāo)至關(guān)重要。

1.1合理的層數(shù)根據(jù)單板的電源、地的種類、信號(hào)密度、板級(jí)工作頻率、有特

殊布線規(guī)定的信號(hào)數(shù)量，以及綜合單板的性能指標(biāo)規(guī)定與成本承受能力，擬定單

板的層數(shù)；對(duì)于EMC指標(biāo)規(guī)定苛刻（如：產(chǎn)品需認(rèn)證CISPR16cLASSB）而相

對(duì)成本能承受的情況下，適當(dāng)增長(zhǎng)地平面乃是PCB的EMC設(shè)計(jì)的殺手銅之一。

1.1.1Vcc、GND的層數(shù)單板電源的層數(shù)由其種類數(shù)量決定：對(duì)于單一電源供

電的PCB,一個(gè)電源平面足夠了；對(duì)于多種電源.若互不交錯(cuò)，可考慮采用電源

層分割（保證相鄰層的關(guān)鍵信號(hào)布線不跨分割區(qū)）；對(duì)于電源互相交錯(cuò)（特別是

象8260等IC,多種電源供電，且互相交錯(cuò)）的單板，則必須考慮采用2個(gè)或以上

的電源平面，每個(gè)電源平面的設(shè)立需滿足以下條件：?jiǎn)我浑娫椿蚨喾N互不交錯(cuò)

的電源；相鄰層的關(guān)鍵信號(hào)不跨分割區(qū)；地的層數(shù)除滿足電源平面的規(guī)定外，還

要考慮：元件面下面（第2層或倒數(shù)第2層）有相對(duì)完整的地平面；高頻、高速、

時(shí)鐘等關(guān)鍵信號(hào)有一相鄰地平面；關(guān)鍵電源有一相應(yīng)地平面相鄰（如48V與

BGND相鄰）。

1.1.2信號(hào)層數(shù)

在CAD室現(xiàn)行工具軟件中，在網(wǎng)表調(diào)入完畢后，EDA軟件能提供一布局、布線

密度參數(shù)報(bào)告，由此參數(shù)可對(duì)信號(hào)所需的層數(shù)有個(gè)大體的判斷；經(jīng)驗(yàn)豐富的

CAD工程師，能根據(jù)以上參數(shù)再結(jié)合板級(jí)工作頻率、有特殊布線規(guī)定的信號(hào)數(shù)

量以及單板的性能指標(biāo)規(guī)定與成本承受能力，最后擬定單板的信號(hào)層數(shù)。

信號(hào)的層數(shù)重要取決于功能實(shí)現(xiàn)，從EMC的角度，需要考慮關(guān)鍵信號(hào)網(wǎng)絡(luò)（強(qiáng)

輻射網(wǎng)絡(luò)以及易受干擾的小、弱信號(hào)）的屏蔽或隔離措施。

1.2單板的性能指標(biāo)與成本規(guī)定

面對(duì)日趨殘酷的通訊市場(chǎng)競(jìng)爭(zhēng)，我們的產(chǎn)品開(kāi)發(fā)面臨越來(lái)越大的壓力；時(shí)間、質(zhì)

量、成本是我們能否戰(zhàn)勝對(duì)手乃至生存的基本條件。對(duì)于高端產(chǎn)品，為了盡快將

質(zhì)量過(guò)硬的產(chǎn)品推向市場(chǎng)，適當(dāng)?shù)某杀驹鲩L(zhǎng)在所痛免；而對(duì)于成熟產(chǎn)品或價(jià)格壓

力較大的產(chǎn)品，我們必須盡量減少層數(shù)、減少加工難度，用性價(jià)比合適的產(chǎn)品參

與市場(chǎng)競(jìng)爭(zhēng)。對(duì)于消費(fèi)類產(chǎn)品，如，電視、VCD.計(jì)算機(jī)的主板一般都使用6層以

下的PCB板，并且會(huì)為了滿足大批量生產(chǎn)的規(guī)定、嚴(yán)格遵守有關(guān)工藝規(guī)范、犧

牲部分性能指標(biāo)。

1.3電源層、地層、信號(hào)層的相對(duì)位置

1.3.1Vcc>GND平面的阻抗以及電源、地之間的EMC環(huán)境問(wèn)題（此問(wèn)題有

待進(jìn)一步研究、以下列出現(xiàn)有部分觀點(diǎn)，僅供參考）*電源、地平面存在自身的

特性阻抗，電源平面的阻抗比地平面阻抗高；*為減少電源平面的阻抗，盡量將

PCB的主電源平面與其相應(yīng)的地平面相鄰排布并且盡量靠近，運(yùn)用兩者的耦合

電容，減少電源平面的阻抗；*電源地平面構(gòu)成的平面電容與PCB上的退耦電

容一起構(gòu)成頻響曲線比較復(fù)雜的電源地電容，它的有效退耦頻帶比較寬，（但存

在諧振問(wèn)題）。

1.3.2Vcc、GND作為參考平面，兩者的作用與區(qū)別電源、地平面均能用作參

考平面，且有一定的屏蔽作用；但相對(duì)而言，電源平面具有較高的特性阻抗，與

參考電平存在較大的電位勢(shì)差；從屏蔽的角度，地平面一般均作了接地解決，并

作為基準(zhǔn)電平參考點(diǎn)，其屏敝效果遠(yuǎn)遠(yuǎn)優(yōu)于電源平面；在選擇參考平面時(shí)，應(yīng)

優(yōu)選地平面。

1.3.3電源層、地層、信號(hào)層的相對(duì)位置對(duì)于電源、地的層數(shù)以及信號(hào)層數(shù)擬

定后，它們之間的相對(duì)排布位置是每一個(gè)EMC工程師都不能回避的話題；

a.單板層的排布一般原則：

元件面下面（第二層）為地平面，提供器件屏蔽層以及為頂層布線提供參考平面;

b.所有信號(hào)層盡也許與地平面相鄰.

c.盡量避免兩信號(hào)層直接相鄰.

d.主電源盡也許與其相應(yīng)地相鄰.

e.兼顧層壓結(jié)構(gòu)對(duì)稱.

a.對(duì)于母板的層排布，鑒于我司現(xiàn)有母板很難控制平行長(zhǎng)距離布線，對(duì)于板級(jí)

工作頻率在50MHZ以上的（50MHZ以下的情況可參照，適當(dāng)放寬），建議排布

原則：

b.元件面、焊接面為完整的地平面（屏蔽）；

b.無(wú)相鄰平行布線層.

c.所有信號(hào)層盡也許與地平面相鄰.

d.關(guān)鍵信號(hào)與地層相鄰，不跨分割區(qū).

注：具體PCB的層的設(shè)立時(shí)，要對(duì)以上原則進(jìn)行靈活掌握，在領(lǐng)略以上原則的基

礎(chǔ)上，根據(jù)實(shí)際單板的需求，如：是否需要一關(guān)鋌布線層、電源、地平面的分割

情況等，擬定層的排布，切忌生搬硬套，或摳住一點(diǎn)不放。鑒于篇幅有限，本文僅

列出一般原則，供大家參考。以下為單板層的排布的具體探討：*四層板，優(yōu)

選方案1,可用方案3。

方案電源層地層數(shù)信號(hào)層1234

奴數(shù)

1112SGPS

2112GSSP

3112SPGS

方案1TOPGNDPOWERBOTTOM此方案為現(xiàn)行四層PCB的主選層設(shè)立方

案，在元件面下有一地平面，關(guān)鍵信號(hào)優(yōu)選布TOP層；至于層厚設(shè)立，有以下

建議：滿足阻抗控制芯板(GND到POWER)不宜過(guò)厚，以減少電源、地平

面的分布阻抗；保證電源平面的去藕效果；為了達(dá)成一定的屏蔽效果，有人試

圖把電源、地平面放在TOP、BOTTOM層，即采用方案2:

GXD

S1

S2

POWER

此方案為了達(dá)成想要的屏蔽效果，至少存在以下缺陷：*電源、地相距過(guò)遠(yuǎn)，電

源平面阻抗較大*電源、地平面由于元件焊盤等影響，極不完整*由于參考面不

完整，信號(hào)阻抗不連續(xù)

事實(shí)上，由于大量采用表貼器件，對(duì)于器件越來(lái)越密的情況下，本方案的電源、

地幾乎無(wú)法作為完整的參考平面，預(yù)期的屏蔽效臭很難實(shí)現(xiàn)；

方案2使用范圍有限。但在個(gè)別單板中，方案2不失為最佳層設(shè)立方案。以下為

方案2在XX產(chǎn)品的接口濾波板中的使用案例；

案例(特例)：在XX產(chǎn)品的接口濾波板XXX的設(shè)計(jì)過(guò)程中，出現(xiàn)了以下情況：

A,整板無(wú)電源平面，只有GND.PGND各占一個(gè)平面；

B,整板走線簡(jiǎn)樸，但作為接口濾波板，布線的輻射必須關(guān)注;

C,該板貼片元件較少，多數(shù)為插件。

分析：1,由于該板無(wú)旦源平面，電源平面阻抗問(wèn)題也就不存在了；

2,由于貼片元件少（單面布局），若表層做平面層，內(nèi)層走

線，參考平面的完整

性基本得到保證，并且第二層可鋪銅保證少量頂層走線的參考平面；

3,作為接口濾波板,PCB布線的輻射必須關(guān)注，若內(nèi)層走線，

表層為GND.PGND,走線得到很好的屏蔽，傳輸線的輻射得到控制；

鑒于以上因素，在本板的層的排布時(shí)，我們決定采用方案2,即:GND、SI、S2、

FUND,由于表層仍有少量短走線，而底層則為完整的地平面，我們?cè)赟1布線層

鋪銅，保證了表層走線的參考平面；

在傳輸XX產(chǎn)品的五塊接口濾波板中，出于以上同樣的分析，設(shè)計(jì)人員吳均決定

采用方案2,同樣不失為層的設(shè)立經(jīng)典。

列舉以上特例，就是要告訴大家，要領(lǐng)略層的排布原則，而非機(jī)械照搬。

方案3:

TOP

GND

POWER

BOTTOM

此方案同方案1類似，合用于重要器件在BOTTOM布局或關(guān)鍵信號(hào)底層布線的

情況；一般情況下，限制使用此方案；

六層板，優(yōu)選方案3,可用方案1,備用方案2.4

方案電源地信號(hào)123456

1114S1GS2S3PS4

2114S1S2GPS3S4

3123S1G1S2PG2S3

4123S1G1S2G2PS3

對(duì)于六層板，優(yōu)先考慮方案3,優(yōu)選布線層S2,另一方面S3.S1。主電源及其相應(yīng)

的地布在4.5層，層厚沒(méi)立時(shí)，增大S2-P之間的間距，縮小P-G2之間的間距（相

應(yīng)縮小G1-S2層之間的間距），以減小電源平面的阻抗，減少電源對(duì)S2的影響；

在成本規(guī)定較高的時(shí)候，可采用方案1,優(yōu)選布線層S1.S2,另一方面S3.S4,與方

案1相比，方案2保證了電源、地平面相鄰，減少電源阻抗，但S1.S2.S3.S4所有

裸露在外，只有S2才有較好的參考平面；

對(duì)于局部、少量信號(hào)規(guī)定較高的場(chǎng)合，方案4比方案3更適合，它能提供極佳的

布線層S2o

*八層板：優(yōu)選方案2、3、可用方案1

方電地信12345678

案源號(hào)

1125S1G1S2S3PS4G2S5

2134S1G1S2G2PS3G3S4

3224S1G1S2P1G2S3P2S4

4224S1G1S2P1P2S3G3S4

5224S1G1P1S2S3G2P2S4

對(duì)于單電源的情況下，方案2比方案1減少了相鄰布線層，增長(zhǎng)了主電源與相應(yīng)

地相鄰，保證了所有信號(hào)層與地平面相鄰，代價(jià)是：犧牲一布線層；對(duì)于雙電

源的情況，推薦采用方案3,方案3兼顧了無(wú)相鄰布線層、層壓結(jié)構(gòu)對(duì)稱、主電

源與地相鄰等優(yōu)點(diǎn)，但S4應(yīng)減少關(guān)鍵布線；方案4:無(wú)相鄰布線層、層壓結(jié)構(gòu)

對(duì)稱，但電源平面阻抗較高；應(yīng)適當(dāng)加大3-4.5-6,縮小2-3.6-7之間層間距；方

案5:與方案4相比，保證了電源、地平面相鄰；但S2.S3相鄰，S4以P2作參考

平面；對(duì)于底層關(guān)鍵布線較少以及S2.S3之間的線間竄擾能控制的情況下此方案

可以考慮。

*十層板：推薦方案2.3.可用方案1.4

方案電地信12345678910

源號(hào)

1136S1G1S2S3G2PS4S5G3S6

2145S1G1S2G2S3G3PS4G4S5

3235S1G1S2P1S3G2P2S4G3S5

4244S1G1S2G3P1P2G3S3G4S4

方案3:擴(kuò)大3-4與7-8各自間距，縮小5-6間距，主電源及其相應(yīng)地應(yīng)置于6.7

層；優(yōu)選布線層S2.S3.S4,另一方面S1.S5；本方案適合信號(hào)布線規(guī)定相差不大

的場(chǎng)合，兼顧了性能、成本；推薦大家使用；但需注意避免S2.S3之間平行、長(zhǎng)

距離布線；

方案4:EMC效果極佳，但與方案3比，犧牲一布線層；在成本規(guī)定不高、EMC

指標(biāo)規(guī)定較高、且必須雙電源層的關(guān)鍵單板，建議采用此種方案;優(yōu)選布線層S2、

S3,對(duì)于單電源層的情況，一方面考慮方案2,另一方面考慮方案1。

方案1具有明顯的成本優(yōu)勢(shì)，但相鄰布線過(guò)多，平行長(zhǎng)線難以控制；

*十二二層，板：隹岸萬(wàn)耒2、：3,后Tffi；方案1、4、卷rW亍案三

方電地信12345689101112

案源號(hào)

1147S1G1S2G2S3PS4G3S5S6G4S7

2156S1G1S2G2S3G3PS4G4S5G5S6

3246S1G1S2G2S3PlG3S4P2S5G4S6

4255S1G1S2G2S3G3PlP2G4S4G5S5

5237S1G1S2S3PlG2S4S5P2S6G3S7

以上方案中，方案2.4具有極好的EMC性能，方案1.3具有較佳的性價(jià)比；

對(duì)于14層及以上層數(shù)的單板，由于其組合情況的多樣性，這里不再一一列舉。

大家可按照以上排布原則，根據(jù)實(shí)際情況具體分析。

以上層排布作為一般原則，僅供參考，具體設(shè)計(jì)過(guò)程中大家可根據(jù)需要的電源層

數(shù)、布線層數(shù)、特殊布線規(guī)定信號(hào)的數(shù)量、比例以及電源、地的分割情況，結(jié)合

以上排布原則靈活掌握；對(duì)于個(gè)別有爭(zhēng)議的內(nèi)容我們盡也許提供相關(guān)的實(shí)驗(yàn)數(shù)

據(jù)、案例，給予界定，在此之前，建議大家優(yōu)選推薦方案。

2模塊劃分及特殊器件的布局

談PCB的EMC設(shè)計(jì)，不能不談PCB的模塊劃分及關(guān)鍵器件的布局。這一方面是

某些頻率發(fā)生器件、驅(qū)動(dòng)器、電源模塊、濾波器件等在PCB上的相對(duì)位置和方

向都會(huì)對(duì)電磁場(chǎng)的發(fā)射和接受產(chǎn)生巨大影響，另一方面以上布局的優(yōu)劣將直接

影響到布線的質(zhì)量。

2.1模塊劃分

2.1.1按功能劃分

各種電路模塊實(shí)現(xiàn)不同的功能，比如說(shuō)時(shí)鐘電路；放大電路；驅(qū)動(dòng)電路；A/DD/A

轉(zhuǎn)換電路；I/O電路、開(kāi)關(guān)電源、濾波電路等等。

一個(gè)完整的設(shè)計(jì)也許包含了其中多種功能的電路模塊。在進(jìn)行PCB設(shè)計(jì)時(shí)，我

們可依據(jù)信號(hào)流向，對(duì)整個(gè)電路進(jìn)行模塊劃分。從而保證整個(gè)布局的合理性，達(dá)

成整體布線途徑短，各個(gè)模塊互不交錯(cuò)，減少模塊間互相干擾的也許

性。2.1.2按頻率劃分

按照信號(hào)的工作頻率和速率可以對(duì)電路模塊進(jìn)行劃分：高、中、低漸次展開(kāi)，互

不交錯(cuò)。

2.1.3按信號(hào)類型分

按信號(hào)類型可以分為數(shù)字電路和模擬電路兩部分。

為了減少數(shù)字電路對(duì)模擬電路的干擾，使他們能和平共處、達(dá)成兼容狀態(tài)，在

PCB布局時(shí)需要給他們定義不同的區(qū)域，從空間上進(jìn)行必要的隔離，減小互相之

間的耦合。對(duì)于數(shù)、模轉(zhuǎn)換電路，如A/D.D/A轉(zhuǎn)換電路，應(yīng)當(dāng)布放在數(shù)字電路和

模擬電路的交界處，器件布放的方向應(yīng)以信號(hào)的流向?yàn)榍疤幔剐盘?hào)引線最短,

并使模擬部分的管腳位于模擬地上方，數(shù)字部分的管腳位于數(shù)字地上方。

2.1.4綜合布局

電路布?局的一個(gè)原則，就是應(yīng)當(dāng)按照信號(hào)流向關(guān)系，盡也許做到使關(guān)鍵的高速信

號(hào)走線最短，另一方面考慮電路板的整齊、美觀。時(shí)鐘信號(hào)應(yīng)盡也許短，若時(shí)鐘

走線無(wú)法縮短，則應(yīng)在時(shí)鐘線的兩側(cè)加屏蔽地線。對(duì)于比較敏感的信號(hào)線，也應(yīng)

考慮屏蔽措施。

時(shí)鐘電路具有較大的對(duì)外輻射，會(huì)對(duì)一些較敏感的電路，特別是模擬電路產(chǎn)生較

大的影響，因此在電路布局時(shí)應(yīng)讓時(shí)鐘電路遠(yuǎn)離其他無(wú)關(guān)電路；為了防止時(shí)鐘信

號(hào)的對(duì)外輻射，時(shí)鐘電路一般應(yīng)遠(yuǎn)離I/O電路和電纜連接潛。

低頻數(shù)字I/O電路和模擬I/O電路應(yīng)靠近連接器布放，時(shí)鐘電路、高速電路和存

儲(chǔ)器等器件常布放在電路板的最靠近里邊（遠(yuǎn)離拉手條）的位置；中低速邏輯電

路一般放在電路板的中間位置；假如有A/D、D/A電路，則一般放在電路板最中

間的位置。

下面是一些基本要點(diǎn)：

1.區(qū)域分割，不同功能種類的電路應(yīng)當(dāng)位于不同的區(qū)域，如對(duì)數(shù)字電路、模擬電

路、接口電路、時(shí)鐘、電源等進(jìn)行分區(qū)。

2.數(shù)、模轉(zhuǎn)換電路應(yīng)布放在數(shù)字電路區(qū)域和模擬電路區(qū)域的交接處。

3.時(shí)鐘電路、高速電路、存儲(chǔ)器電路應(yīng)布放在電路板最靠近里邊（遠(yuǎn)離拉手條）

的位置；低頻I/O電路和模擬I/O電路應(yīng)靠近HEAD頭布放。

4.應(yīng)當(dāng)采用基于信號(hào)流的布局，使關(guān)鍵信號(hào)和高頻信號(hào)的連線最短.而不是一

方面考慮電路板的整齊、美觀。

5.功率放大與控制驅(qū)動(dòng)部分遠(yuǎn)離屏蔽體的局部開(kāi)孔，并盡快離開(kāi)本板。

6.晶振、晶體等就近相應(yīng)的IC放置。

7.基準(zhǔn)電壓源（模擬電壓信號(hào)輸入線、A/D變換參考電源）要盡量遠(yuǎn)離數(shù)字信號(hào)。

2.2特殊器件的布局

2.2.1電源部分

在分散供電的單板上都要一個(gè)或者多個(gè)DC/DC電源模塊，加上與之相關(guān)的電路,

如濾波，防護(hù)等電路共同構(gòu)成單板電源輸入部分。

現(xiàn)代的開(kāi)關(guān)電源是EM［產(chǎn)生的重要源頭，干擾頻帶可以達(dá)成300MHz以上，系統(tǒng)

中多個(gè)單板都有自己獨(dú)立的電源，但干擾卻能通過(guò)背板或空間傳播到其他的單

板上，而單板供電線路越長(zhǎng)，產(chǎn)生的問(wèn)題越大，所以電源部分必須安裝在單板電

源入口處。假如存在大面積的電源部分，也規(guī)定統(tǒng)一放在單板一測(cè)。下面是一個(gè)

比較好的放置方法，

也是大多數(shù)單板所采用的方法；

背板

電源部分放置方向主要是考慮輸入輸出線的順暢，避免交叉U

另外，因?yàn)橥鶈伟宓碾娫床糠窒鄬?duì)比較獨(dú)立，而又常常會(huì)產(chǎn)生

EMI的問(wèn)題，所以推薦利用過(guò)孔帶或分割線將電源部分和其他電路部

分進(jìn)行隔離，見(jiàn)下圖：

電源部分

電源

入口

插座

背板

2.2.2時(shí)鐘部分

時(shí)鐘往往是單板最大的干擾源，也是進(jìn)行PCB設(shè)計(jì)時(shí)最需要特殊解決的地方。

布局時(shí)一方面要使時(shí)鐘源離單板板邊（特別是拉手條）距離盡量大，另一方面要

使時(shí)鐘輸出到負(fù)載的走線盡量短。在布線部分中，我們提到對(duì)時(shí)鐘線要優(yōu)先考慮

布內(nèi)層，并進(jìn)行必要的匹配、屏蔽等解決。2.2.3電感線圈線圈（涉及繼電器）

是最有效的接受和發(fā)射磁場(chǎng)的器件（在繼電器選型時(shí)應(yīng)盡量考慮采用固態(tài)繼電

器）。建議線圈放置在離EMI源盡量遠(yuǎn)的地方，這些發(fā)射源也許是開(kāi)關(guān)電源、時(shí)

鐘輸出、總線驅(qū)動(dòng)等。線圈下方PCB板上不能有高速走線或敏感的控制線，假

如不能避免，就一定要考慮線圈的方向問(wèn)題，要使場(chǎng)強(qiáng)方向和線圈的平面平行,

保證穿過(guò)線圈的磁力線最少。

2.2.4總線驅(qū)動(dòng)部分

隨著系統(tǒng)容量越來(lái)越大，總線速率越來(lái)越高，總線驅(qū)動(dòng)能力規(guī)定也越來(lái)越高，而

總線數(shù)量同時(shí)大量增長(zhǎng)，而總線匹配難以做到十分完美，所以一般總線驅(qū)動(dòng)器

（如16244）附近的輻射場(chǎng)強(qiáng)很高，在部分單板的測(cè)量過(guò)程中，我們總線驅(qū)動(dòng)部

分是時(shí)鐘之外的另一重要EMI源。

在布局上，規(guī)定總線驅(qū)動(dòng)部分離單板拉手條的距離盡量遠(yuǎn)，減小對(duì)系統(tǒng)外的輻射,

同時(shí)規(guī)定驅(qū)動(dòng)后信號(hào)到宿的距離盡量靠近.如下圖：

口

驅(qū)

口

動(dòng)

器

口

口

拉手條

背板

必要的時(shí)候可以考慮在大量的總線驅(qū)動(dòng)部分加局部屏蔽體。

2.2.5濾波器件

濾波措施是必不可少也是最常用的對(duì)策手段，原理設(shè)計(jì)中經(jīng)常是注意到了很多

的濾波措施，比如去耦電容、三端電容、磁珠，電源濾波，接口濾波等，但在進(jìn)行

PCB設(shè)計(jì)時(shí)，假如濾波器件的位置放置不妥，那么濾波效果將大打折扣，甚至起

不到濾波作用。

流波器件安裝的一般考慮是就近原則。例如：去耦電容要盡量靠近IC的電源管

腳；電源濾波要盡量靠近電源輸入或電源輸出；局部功能模塊的濾波要靠近模

塊的入口；對(duì)外接口的濾波（如磁珠等）要盡量靠近接插件等。下面的圖給

一個(gè)直觀的范例：

拉手條

背板

，，濾波單元

□3,X去耦電容

3濾波

3.1概述在PCB設(shè)計(jì)中，濾波既涉及專門的信號(hào)濾波器的設(shè)計(jì)，也涉及大量電

源濾波電容的使用。濾波是必不可少的：一方面，通過(guò)其它方式并不能完全克

制進(jìn)出設(shè)備的傳導(dǎo)噪聲，當(dāng)電氣信號(hào)進(jìn)出設(shè)備時(shí)，必須進(jìn)行有效地濾波；另一方

面，集成芯片的輸出狀態(tài)的變化或其它因素會(huì)使芯片供電電源上產(chǎn)生一定的噪

聲，并影響該芯片自身或其它芯片的正常工作。

3.2濾波器件

常用的濾波器件有很多種，涉及電阻、電感、電容、鐵氧體磁珠等。

3.2.1電阻

電阻不能單獨(dú)用來(lái)做漉波的用途，它一般與電容結(jié)合起來(lái)組成RC濾波網(wǎng)絡(luò)使

用。

3.2.2電感

電感的高、低頻特性如圖4所示。由于引線電阻（ESR）和寄生電容的存在，使

電感存在一個(gè)自諧振頻率fc,電感在低于fc的頻率范圍內(nèi)表現(xiàn)為電感的特性，但

在高于fc的頻率范圍內(nèi)，則表現(xiàn)為電容的特性。這是在計(jì)算濾波器的插入損耗時(shí)

需要特別注意的地方。

3.2.3電容

電容是在濾波電路中最為常用的器件。關(guān)于電容在后文中有具體地描述。

3.2.4鐵氧體磁珠

鐵氧體磁珠也是濾波常用的器件。用于電磁噪聲克制的鐵氧體是一種磁性材料,

由鐵、銀、鋅氧化物混合而成，具有很高的電阻率，較高的磁導(dǎo)率（約為

100-1500）o鐵氧體磁珠串接在信號(hào)或電源通路上，用于克制差模噪聲。當(dāng)電流

流過(guò)鐵氧體時(shí)，低頻電流可以幾乎無(wú)衰減地流過(guò)，但高頻電流卻會(huì)受到很大的損

耗，轉(zhuǎn)變成熱量散發(fā)。鐵氧體磁珠可以等效為電阻與電感的串聯(lián)，但電阻值與電

感值都是隨頻率而變化的。鐵氧體磁珠與普通的電感相比具有更好的高頻濾波

特性。鐵氧體在高頻時(shí)呈現(xiàn)電阻性，相稱于品質(zhì)因數(shù)很低的電感器，所以能在相

稱寬的頻率范圍內(nèi)保持較高的阻抗，從而提高高頻漉波效能。

3.2.5共模電感共模電感拈入傳輸導(dǎo)線對(duì)中，可以同時(shí)克制每根導(dǎo)線對(duì)地的共

模高頻噪聲。通常的做法是把兩個(gè)相同的線圈繞在同一個(gè)鐵氧體環(huán)匕鐵氧體磁

損較小，繞制的方法使得兩線圈在流過(guò)共模電流時(shí)磁環(huán)中的磁通互相會(huì)加，從而

具有相稱大的電感量，對(duì)共模電流起到克制作用，而當(dāng)兩線圈流過(guò)差模電流時(shí),

磁環(huán)中的磁通互相抵消，幾乎沒(méi)有電感量，所以差模電流可以無(wú)衰減地通過(guò)。

3.3濾波電路

3.3.1濾波電路的形式在EMC設(shè)計(jì)中，濾波的作用基本上是衰減高頻噪聲，所

以濾波器通常都設(shè)計(jì)為低通濾波器。

3.3.2濾波電路的布局與布線濾波電路在布局布線時(shí)必須嚴(yán)格注意。

（1）濾波電路的地應(yīng)當(dāng)是一個(gè)低阻抗的地，同時(shí)不同的功能電路之間不能存在

共地阻抗；

（2）濾波電路的輸入瑜出不能互相交叉走線，應(yīng)當(dāng)加以隔離；

（3）在濾波電路的設(shè)計(jì)中，同時(shí)應(yīng)當(dāng)注意使信號(hào)途徑盡量短、盡量簡(jiǎn)潔；盡量

減小濾波電容的等效串聯(lián)電感和等效串聯(lián)電阻；

（4）接口濾波電路應(yīng)當(dāng)盡量靠近接插件。

3.4電容在PCB的EMC設(shè)計(jì)中的應(yīng)用

3.4.1濾波電容的種類

電容在PCB的EMC設(shè)計(jì)中是使用最為廣泛的器件。電容按功能的不同可以分為

三種：

去耦（Decouple）：打破系統(tǒng)或電路的端口之間的耦合，以保證正常的操作，

旁路（Bypass）:在瞬態(tài)能量產(chǎn)生的地方為其提供一個(gè)到地的低阻抗通路。是良

好退耦的必備條件之一。

儲(chǔ)能（Bulk）:儲(chǔ)能電容可以保證在負(fù)載快速變到最重時(shí)電壓不會(huì)下跌。

3.4.2電容自諧振問(wèn)題

我們用來(lái)濾波的電容器并不是抱負(fù)的電容器，在系統(tǒng)中實(shí)際表現(xiàn)為抱負(fù)電容與

電感和電阻的串聯(lián)。

3.4.3ESR對(duì)并聯(lián)電容幅頻特性的影響

阻抗的峰值與電容器的ESR的值成反比，隨著單板設(shè)計(jì)水平與器件性能的提

高，

并聯(lián)電容的阻抗的峰值將會(huì)隨著ESR的減小而增長(zhǎng)，并聯(lián)諧振峰值的形狀與位

置取決于PCB板的設(shè)計(jì)與電容的選擇。

克?幾條原則應(yīng)當(dāng)了解：

1.隨著ESR的減小，諧振點(diǎn)的阻抗會(huì)減小，但反諧振點(diǎn)的阻抗會(huì)增大；

2.n個(gè)相同電容并聯(lián)使用時(shí)，最小阻抗也許小于ESR/n；

3.多個(gè)電容并聯(lián)時(shí)，阻抗并不一定發(fā)生在電容的諧振點(diǎn)；

4、對(duì)于給定數(shù)量的電容器，比較好的選擇是電容值在一個(gè)較大的范圍內(nèi)均勻展

開(kāi)，各個(gè)電容值的ESR適中；比較差的選擇是僅有少量的電容值，并且電容的

ESR都非常小。

3.4.4ESL對(duì)并聯(lián)電容幅頻特性的影響

電容封裝和結(jié)構(gòu)不同,ESL也不同。

電容的ESL與電容值一起決定電容器的諧振點(diǎn)與并聯(lián)電容器的反諧振點(diǎn)的頻率

范圍”在實(shí)際的設(shè)計(jì)中，應(yīng)當(dāng)盡量選用ESL小的電容器。

3.4.5電容器的選擇

對(duì)于RF設(shè)計(jì)而言，陶瓷電容器、聚酯纖維電容器和聚苯乙烯薄膜電容器都是很

好的選擇。

對(duì)于EMI濾波器來(lái)講，對(duì)電容器的介質(zhì)材料規(guī)定并不高，常見(jiàn)的X7R、Y5V和

Z5U等松散介質(zhì)都是不錯(cuò)的選擇；通常絕對(duì)的電容值、電容器的溫度系數(shù)、電壓

變化系數(shù)等并不重要。

3.4.6去耦電容與旁路電容的設(shè)計(jì)建議

1.以供應(yīng)商提供的產(chǎn)品資料上的自諧振特性為基礎(chǔ)選擇電容，使之符合設(shè)計(jì)的時(shí)

鐘速率與噪聲頻率的需要。

2、在所需要的頻率范圍內(nèi)加盡也許多的電容。3、在盡也許靠近IC每個(gè)電源管

腳的地方，至少放一個(gè)去耦電容器，以減小寄生阻抗。

4.旁路電容與IC盡也許放在同一個(gè)PCB平面上。

5.對(duì)于多時(shí)鐘系統(tǒng)可以將電源平面作分割，對(duì)每一個(gè)部分使用一種對(duì)的容值的電

容器，被狹縫分隔的電源平面將一部分的噪聲與其他部分的敏感器件分隔開(kāi)來(lái),

同時(shí)提供了電容值的分離；

6、對(duì)于時(shí)鐘頻率在一個(gè)較寬的范圍內(nèi)變化的系統(tǒng)，旁路電容的選擇甚為困難。

一個(gè)較好的解決方法是將兩個(gè)容值上接近2：1的電容并聯(lián)放置，這樣做可以提

供一個(gè)較寬的低阻抗區(qū)，和一個(gè)較寬的旁路頻率。

3.4.7儲(chǔ)能電容的設(shè)計(jì)

儲(chǔ)能電容可以保證在負(fù)載快速變到最重時(shí)供電電壓不會(huì)下跌。儲(chǔ)能電容可分為

板極儲(chǔ)能電容、器件級(jí)儲(chǔ)能電容兩種：

A,板極儲(chǔ)能電容：保證負(fù)載快速變到最重時(shí)，單板各處供電電壓不會(huì)下跌。在高

頻、高速單板（以及條件允許的背板），建議均勻排布一定數(shù)量的較大容值的留

電容（luf、10uf、22uf、33uf）,以保證單板同一電壓的值保持一致。

B,器件級(jí)儲(chǔ)能電容：保證負(fù)載快速變到最重時(shí)，器件周邊各處供電電壓不會(huì)下

跌。對(duì)于工作頻率、速率較高、功耗較大的器件，建議在其周邊排放1—4個(gè)較

大容值的鋰電容（luf、l（）uf、22uf、33uf）,以保證器件快速變換時(shí)其工作電壓

保持不變。

儲(chǔ)能電容的設(shè)計(jì)應(yīng)當(dāng)與去耦電容的設(shè)計(jì)區(qū)別開(kāi)來(lái)。有以下設(shè)計(jì)建議：

1.當(dāng)單板上具有多種供電電壓時(shí)，對(duì)一種供電電壓儲(chǔ)能電容仍然只選用一種容值

的電容器，一般選用表貼封裝的Tantalum電容（鈕電容），可以根據(jù)需要選擇

10uf、22uf、33uf等;

2、不同供電電壓的芯片構(gòu)成一個(gè)群落，儲(chǔ)能電容在這個(gè)群落內(nèi)均勻分布。

4地的分割與匯接

接地是克制電磁干擾、提高電子設(shè)備EMC性能的重要手段之一。對(duì)的的接地既

能提高產(chǎn)品克制電磁干擾的能力，又能減少產(chǎn)品對(duì)外的EMI發(fā)射。

4.1接地的含義

電子設(shè)備的“地”通常有兩種含義：一種是“大地”（安全地），另一種是“系

統(tǒng)基準(zhǔn)地”（信號(hào)地）。接地就是指在系統(tǒng)與某個(gè)電位基準(zhǔn)面之間建立低阻為導(dǎo)

電通路?！敖哟蟮亍本褪且缘厍虻碾娢粸榛鶞?zhǔn)，并以大地作為零電位，把電子設(shè)

備的金屬外殼、電路基準(zhǔn)點(diǎn)與大地相連接。把接地平而與大地連接，往往是出于

以下考慮：

A,提高設(shè)備電路系統(tǒng)工作的穩(wěn)定性；

B,靜電泄放;

C,為操作人員提供安全保障。

在互換、接入網(wǎng)等產(chǎn)品中，一般單板的拉手條都通過(guò)拉手條的定位孔與保護(hù)地連

接，以便靜電瀉放。在做PON16的ESD實(shí)驗(yàn)。由于DMU的拉手條沒(méi)有接PGND

（本應(yīng)金屬化解決的定位孔被誤設(shè)計(jì)成非金屬化孔，致使該板的拉手條并未接

到保護(hù)地上）。故在機(jī)殼（局端或者遠(yuǎn)端）的后面板進(jìn)行靜電實(shí)驗(yàn)（接觸放電和空氣

放電）時(shí)，容易引起復(fù)位。更改焊盤設(shè)計(jì)，拉手條接PGND后，復(fù)位問(wèn)題解決,ESD

測(cè)試通過(guò)。

4.2接地的目的

A,安全考慮，即保護(hù)接地；

B,為信號(hào)電壓提供一個(gè)穩(wěn)定的零電位參考點(diǎn)（信號(hào)地或系統(tǒng)地）；

C,屏蔽接地。

4.3基木的接地方式

電子設(shè)備中有三種基本的接地方式：?jiǎn)吸c(diǎn)接地、多點(diǎn)接地、浮地。

4.3.1單點(diǎn)接地

單點(diǎn)接地是整個(gè)系統(tǒng)中，只有一個(gè)物理點(diǎn)被定義為接地參考點(diǎn)，其他各個(gè)需要接

地的點(diǎn)都連接到這一點(diǎn)上。

單點(diǎn)接地合用于頻率較低的電路中（1MHZ以下）。若系統(tǒng)的工作頻率很高，以

致工作波長(zhǎng)與系統(tǒng)接地引線的長(zhǎng)度可比擬時(shí)，單點(diǎn)接地方式就有問(wèn)題了。本地線

的長(zhǎng)度接近于1/4波長(zhǎng)時(shí)，它就象一根終端短路的傳輸線，地線的電流、電壓呈

駐波分布，地線變成了輻射天線，而不能起到“地”的作用。為了減少接地阻抗,

避免輻射.，地線的長(zhǎng)度應(yīng)小于1/20波長(zhǎng)。在電源電路的解決上，一般可以考慮單

點(diǎn)接地。對(duì)于我司大量采用的數(shù)字電路，由于其具有豐富的高次諧波，一般不建

議采用單點(diǎn)接地方式。

4.3.2多點(diǎn)接地

多點(diǎn)接地是指設(shè)備中各個(gè)接地點(diǎn)都直接接到距它最近的地平面上，使接地引線

的長(zhǎng)度最短。

多點(diǎn)接地電路結(jié)構(gòu)簡(jiǎn)樸，接地線上也許出現(xiàn)的高頻駐波現(xiàn)象顯著減少，合用于工

作頻率較高的（＞10MHZ）場(chǎng)合。但多點(diǎn)接地也許會(huì)導(dǎo)致設(shè)備內(nèi)部形成許多接地

環(huán)路，從而減少設(shè)備對(duì)外界電磁場(chǎng)的抵御能力。在多點(diǎn)接地的情況下，要注意地

環(huán)路問(wèn)題，特別是不同的模塊、設(shè)備之間組網(wǎng)時(shí)。

地線回路導(dǎo)致的電磁干擾：

抱負(fù)地線應(yīng)是一個(gè)冬電位、零阻抗的物理實(shí)體。但實(shí)際的地線自身既有電阻分量

又有電抗分量，當(dāng)有電流通過(guò)該地線時(shí)，就要產(chǎn)生電壓降。地線會(huì)與其他連線（信

號(hào)、電源線等）構(gòu)成回路，當(dāng)時(shí)變電磁場(chǎng)耦合到該回路時(shí)，就在地回路中產(chǎn)生感

應(yīng)電動(dòng)勢(shì)，并由地回路耦合到負(fù)載，構(gòu)成潛在的EMI威脅。

4.3.3浮地

浮地是指設(shè)備地線系統(tǒng)在電氣上與大地絕緣的一種接地方式。由于浮地自身的

一些弱點(diǎn)，不太適合于我司一般的大系統(tǒng)中，其接地方式很少采用，在此不作具

體介紹。

4.3.4以上各種方式組成的混合接地方式

4.4關(guān)于接地方式的一般選取原則：

對(duì)于給定的設(shè)備或系統(tǒng)，在所關(guān)心的最高頻率（相應(yīng)波長(zhǎng)為）入上，當(dāng)傳輸線的

長(zhǎng)度L〉

入，則視為高頻電路，反之，則視為低頻電路。根據(jù)經(jīng)驗(yàn)法則，對(duì)于多點(diǎn)接地是

指設(shè)備中各個(gè)接地點(diǎn)都直接接到距它最近的地平面上，使接地引線的長(zhǎng)度最短。

多點(diǎn)接地電路結(jié)構(gòu)簡(jiǎn)樸，接地線上也許出現(xiàn)的高頻駐波現(xiàn)象顯著減少，合用于工

作頻率較高的（＞10MHZ）場(chǎng)合。但多點(diǎn)接地也許會(huì)導(dǎo)致設(shè)備內(nèi)部形成許多接地

環(huán)路，從而減少設(shè)備對(duì)外界電磁場(chǎng)的抵御能力。在多點(diǎn)接地的情況下，要注意地

環(huán)路問(wèn)題，特別是不同的模塊、設(shè)備之間組網(wǎng)時(shí)。

地線回路導(dǎo)致的電磁干擾：

抱負(fù)地線應(yīng)是一個(gè)零電位、零阻抗的物理實(shí)體。但實(shí)際的地線自身既有電阻分量

又有電抗分量，當(dāng)有電流通過(guò)該地線時(shí)，就要產(chǎn)生電壓降。地線會(huì)與其他連線（信

號(hào)、電源線等）構(gòu)成回路，當(dāng)時(shí)變電磁場(chǎng)耦合到該回路時(shí)，就在地回路中產(chǎn)生感

應(yīng)電動(dòng)勢(shì)，并由地回路耦合到負(fù)載，構(gòu)成潛在的EMI威脅。

4.3.3浮地

浮地是指設(shè)備地線系統(tǒng)在電氣上與大地絕緣的一種接地方式。由于浮地自身的

一些弱點(diǎn)，不太適合于我司一般的大系統(tǒng)中，其接地方式很少采用，在此不作具

體介紹。

4.3.4以上各種方式組成的混合接地方式

4.4關(guān)于接地方式的一般選取原則：

對(duì)于給定的設(shè)備或系統(tǒng)，在所關(guān)心的最高頻率（相應(yīng)波長(zhǎng)為）入上，當(dāng)傳輸線的

長(zhǎng)度L）

入，則視為高頻電路，反之，則視為低頻電路。根據(jù)經(jīng)驗(yàn)法則，對(duì)于接相應(yīng)的

地）。

在電源、地的分割方面要注意切斷EMI通過(guò)參考平面從初級(jí)竄到次級(jí)的途徑，特

別是在濾波器、共模線圈、磁珠等器件的分割解決上。

第二部分布線

1傳輸線模型及反射、串?dāng)_1.1概述：

在高速數(shù)字電路PCB設(shè)計(jì)中，當(dāng)布線長(zhǎng)度大于20分之一波長(zhǎng)或信號(hào)延時(shí)超過(guò)6

分之一信號(hào)上升沿時(shí),PCB布線可被視為傳輸線。傳輸線有兩種類型:微帶線和帶

狀線。與EMC設(shè)計(jì)有關(guān)的傳輸線特性涉及：特性阻抗、傳輸延遲、固有電容和

固有電感。反射與串?dāng)_會(huì)影響信號(hào)質(zhì)量，同時(shí)從EMC的角度考慮，也是EMI的

重要來(lái)源。

1.2傳輸線模型

關(guān)于傳輸線的分布參數(shù)模型在CAD室《信號(hào)質(zhì)量控制流程》等資料中已行詳盡

介紹，此處從略。

1.3傳輸線的種類

1.3.1微帶線(microstrip)

定義：與參考平面相鄰的表層布線。

1.3.2帶狀線(Stripline)

定義：在兩參考平面之間的PCB布線

傳輸過(guò)程中的任何不均勻(如阻抗變化、直角拐隹)都會(huì)引起信號(hào)的反射，反射的

結(jié)果對(duì)模擬信號(hào)(正弦波)是形成駐波，對(duì)數(shù)字信號(hào)則表現(xiàn)為上升沿、下降沿的

振鈴和過(guò)沖。這種過(guò)沖一方面形成強(qiáng)烈的電磁干擾，另一方面對(duì)后級(jí)輸入電路的

保護(hù)二極管導(dǎo)致?lián)p傷甚至失效。

一般而言，過(guò)沖超過(guò)0.7V就應(yīng)采用措施。在下面的圖中，信號(hào)源阻抗、負(fù)載殂抗

是導(dǎo)致信號(hào)來(lái)回反射的因素。

由于反射而在信號(hào)的上升沿和下降沿引起上沖、下沖和振鈴，這些過(guò)沖和振鈴不

僅影響信號(hào)的完整性，并且是重要的EMI發(fā)射源,

1.5串?dāng)_

由于在相鄰PCB布線之間存在寄生電容CSV,高頻信號(hào)會(huì)通過(guò)CSV引起互相

干擾，在一路有脈沖信號(hào)通過(guò)時(shí)，另一路上在脈沖的上升沿和下降沿位置有干擾

脈沖出現(xiàn)，這就是PCB布線間的串?dāng)_。串?dāng)_一方面影響信號(hào)質(zhì)量，同時(shí)串?dāng)_林沖

也是EMI的重要發(fā)射源。

影響傳輸線間串?dāng)_的因數(shù)有：耦合長(zhǎng)度L、源端、負(fù)載端的輸入、輸出阻抗，介

電常數(shù)，傳輸線的寬度W、厚度T,與參考平面的高度H（換個(gè)角度：分布電

容CSV、寄生電容Cti、耦合電感L）2優(yōu)選布線層

對(duì)于時(shí)鐘、高頻、高速、小、弱信號(hào)而言，選擇合適的布線層相稱重要，對(duì)于那些

高速總線，其布線層的選擇同樣不能忽視；

1.3.3嵌入式微帶線1.4傳輸線的反射

讓我們先對(duì)表層與內(nèi)層的走線（即微帶線與帶狀線）進(jìn)行一些比較

2.1表層與內(nèi)層走線的比較

注：微帶線和帶狀線已在上一章中介紹過(guò)，為方便閱讀，此處再次附上。

2.1.1微帶線（Microstrip）

定義：與參考平面相鄰的表層布線。

2.1.3微帶線與帶狀線的比較

微帶線與帶狀線的比較：

1,微帶線的傳輸延時(shí)比帶狀線低（38.1（ps/inch））；

2,在給定特性阻抗的情況下，微帶線的固有電容比帶狀線?。?/p>

3,微帶線位于表層，直接對(duì)外輻射；帶狀線位于內(nèi)層，有參考平面屏蔽；

4,微帶線可視，便于調(diào)試；帶狀線不可視，調(diào)試不便；考慮到參考平面的屏蔽作

用，現(xiàn)有測(cè)試數(shù)據(jù)表白微帶線的輻射比帶狀線大20DB左右。

我們知道，EMI的對(duì)外傳播途徑重要有傳導(dǎo)和輻射兩種；對(duì)于傳輸線而言，這兩

種途徑也同樣存在；

對(duì)于帶狀線，由于其夾在兩平面之間，其輻射途徑得到較好的控制，其重要對(duì)外

傳播途徑為傳導(dǎo)，即我們需要重點(diǎn)考慮的是其供電過(guò)程中的電源、地的紋波以及

與相鄰走線之間的竄擾。

而對(duì)于微帶線，除具有帶狀線的傳導(dǎo)途徑外，其自身對(duì)外的輻射對(duì)我們的EMC

指標(biāo)至關(guān)重要；當(dāng)然，并非所有表層的走線的輻射都值得我們關(guān)注，在稍后特殊

信號(hào)的解決一章里，我們對(duì)重要輻射信號(hào)的種類將加以探討；

從EMC的角度，我們需要對(duì)以下兩種布線加以關(guān)注：

1,強(qiáng)輻射信號(hào)線（高頻、高速，尤以時(shí)鐘線為甚），對(duì)外輻射Y

2,小、弱信號(hào)以及對(duì)外界干擾非常敏感的復(fù)位等信號(hào)，易受干擾；

對(duì)于這兩類線，我們必須給予充足的關(guān)注，在情況允許的前提下，建議考慮內(nèi)層

布線；并擴(kuò)大他們與其他布線的間距，甚至加屏蔽地線進(jìn)行隔離；

（至于有那些布線需要我們特殊關(guān)注，在特殊信號(hào)解決一章，我們會(huì)有較進(jìn)一步

的探討）。

注：一般而言，器件自身的輻射指標(biāo)因素在器件設(shè)計(jì)過(guò)程中已考慮，我們假定器

件自身已滿足輻射指標(biāo)（特殊器件會(huì)有其相應(yīng)的屏蔽等解決措施），這里，我們

重要考慮的是傳輸線的對(duì)外輻射。

對(duì)比Simense、Motorola的同類PCB板，我們可發(fā)現(xiàn)其表層很少布線，埋盲孔的

使用，保證了參考平面的完整性，也為表層的屏蔽效果提供了保證；而我司目前

出于成本的考慮以及尚未對(duì)單板的EMI輻射引起足夠的重視，因而表層布線相

稱普遍，甚至超過(guò)內(nèi)層的布線密度。鑒于我司現(xiàn)有的PCB設(shè)計(jì)周期，普通CAD

工程師很難對(duì)單板的信號(hào)有個(gè)全面的了解。

從互換產(chǎn)品巴西項(xiàng)目的EMC測(cè)試情況來(lái)看，一些頻率、速率并不高的時(shí)鐘等信

號(hào)線，其對(duì)外輻射指標(biāo)遠(yuǎn)遠(yuǎn)超過(guò)其他信號(hào)線的輻射，從EMC的角度，建議關(guān)鍵

信號(hào)（特別是時(shí)鐘信號(hào)，具體種類后文有說(shuō)明）優(yōu)先考慮內(nèi)層布線，其他信號(hào)（特

別對(duì)其輻射情況不明了的信號(hào)）盡也許考慮內(nèi)層布線；整板輻射基線較高的PCB

板，應(yīng)考慮采用表層屏蔽或單板加屏蔽罩等解決方式。

2.2布線層的優(yōu)先級(jí)別

A,優(yōu)先考慮內(nèi)層；

B,優(yōu)先考慮無(wú)相鄰布線層的層，或雖有相鄰布線層，但相鄰布線層相應(yīng)區(qū)域下

無(wú)走線；

C,內(nèi)層布線優(yōu)先級(jí)別，L>L>L；（即優(yōu)選地作參考平面）D,保證關(guān)鍵走線未跨

分割區(qū)的布線層；

PCB的設(shè)計(jì)需要綜合考慮功能實(shí)現(xiàn)、成本、EMC.工藝、美觀等多種因素，在優(yōu)

選布線層上，沒(méi)有一成不變的原則。以上建議作為一般指導(dǎo)原則，僅供大家在進(jìn)

行PCB設(shè)計(jì)時(shí)參考。CAD工程師的價(jià)值也就在于在多種因素中，折衷考慮，找

到最佳解決途徑。

例如：在布局部分第一章關(guān)于十層板有如下層排布方案：

方案電地信12345678910

源號(hào)

1136S1G1S2S3G2PS4S5G3S6

2145S1G1S2G2S3G3PS4G4S5

3235S1G1S2P1S3G2P2S4G3S5

4244S1G1S2G3P1P2G3S3G4S4

在方案1里，由于S2.S3均在內(nèi)層，且?jiàn)A在兩地平面之間，在布關(guān)鍵信號(hào)時(shí)，我們

一方面考慮S2.S3,并保證層間無(wú)平行長(zhǎng)線（關(guān)鍵網(wǎng)絡(luò)）；S4.S5與S2.S3基本相

同，但夾在電源、地平面之間，根據(jù)我們現(xiàn)有掌握的情況，電源、地平面之間的

EMC環(huán)境差于兩地平面之間的EMC環(huán)境，因而S4.S5的優(yōu)先級(jí)別低于S2.S3,由

于S5以阻抗較低的G3作參考平面，其優(yōu)先級(jí)別略高于S4；S1.S6同為表層布線,

一般而言，表層（TOP）由于器件PIN密度高于底層（BOTTOM）,兩者之間，我

們優(yōu)先考慮S6；即，力案一的布線優(yōu)先級(jí)別為：S2=S3>S5>S4>S6>S1;

注：以上未考慮到電源、地平面的分割情況，實(shí)際情況因分割因素也許有所出

入。

同樣分析，

方案2的布線優(yōu)先級(jí)別：S2=S3>S4>S5>S1;

方案3的布線優(yōu)先級(jí)別：S2=S3=S4>S5>S1;

方案4的布線優(yōu)先級(jí)別：S2=S3=S4>S1;3阻抗控制

3.1特性阻抗的物理意義

3.1.1輸入阻抗:

在集總電路中，輸入阻抗是經(jīng)常使用的一個(gè)術(shù)語(yǔ)，它的物理意義是：從單口網(wǎng)絡(luò)

看進(jìn)去的電壓和電流的比值。

輸入阻抗:Zin=U/io

3.1.2特性阻抗

對(duì)于PCB來(lái)說(shuō)每一段走線都有特定的阻抗值，走線電感是引起PCB上射頻輻射

的重要因素之一。甚至于從芯片硅芯到安裝焊盤之間的引線電感也會(huì)引起可觀的

射頻電勢(shì)，特別是電路板上的細(xì)長(zhǎng)走線會(huì)有較大的引線電感。通常假如有射頻電

壓加在一段阻抗上就會(huì)有相應(yīng)的射頻電流流過(guò)，就會(huì)引發(fā)電磁干擾。

隨著信號(hào)傳輸速率越來(lái)越高，PCB走線已經(jīng)表現(xiàn)出傳輸線的性質(zhì)，在集總電路中

視為短路線的連線上在同一時(shí)刻的不同位置的電流電壓已經(jīng)不同，所以不能用

集總參數(shù)來(lái)表達(dá)，必須采用分布參數(shù)來(lái)解決。

3.1.3偶模阻抗、奇模阻抗、差分阻抗

當(dāng)兩根傳輸線比較靠近時(shí)他們之間會(huì)存在耦合，耦合會(huì)使傳輸線的特性阻抗發(fā)

生改變，引出一個(gè)有效特性阻抗的概念。我們一方面從感性上進(jìn)行存在耦合時(shí)研

究有效特性阻抗的計(jì)算方法。

3.2生產(chǎn)工藝對(duì)對(duì)阻抗控制的影響

生產(chǎn)工藝對(duì)阻抗的影響很大，一方面理論上講，通過(guò)連續(xù)的調(diào)節(jié)介質(zhì)的厚度可以

得到連續(xù)變化的阻抗控制，但這在PCB生產(chǎn)廠家是難以達(dá)成的，由于目前國(guó)內(nèi)

的生產(chǎn)廠家一般采用層壓成板的生產(chǎn)方式，所以各層的介質(zhì)厚度分為很多的規(guī)

格，而不是連續(xù)變化的。目前，絕大多數(shù)PCB生產(chǎn)廠家的PCB采用兩種介質(zhì)：芯

材和半固化片，芯材和半固化片的交替疊加構(gòu)成PCB板.

芯材是兩面附有銅箔的介質(zhì)，即一個(gè)簡(jiǎn)樸的雙面板。芯材有以下1()兒種規(guī)格：

0.1mm、

0.2mm>0.3mm、0.4mm、0.5mms0.6mm0.7mm>0.8mm>0.9mm、1.0mm、

1.2mm、1.5mm、1.6mm、2.0mm>2.4mm?

注意：在進(jìn)行阻抗控制的時(shí)候，一定要考慮到芯材的厚度中是否包含了銅箔的厚

度。

半固化片有1()8()、2116.7628等三種規(guī)格，應(yīng)至少選擇兩片以上的半固化片進(jìn)行

組合。由于半固化片在層壓期間，會(huì)出現(xiàn)流稀的現(xiàn)象，使得介質(zhì)的厚度變薄，應(yīng)

當(dāng)注意計(jì)算阻抗時(shí)對(duì)于走線層銅箔層壓時(shí)會(huì)嵌入介質(zhì)中，平面層不受影響。

由以上阻抗的物理意義可以看到，阻抗是由PCB走線的自感、自容以及互感、

互容決定的，而這些PCB的寄生參數(shù)又與板材和PCB生產(chǎn)廠家的加工工藝密切

相關(guān)。所以生產(chǎn)廠家的加工工藝直接影響著阻抗的控制精度。按照理論分析，同

一條PCB走線上的陽(yáng)抗應(yīng)當(dāng)是一致的,但由于線的各處線寬、介質(zhì)厚度受加工

工藝的影響存在偏差，從而使得線各點(diǎn)的阻抗不一致。

微帶線相對(duì)于帶狀線來(lái)說(shuō)，更易于向外輻射與受到干擾，因此對(duì)于關(guān)鍵信號(hào)線如

時(shí)鐘、低位地址等周期性較強(qiáng)的信號(hào)線應(yīng)走帶狀線的形式，并且保持阻抗的連續(xù)

性。3.3差分阻抗控制

我們平時(shí)所說(shuō)的差分阻抗是奇模阻抗的兩倍。現(xiàn)在研究差分線之間的間距對(duì)差分

阻抗的影響。總的來(lái)說(shuō)，隨著差分線之間距離的增大，差分線之間的耦合逐漸變

弱，對(duì)共模干擾的克制作用會(huì)減弱，阻抗變化的限度和信號(hào)線到地平面之間的距

離有很大關(guān)系?，F(xiàn)在研究以下三

種介質(zhì)厚度下，差分阻抗隨信號(hào)間距的變化趨勢(shì)。

3.3.1當(dāng)介質(zhì)厚度為5mil時(shí)的差分阻抗隨差分線間距的變化趨勢(shì)

信號(hào)線到地平面之間的距離較小時(shí)PCB走線的大部分磁力線通過(guò)地板進(jìn)行耦合,

所以兩個(gè)信號(hào)線之間的耦合相對(duì)較弱，信號(hào)線之間的間距對(duì)奇模阻抗的影響較

弱。

3.3.2當(dāng)介質(zhì)厚度為13mil時(shí)的差分阻抗隨差分線間距的變化趨勢(shì)

信號(hào)線到地平面之間的距離增大，兩個(gè)信號(hào)線之間的耦合成分逐漸增大，已經(jīng)和

地之間的耦合相比擬，所以信號(hào)線之間的間距的變化對(duì)奇模阻抗的影響相對(duì)較

強(qiáng)。

3.3.3當(dāng)介質(zhì)厚度為25mil時(shí)的差分阻抗隨差分線間距的變化趨勢(shì)

信號(hào)線到地平面之間的距離增大到25mil時(shí)，差分線之間的耦合對(duì)整個(gè)磁力線的

分布已經(jīng)起者決定性的作用，盡管兩個(gè)信號(hào)線之間的間距增大到30mil,接近線

寬的4倍，但由于兩線之間的耦合還是使阻抗減小了10個(gè)歐姆。所以當(dāng)信號(hào)到

地板的距離較大時(shí)，一定要重視差分線之間耦合成分。

在信號(hào)線離地較遠(yuǎn)時(shí)，差分信號(hào)對(duì)共模干擾有較強(qiáng)的克制作用并且減少了信號(hào)

的共模輻射限度。對(duì)于高速信號(hào)線，盡量選用差分信號(hào)，可以有效減小EMI影

響。

3.4屏蔽地線對(duì)阻抗的影響

在實(shí)際的設(shè)計(jì)中，經(jīng)常在關(guān)鍵的信號(hào)線兩邊各加一條地線(guardline)o目的在于

為關(guān)鍵信號(hào)提供一個(gè)低電感的地回路，從而減少相鄰線之間的串?dāng)_與傳導(dǎo)、輻射

的影響。但增長(zhǎng)了地線的同時(shí)，也改變了信號(hào)的電磁場(chǎng)分布，減少了信號(hào)線的阻

抗。

3.4.1地線與信號(hào)線之間的間距對(duì)信號(hào)線阻抗的影響

3.4.2屏蔽地線線寬對(duì)阻抗的影響

A.屏蔽地線的線寬對(duì)信號(hào)的阻抗影響不是單調(diào)的，且對(duì)信號(hào)的影響較弱。隨著屏

蔽地線線寬

從4mil變化到無(wú)窮大，相應(yīng)的阻抗變化只是在一個(gè)歐姆內(nèi)擺動(dòng)。所以在進(jìn)行PCB

設(shè)計(jì)時(shí)，為了節(jié)省

布線空間，可以用較細(xì)的地線作為屏蔽。

B.本地線到信號(hào)的間距為6mil時(shí)，單線阻抗減少4個(gè)歐姆左右，差分阻抗減少5

個(gè)歐姆左右。

本地線到信號(hào)的距離為12mil時(shí)，單線阻抗減少1個(gè)歐姆左右，差分阻抗也減少

一個(gè)歐姆左右。

對(duì)于關(guān)鍵信號(hào)線與接口信號(hào)，可考慮用包地線屏蔽。

3.5阻抗控制案例

某產(chǎn)品單板阻抗控制：板結(jié)構(gòu)如下：

單板為十二層板，六層是線。地層為GNDLGND2.GND3。電源層為VCC1,VCC2

和VCC3。其中VCC1層為+5V電源層,VCC2層為+3.3V電源層,VCC3層為1.5V

電源層。從圖中可看出，內(nèi)層傳輸線阻抗為35歐，頂層阻抗為49歐,內(nèi)外層阻抗不

連續(xù).在這種層次結(jié)構(gòu)下,SD535到GTL16923B口的數(shù)據(jù)線很難匹配，導(dǎo)致臺(tái)階與

過(guò)沖現(xiàn)象，且此現(xiàn)象不也許通過(guò)匹配來(lái)消除。

改板后的單板結(jié)構(gòu):

將本來(lái)單板的兩層平面夾一層信號(hào)的結(jié)構(gòu)改為兩層平面夾兩層信號(hào)的結(jié)構(gòu).這樣

內(nèi)外層的阻抗基本一致，且可消除SD535到GTL1655間數(shù)據(jù)線的臺(tái)階與過(guò)沖現(xiàn)象.

這種結(jié)構(gòu)的缺陷為:存在相鄰層信號(hào)間的串?dāng)_;.對(duì)于相鄰層信號(hào)間的串?dāng)_可通過(guò)

在相鄰層走線垂直，限制并行走線長(zhǎng)度來(lái)減小串?dāng)_.

PCB的板厚為2.2mm±10%oPCB板上線寬基本為8mil,時(shí)鐘為lOmiL線距為

7milo

各層傳輸線的阻抗控制為：

頂層與底層的阻抗:8mil線寬時(shí)為50?！?0%,lOmil線寬時(shí)為45。±10%。

內(nèi)層阻抗：7mil線寬時(shí)為49Q±10%,8mil線寬時(shí)為46Q±10%,lOmil線寬時(shí)

為41Q±10%o

4特殊信號(hào)的解決

在PCB的EMC設(shè)計(jì)考慮中，重要是圍繞一些為數(shù)不多的特殊信號(hào)的解決上。

從信號(hào)與外界的關(guān)系來(lái)分，可分為強(qiáng)信號(hào)與小弱信號(hào)；從信號(hào)的種類來(lái)分，需要

關(guān)注的有時(shí)鐘、總線、I/O、復(fù)位、接口、電源、地等。

5過(guò)孔5.1過(guò)孔模型

從過(guò)去設(shè)計(jì)的一些PCB板效果來(lái)看，過(guò)孔對(duì)于低頻，低速信號(hào)的影響是很小的,

但是近

來(lái)，隨著時(shí)鐘速度的提高，器件的上升時(shí)間及時(shí)序問(wèn)題已經(jīng)成為了PCB設(shè)計(jì)中

的關(guān)鍵問(wèn)題。過(guò)孔在PCB傳輸線中的影響也就成為了討論的熱點(diǎn)話題。

5.1.1過(guò)孔的數(shù)學(xué)模型

過(guò)孔與一般的傳輸線同樣，也可以看作是電容、電感、電阻組成的參數(shù)模型.可

以用場(chǎng)提取工具（如ANSOFT）提取過(guò)孔模型，或者可用TDR測(cè)試方法來(lái)測(cè)求。

5.1.2對(duì)過(guò)孔模型的影響因素

影響過(guò)孔參數(shù)的因素重要有：過(guò)孔直徑、板厚、過(guò)孔焊盤大小。此外，不同的層

設(shè)立、過(guò)孔在何處換層、平面層的影響等也是影響因素。

5.2過(guò)孔對(duì)信號(hào)傳導(dǎo)與福射發(fā)射影響

5.2.1過(guò)孔對(duì)阻抗控制的影響

注意使用需在PCB上鉆孔的器件或在PCB上打過(guò)孔都會(huì)引起鏡像平面的非連續(xù)

性,會(huì)破壞號(hào)的最佳回流途徑。

對(duì)于需在不同層之間打過(guò)孔走線的微帶線或者帶狀線而言,在它們周邊都有固定

的射頻回流路線，都易受干擾，最容易提高抗干擾性能的辦法是不要在不同層之

間打過(guò)孔布線，只在同一層走線最佳，保證在微帶線與地平面的任何位置上不要

有任何因素導(dǎo)致的阻抗非連續(xù)性,假如一條敏感信號(hào)線非得打過(guò)孔不可得話，那

么就要在這個(gè)信號(hào)過(guò)孔附近打上地屬性的過(guò)孔來(lái)減小非連續(xù)性。設(shè)想一下對(duì)于

四層以上的布線，有一層完整的地，一層完整的電源層，以及其它布線層，為了

在布線時(shí)可以保證良好的信號(hào)回流，地層應(yīng)擔(dān)負(fù)起回流主通道的任務(wù)，若有敏感

信號(hào)必需打過(guò)孔而要走到其它非地層的相鄰層，那么就需對(duì)此信號(hào)線做包地解

決，所包的地線應(yīng)當(dāng)與信號(hào)線平行，盡量靠近。

己知的過(guò)孔的負(fù)面影響大體可分為以下幾類：

1.過(guò)孔是固有電容，因此改變了PCB走線的特性阻抗。

2.過(guò)孔對(duì)于走線的特性阻抗起到了一個(gè)跳變作用，因此會(huì)導(dǎo)致反射，過(guò)孔導(dǎo)致了

走線上

6?7歐姆的瞬態(tài)的阻抗不連續(xù)，它導(dǎo)致了大約().055的負(fù)反射系數(shù)(5()歐姆左右

走線特性阻抗)，近似為5%。

3.當(dāng)走線從一層換到此外一層時(shí)，參考平面會(huì)發(fā)生改變，并且走線的回流途徑也

產(chǎn)生了變

化。走線的特性阻抗也也許會(huì)發(fā)生很大的變化，

4.假如一層的走線從本層走到相同參考平面的另一層，過(guò)孔的影響較小，否則當(dāng)

換層后的參考平面發(fā)生變化后，傳輸線的特性阻擾將也許會(huì)發(fā)生很大的變化。

可惜的是，很少有專門的在保證其它參數(shù)不變的條件下，研究過(guò)過(guò)孔在PCB布

線中的影響，這是由以下幾個(gè)資源限制(至少是部分因素)所導(dǎo)致的：

A.需要設(shè)計(jì)一塊測(cè)試PCB板

B.需要加工

C、需要一套好的測(cè)試儀，并且研究者應(yīng)能純熟使用它。

5.2.2過(guò)孔數(shù)量對(duì)信號(hào)質(zhì)量的影響

過(guò)孔數(shù)量對(duì)信號(hào)的影響還需要驗(yàn)證。事實(shí)上，每一個(gè)過(guò)孔(甚至走線自身)都有

一點(diǎn)高頻損失。由TDR測(cè)試結(jié)果，過(guò)孔的確有容性的效果，會(huì)導(dǎo)致信號(hào)高次諧波

的衰減，表現(xiàn)為信號(hào)上升時(shí)間會(huì)減緩。但是就一個(gè)過(guò)孔來(lái)說(shuō)，其導(dǎo)致的影響和整

個(gè)走線產(chǎn)生的衰耗相比，過(guò)孔所引起衰減是微局限性道的。對(duì)于設(shè)計(jì)者使用上升

時(shí)間范圍在0.5ns到LOns(5()()ps到lOOOps)的元器件(或者更快速