(19)國家知識(shí)產(chǎn)權(quán)局(12)發(fā)明專利(10)授權(quán)公告號(hào)CN114966378B(65)同一申請(qǐng)的已公布的文獻(xiàn)號(hào)H02J7/00(2006.01)審查員郝潔(73)專利權(quán)人江蘇珞珈聚芯集成電路設(shè)計(jì)有限公司地址214000江蘇省無錫市新吳區(qū)菱湖大道111號(hào)無錫軟件園天鵝座C座18樓(72)發(fā)明人邊海波(74)專利代理機(jī)構(gòu)無錫市匯誠永信專利代理事務(wù)所(普通合伙)32260專利代理師葛莉華多協(xié)議充電芯片的驗(yàn)證裝置本發(fā)明涉及充電芯片驗(yàn)證技術(shù)領(lǐng)域，公開了多協(xié)議充電芯片的驗(yàn)證裝置，本發(fā)明通過FPGA主控單元對(duì)多協(xié)議充電芯片的數(shù)字電路部分進(jìn)行開關(guān)驅(qū)動(dòng)單元和放電單元對(duì)多協(xié)議充電芯片的模擬電路進(jìn)行系統(tǒng)驗(yàn)證，來代替?zhèn)鹘y(tǒng)的仿真軟件驗(yàn)證，能夠更真實(shí)的發(fā)現(xiàn)芯片電路設(shè)計(jì)的缺陷，降低芯片流片加工的風(fēng)險(xiǎn)，節(jié)省研發(fā)投入和縮短研發(fā)周期；另外軟件開發(fā)人員可以基于本發(fā)明進(jìn)行嵌入式軟件的開發(fā)和調(diào)試，當(dāng)芯片流片加工完后就可直接在芯片的測(cè)試板、評(píng)估板上進(jìn)行軟件112電平轉(zhuǎn)換單元45協(xié)議檢測(cè)單元差分放大單元3充電接口轉(zhuǎn)換單元充電接口控制開關(guān)驅(qū)動(dòng)單元差分放大單元模數(shù)轉(zhuǎn)換單元7R2821.多協(xié)議充電芯片的驗(yàn)證裝置，包括FPGA主控單元，其特征在于，還包括模數(shù)轉(zhuǎn)換單元和至少一個(gè)充電接口；每個(gè)充電接口分別電連接有協(xié)議檢測(cè)單元和電源管理控制模塊，所述協(xié)議檢測(cè)單元的檢測(cè)信號(hào)輸出端與所述FPGA主控單元電連接；所述電源管理控制模塊包所述控制開關(guān)的輸入端被配置于輸入外部電壓，所述FPGA主控單元與所述控制開關(guān)的控制端電連接，向所述控制開關(guān)的控制端輸入控制其通斷的控制信號(hào)；所述控制開關(guān)的輸出端與所述功率電阻一端電連接，所述功率電阻另一端與所述DC-DC轉(zhuǎn)換單元的輸入端電連接，所述DC-DC轉(zhuǎn)換單元的輸出端分別與所述模數(shù)轉(zhuǎn)換單元和所述充電接口電連接；所述模數(shù)轉(zhuǎn)換單元將所述DC-DC轉(zhuǎn)換單元的輸出電壓轉(zhuǎn)換為數(shù)字信號(hào)并發(fā)送給所述FPGA主控單元；所述FPGA主控單元向所述DC-DC轉(zhuǎn)換單元的控制端輸入調(diào)節(jié)信號(hào)，所述DC-DC轉(zhuǎn)換單元響應(yīng)所述調(diào)節(jié)信號(hào)并改變輸出電壓大?。凰龉β孰娮枰欢撕退龉β孰娮枇硪欢朔謩e與所述差分放大單元的第一輸入端和第二輸入端電連接，所述差分放大單元的輸出端與所述模數(shù)轉(zhuǎn)換單元電連接，所述模數(shù)轉(zhuǎn)換單元將所述差分放大單元的輸出信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)后發(fā)送給所述FPGA主控單元；還包括電平轉(zhuǎn)換單元，所述FPGA主控單元通過所述電平轉(zhuǎn)換單元與所述模數(shù)轉(zhuǎn)換單元和協(xié)議轉(zhuǎn)換單元電連接；2.根據(jù)權(quán)利要求1所述的多協(xié)議充電芯片的驗(yàn)證裝置，其特征在于，還包括控制開關(guān)驅(qū)動(dòng)單元，所述FPGA主控單元與所述控制開關(guān)驅(qū)動(dòng)單元的輸入端電連接，所述控制開關(guān)驅(qū)動(dòng)單元的輸出端與所述控制開關(guān)的控制端電連接。3.根據(jù)權(quán)利要求2所述的多協(xié)議充電芯片的驗(yàn)證裝置，其特征在于，所述控制開關(guān)包括極為控制開關(guān)的輸出端；所述控制開關(guān)驅(qū)動(dòng)單元包括三極管Q3、電阻R1和電容C3;三極管Q3的集電極為控制開電連接；三極管Q3的基極分別與電阻R1一端和電容C3一端電連接，電阻R1另一端為控制開關(guān)驅(qū)動(dòng)單元的輸入端；電容C3另一端和三極管Q3的發(fā)射極接地。4.根據(jù)權(quán)利要求1所述的多協(xié)議充電芯片的驗(yàn)證裝置，其特征在于，還包括放電單元，一端電連接，電阻R5另一端分別與電阻R4一端和NMOS管Q8的漏極電連接，電阻R4另一端分別與三極管Q7的集電極和NMOS管Q8的柵極電連接，三極管Q7的基極與電阻R3一端電連接，5.根據(jù)權(quán)利要求1所述的多協(xié)議充電芯片的驗(yàn)證裝置，其特征在于，所述充電接口為所述CC快充協(xié)議檢測(cè)單元包括至少兩個(gè)第一比較單元、第一使能開關(guān)K11、第一使能開所述第一比較單元的第一輸入端通過所述第一使能開關(guān)K11與所述Type-C接口的CC端電連接，所述第一使能開關(guān)K11的使能端通過所述電平轉(zhuǎn)換單元與所述FPGA主控單元電連3接；所述Type-C接口的CC端通過第一使能開關(guān)K12與所述上拉電阻一端電連接，所述上拉電阻另一端與3.3V電源電連接，所述第一使能開關(guān)K12的使能端通過所述電平轉(zhuǎn)換單元與所述FPGA主控單元電連接；所述Type-C接口的CC端還與收發(fā)切換開關(guān)電連接，所述收發(fā)切換開關(guān)的控制端與所述FPGA主控單元電連接；所述第一比較單元的第二輸入端輸入基準(zhǔn)電壓，所述第一比較單元的輸出端通過所述電平轉(zhuǎn)換單元與所述FPGA主控單元電連接；所述DP/DM快充協(xié)議檢測(cè)單元包括八個(gè)第二比較單元、第二使能開關(guān)K21、第二使能開四個(gè)第二比較單元的第一輸入端通過第二使能開關(guān)K21與所述Type-C接口的DP端電連接，另外四個(gè)第二比較單元的第一輸入端通過第二使能開關(guān)K22與所述Type-C接口的DM端電連接，八個(gè)第二比較單元的第二輸入端分別輸入基準(zhǔn)電壓，八個(gè)第二比較單元的輸出端通過所述電平轉(zhuǎn)換單元與所述FPGA主控單元電連接，第二使能開關(guān)K21的使能端和第二使能開關(guān)K22的使能端通過所述電平轉(zhuǎn)換單元與所述FPGA主控單元電連接；所述Type-C接口的DP端與第二使能開關(guān)K23電連接，所述第二使能開關(guān)K23的輸入端和使能端通過所述電平轉(zhuǎn)換單元與所述FPGA主控單元電連接；所述Type-C接口的DP端通過第二使能開關(guān)K24與2.75V電源電連接，所述第二使能開關(guān)K24的使能端與所述FPGA主控單元所述Type-C接口的DM端與第二使能開關(guān)K25電連接，第二使能開關(guān)K25的輸入端和使能端通過所述電平轉(zhuǎn)換單元與所述FPGA主控單元電連接；所述Type-C接口的DM端與NMOS管控單元和電阻R28一端電連接，電阻R28另一端接地；所述Type-C接口的DM端通過第二使能6.根據(jù)權(quán)利要求5所述的多協(xié)議充電芯片的驗(yàn)證裝置，其特征在于，還包括PMU電源管4多協(xié)議充電芯片的驗(yàn)證裝置技術(shù)領(lǐng)域[0001]本發(fā)明涉及充電芯片驗(yàn)證技術(shù)領(lǐng)域，具體涉及多協(xié)議充電芯片的驗(yàn)證裝置。背景技術(shù)[0002]對(duì)于不同的充電芯片研發(fā)公司，由于其面向客戶和終端的不同，不同充電芯片的快充協(xié)議也不同。目前常用的快充協(xié)議有USB-IF組織的PD快充協(xié)議、高通的QC快充協(xié)議、華科的PE快充協(xié)議和中國電信終端產(chǎn)業(yè)協(xié)會(huì)發(fā)布的UFCS快充協(xié)議等協(xié)議，這些協(xié)議在初期時(shí)互不兼容，在連接檢測(cè)、協(xié)商通訊機(jī)制上都各自得機(jī)制。隨著Type-C接口表的普及和完善的擴(kuò)展應(yīng)用機(jī)制，大部分的私有快充協(xié)議在最新的版本中都支持USB-IF組織的PD快充協(xié)議標(biāo)準(zhǔn)，同時(shí)市場(chǎng)上出現(xiàn)了多協(xié)議的充電芯片。[0003]多協(xié)議的充電芯片在流向市場(chǎng)前會(huì)經(jīng)歷設(shè)計(jì)和制造環(huán)節(jié)。其中設(shè)計(jì)環(huán)節(jié)主要對(duì)芯管理控制模塊和安全檢測(cè)模塊等電路進(jìn)行設(shè)計(jì)，制造環(huán)節(jié)是將芯片電路映射在晶圓上。[0004]芯片的設(shè)計(jì)及流片加工成本高，對(duì)于新開發(fā)的多協(xié)議充電芯片，為了降低生產(chǎn)成本和研發(fā)周期，都需要在芯片加工前對(duì)芯片內(nèi)的電路模塊進(jìn)行驗(yàn)證，從而保證其數(shù)字電路和模擬電路的功能和性能的正確性。目前芯片的驗(yàn)證大多是通過FPGA對(duì)芯片的數(shù)字電路進(jìn)行驗(yàn)證，通過仿真軟件對(duì)模擬電路部分進(jìn)行驗(yàn)證，而榮光仿真軟件驗(yàn)證得到的仿真結(jié)果只是理想化的結(jié)果，與芯片的實(shí)際運(yùn)行結(jié)果存在差異。發(fā)明內(nèi)容[0005]鑒于背景技術(shù)的不足，本發(fā)明是提供了多協(xié)議充電芯片的驗(yàn)證裝置，對(duì)多協(xié)議的充電芯片的模擬電路進(jìn)行驗(yàn)證。[0006]為解決以上技術(shù)問題，本發(fā)明提供了如下技術(shù)方案：多協(xié)議充電芯片的驗(yàn)證裝置，包括FPGA主控單元、模數(shù)轉(zhuǎn)換單元和至少一個(gè)充電接口；每個(gè)充電接口分別電連接有協(xié)議檢測(cè)單元和電源管理控制模塊，所述協(xié)議檢測(cè)單元的檢測(cè)信號(hào)輸出端與所述FPGA主控單元電連接；所述電源管理控制模塊包括控制開關(guān)、功率電阻、差分放大單元和DC-DC轉(zhuǎn)換單元；[0007]所述控制開關(guān)的輸入端被配置于輸入外部電壓，所述FPGA主控單元與所述控制開關(guān)的控制端電連接，向所述控制開關(guān)的控制端輸入控制其通斷的控制信號(hào)；[0008]所述控制開關(guān)的輸出端與所述功率電阻一端電連接，所述功率電阻另一端與所述DC-DC轉(zhuǎn)換單元的輸入端電連接，所述DC-DC轉(zhuǎn)換單元的輸出端分別與所述模數(shù)轉(zhuǎn)換單元和所述充電接口電連接；所述模數(shù)轉(zhuǎn)換單元將所述DC-DC轉(zhuǎn)換單元的輸出電壓轉(zhuǎn)換為數(shù)字信號(hào)后發(fā)送給所述FPGA主控單元；所述FPGA主控單元向所述DC-DC轉(zhuǎn)換單元的控制端輸入調(diào)節(jié)信號(hào)，所述DC-DC轉(zhuǎn)換單元響應(yīng)所述調(diào)節(jié)信號(hào)并改變輸出電壓大小；[0009]所述功率電阻一端和所述功率電阻另一端分別與所述差分放大單元的第一輸入端和第二輸入端電連接，所述差分放大單元的輸出端與所述模數(shù)轉(zhuǎn)換單元電連接，所述模5數(shù)轉(zhuǎn)換單元將所述差分放大單元的輸出信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)后發(fā)送給所述FPGA主控單元。[0010]作為進(jìn)一步的技術(shù)方案，本發(fā)明還包括電平轉(zhuǎn)換單元，所述FPGA主控單元通過所述電平轉(zhuǎn)換單元與所述模數(shù)轉(zhuǎn)換單元和協(xié)議轉(zhuǎn)換單元電連接。[0011]作為進(jìn)一步的技術(shù)方案，本發(fā)明還包括控制開關(guān)驅(qū)動(dòng)單元，所述FPGA主控單元與所述控制開關(guān)驅(qū)動(dòng)單元的輸入端，所述控制開關(guān)驅(qū)動(dòng)單元的輸出端與所述控制開關(guān)的控制端電連接。[0012]作為進(jìn)一步的技術(shù)方案，所述控制開關(guān)包括第一PMOS管Q1和第二PMOS管Q2;所述[0013]所述控制開關(guān)驅(qū)動(dòng)單元包括三極管Q3、電阻R1和電容C3;三極管Q3的集電極為控一端電連接；三極管Q3的基極分別與電阻R1一端和電容C3一端電連接，電阻R1另一端為控制開關(guān)驅(qū)動(dòng)單元的輸入端；電容C3另一端和三極管Q3的發(fā)射極接地。[0014]作為進(jìn)一步的技術(shù)方案，本發(fā)明還包括放電單元，所述FPGA主控單元通過所述放電阻R5;電阻R5一端與功率電阻一端電連接，電阻R5另一端分別與電阻R4一端和NMOS管Q8的漏極電連接，電阻R4另一端分別與三極管Q7的集電極和NMOS管Q8的柵極電連接，三極管[0015]作為進(jìn)一步的技術(shù)方案，所述DC-DC轉(zhuǎn)換單元包括型號(hào)為SC8721的DC-DC轉(zhuǎn)換芯[0016]作為進(jìn)一步的技術(shù)方案，所述充電接口為Type-C接口，所述協(xié)議檢測(cè)單元包括CC快充協(xié)議檢測(cè)單元和DP/DM快充協(xié)議檢測(cè)單元；[0017]所述CC快充協(xié)議檢測(cè)單元包括至少兩個(gè)第一比較單元、第一使能開關(guān)K11、第一使[0018]所述第一比較單元的第一輸入端通過所述第一使能開關(guān)K11與所述Type-C接口的CC端電連接，所述第一使能開關(guān)K11的使能端通過所述電平轉(zhuǎn)換單元與所述FPGA主控單元電連接；所述Type-C接口的CC端通過第一使能開關(guān)K12與所述上拉電阻一端電連接，所述上拉電阻另一端與3.3V電源電連接，所述第二使能開關(guān)K12的使能端通過所述電平轉(zhuǎn)換單元與所述FPGA主控單元電連接；所述Type-C接口的CC端還與收發(fā)切換開關(guān)電連接，所述收發(fā)切換開關(guān)的控制端與所述FPGA主控單元電連接；所述第一比較單元的第二輸入端輸入基準(zhǔn)電壓，所述第一比較單元的輸出端通過所述電平轉(zhuǎn)換單元與所述FPGA主控單元電連接；[0019]所述DP/DM快充協(xié)議檢測(cè)單元包括八個(gè)第二比較單元、第二使能開關(guān)K21、第二使[0020]四個(gè)第二比較單元的第一輸入端通過第二使能開關(guān)K21與所述Type-C接口的DP端電連接，另外四個(gè)第二比較單元的第一輸入端通過第二使能開關(guān)K22與所述Type-C接口的DM端電連接，八個(gè)第二比較單元的第二輸入端分別輸入基準(zhǔn)電壓，八個(gè)第二比較單元的輸出端通過所述電平轉(zhuǎn)換單元與所述FPGA主控單元電連接，第二切換開關(guān)K21的使能端和第二切換開關(guān)K22的使能端通過所述電平轉(zhuǎn)換單元與所述FPGA主控單元電連接；6動(dòng)電路的控制端與所述FPGA主控單元電連接；[0022]所述Type-C接口的DP端與第二使能開關(guān)K23電連接，所述第二使能開關(guān)K23的輸入端和使能端通過所述電平轉(zhuǎn)換單元與所述FPGA主控單元電連接；所述Type-C接口的DP端通過第二使能開關(guān)K24與2.75V電源電連接，所述第二使能開關(guān)K24的使能端與所述FPGA主控單元電連接；所述Type-C接口的DP端與NMOS管Q201的漏極電連接，NMOS管Q201的源極通過端接地；使能端通過所述電平轉(zhuǎn)換單元與所述FPGA主控單元電連接；所述Type-C接口的DM端與NMOS主控單元和電阻R28一端電連接，電阻R28另一端接地；所述Type-C接口的DM端通過第二使能開關(guān)K26與1.2V電源電連接，第二使能開關(guān)K26的使能端與所述FPGA主控單元電連接。[0024]作為進(jìn)一步的技術(shù)方案，本發(fā)明還包括PMU電源管理單元，所述PMU電源管理單元被配置于進(jìn)行電源管理，包括提供參考電壓。[0025]本發(fā)明與現(xiàn)有技術(shù)相比所具有的有益效果是：通過使用本發(fā)明能夠在多協(xié)議充電芯片流片加工前對(duì)芯片內(nèi)部的數(shù)字電路和模擬電路進(jìn)行系統(tǒng)驗(yàn)證，來代替?zhèn)鹘y(tǒng)的仿真軟件驗(yàn)證，能夠更真實(shí)的發(fā)現(xiàn)芯片電路設(shè)計(jì)的缺陷，降低芯片流片加工的風(fēng)險(xiǎn)，減少設(shè)計(jì)流片迭[0026]另外軟件開發(fā)人員可以基于本發(fā)明進(jìn)行嵌入式軟件的開發(fā)和調(diào)試，當(dāng)芯片流片加工完后就可直接在芯片的測(cè)試板、評(píng)估板上進(jìn)行軟件測(cè)試和調(diào)試，進(jìn)而進(jìn)一步節(jié)省軟件開發(fā)和系統(tǒng)調(diào)試的時(shí)間，使得芯片的測(cè)試到應(yīng)用的周期進(jìn)一步縮短。附圖說明[0027]圖1為實(shí)施例中的本發(fā)明的結(jié)構(gòu)示意圖；[0028]圖2為實(shí)施例中的控制開關(guān)和控制開關(guān)驅(qū)動(dòng)單元的電路圖；[0029]圖3為實(shí)施例中的放電單元的電路圖；[0030]圖4為實(shí)施例中的DC-DC轉(zhuǎn)換單元的電路圖；[0031]圖5為實(shí)施例中的CC快充協(xié)議檢測(cè)單元的電路圖；[0032]圖6為實(shí)施例中的DP/DM快充協(xié)議檢測(cè)單元的八個(gè)第二比較單元、電平轉(zhuǎn)換單元、第二使能開關(guān)K21和第二使能開關(guān)K22的連接電路圖；[0033]圖7為實(shí)施例中的DP/DM快充協(xié)議檢測(cè)單元的剩余電路的電路圖。具體實(shí)施方式[0034]現(xiàn)在結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。這些附圖均為簡化的示意圖，僅以示意方式說明本發(fā)明的基本結(jié)構(gòu)，因此其僅顯示與本發(fā)明有關(guān)的構(gòu)成。議檢測(cè)單元4、模數(shù)轉(zhuǎn)換單元5、控制開關(guān)驅(qū)動(dòng)單元7和放電單元8;7[0036]每個(gè)充電接口4分別電連接協(xié)議檢測(cè)單元4和電源管理控制模塊，協(xié)議檢測(cè)單元4的檢測(cè)信號(hào)輸出端與FPGA主控單元電連接；[0037]以單個(gè)電源管理模塊為例，單個(gè)電源管理控制模塊包括控制開關(guān)61、功率電阻、差分放大單元62和DC-DC轉(zhuǎn)換單元60;[0038]控制開關(guān)61的輸入端被配置于輸入外部電壓，F(xiàn)PGA主控單元1與控制開關(guān)61的控制端電連接，向控制開關(guān)61的控制端輸入控制其通斷的控制信號(hào)；控制開關(guān)61的輸出端與換單元60的輸出端分別與模數(shù)轉(zhuǎn)換單元5和充電接口3電連接；模數(shù)轉(zhuǎn)換單元將DC-DC轉(zhuǎn)換單元的輸出電壓轉(zhuǎn)換為數(shù)字信號(hào)后通發(fā)送給FPGA主控單元1;FPGA主控單元1向DC-DC轉(zhuǎn)換單元60的控制端輸入調(diào)節(jié)信號(hào)，DC-DC轉(zhuǎn)換單元60響應(yīng)調(diào)節(jié)信號(hào)并改變輸出電壓大?。籟0039]另外功率電阻R1一端和功率電阻R1另一端分別與差分放大單元62的第一輸入端和第二輸入端電連接，差分放大單元62的輸出端與模數(shù)轉(zhuǎn)換單元5電連接，模數(shù)轉(zhuǎn)換單元5將差分放大單元62的輸出信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)后并通過電平轉(zhuǎn)換單元2發(fā)送給FPGA主控單元1。[0040]在實(shí)際使用時(shí)，協(xié)議檢測(cè)單元4通過檢測(cè)充電接口3的充電端的電壓來判斷當(dāng)前充電協(xié)議類型，并將充電結(jié)果發(fā)送給FPGA主控單元1.FPGA主控單元1基于檢測(cè)到的充電協(xié)議類型調(diào)整電源管理控制模塊輸入到充電接口3的充電電壓大小，具體為FPGA主控單元1向DC-DC轉(zhuǎn)換單元60發(fā)送調(diào)節(jié)信號(hào)，DC-DC轉(zhuǎn)換單元60響應(yīng)調(diào)節(jié)信號(hào)并改變輸入到充電接口3的電壓大小。[0041]在實(shí)際使用時(shí)，多協(xié)議充電芯片與充電接口3電連接，通過根據(jù)檢測(cè)到的充電協(xié)議可以使充電接口3輸出不同規(guī)格的電壓，進(jìn)而實(shí)現(xiàn)多協(xié)議充電芯片的模擬電路驗(yàn)證。DC轉(zhuǎn)換芯片4號(hào)引腳、5號(hào)引腳和6號(hào)引腳與FPGA主控單元電連接，DC-DC轉(zhuǎn)換芯片的1號(hào)引腳與充電接口電連接。[0043]在實(shí)際使用時(shí)，通過差分放大單元62對(duì)功率電阻R1兩端的電壓差進(jìn)行檢測(cè)，模數(shù)轉(zhuǎn)換單元5將差分放大單元5的輸出信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)后發(fā)送給FPGA主控單元1,可以讓FPGA主控單元1知道當(dāng)前充電電流，并在充電電流異常即出現(xiàn)過流或者欠流時(shí)，可以讓控制開關(guān)61斷開，從而實(shí)現(xiàn)充電電流保護(hù)；另外通過模數(shù)轉(zhuǎn)換單元5對(duì)DC-DC轉(zhuǎn)換單元60的輸出電壓進(jìn)行模數(shù)轉(zhuǎn)換，并將轉(zhuǎn)換后的數(shù)字信號(hào)后發(fā)送給FPGA主控單元1,可以讓FPGA主控單元1知道當(dāng)前充電電壓大小，并在充電電壓異常即出現(xiàn)過壓或者欠壓時(shí)，可以讓控制開關(guān)61斷[0044]在實(shí)際使用時(shí)，如果FPGA主控單元1與模數(shù)轉(zhuǎn)換單元5、協(xié)議檢測(cè)單元4或者等于外圍電路的信號(hào)處理標(biāo)準(zhǔn)不一樣，則需要進(jìn)行電平轉(zhuǎn)換才確保驗(yàn)證裝置的正常工作。例如如果FPGA主控單元1的IO口輸出的信號(hào)為2.5V電平信號(hào)，而協(xié)議檢測(cè)單元4的電平信號(hào)為1.2V或者3.3V,因此需要通過電平轉(zhuǎn)換單元2來實(shí)現(xiàn)FPGA主控單元與協(xié)議檢測(cè)單元4等外圍電路的信號(hào)匹配轉(zhuǎn)換，從而確保驗(yàn)證裝置的正常工作。由于本實(shí)施例中的FPGA主控單元1采用型協(xié)議檢測(cè)單元4的電平規(guī)格不一樣，需要使用電平轉(zhuǎn)換單元2來保證FPGA主控單元1與協(xié)議檢測(cè)單元4正常工作。8[0045]作為進(jìn)一步的技術(shù)方案，本發(fā)明還包括控制開關(guān)驅(qū)動(dòng)單元7和放電單元8,FPGA主控單元1與控制開關(guān)驅(qū)動(dòng)單元7的輸入端和放電單元8電連接，控制開關(guān)驅(qū)動(dòng)單元7的輸出端與控制開關(guān)61的控制端電連接，放電單元8與功率電阻一端電連接。[0046]具體地，參照?qǐng)D2,本實(shí)施例中，控制開關(guān)61包括第一PMOS管Q1和第二PMOS管Q2;第一PMOS管Q1的漏極為控制開關(guān)61的輸端，第一PMOS管Q1的源極分別與第二PMOS管Q2的源極和電阻R2一端電連接，第二PMOS管Q2的漏極為控制開關(guān)61的輸出端；[0047]控制開關(guān)驅(qū)動(dòng)單元7包括三極管Q3、電阻R1和電容C3;三極管Q3的集電極為控制開電連接；三極管Q3的基極分別與電阻R1一端和電容C3一端電連接，電阻R1另一端為控制開關(guān)驅(qū)動(dòng)單元7的輸入端；電容C3另一端和三極管Q3的發(fā)射極接地。端與功率電阻一端電連接，電阻R5另一端分別與電阻R4一端和NMOS管Q8的漏極電連接均接地。行放電。[0051]本實(shí)施例中，充電接口3為Type-C接口，協(xié)議檢測(cè)單元4包括CC快充協(xié)議檢測(cè)單元[0052]CC快充協(xié)議檢測(cè)單元的電路如圖5所示，從圖5中可以得到，CC快充協(xié)議檢測(cè)單元包括至少兩個(gè)第一比較單元、第一使能開關(guān)K11、第一使能開關(guān)K12、上拉電阻和收關(guān)，其中芯片U7為包括兩路比較單元的運(yùn)放芯片；[0053]第一比較單元的第一輸入端即芯片U7的3號(hào)引腳和5號(hào)引腳通過第一使能開關(guān)K11與Type-C接口的CC端電連接，第一使能開關(guān)K11的使能端即其4號(hào)引腳通過電平轉(zhuǎn)換單元2與FPGA主控單元1電連接；Type-C接口的CC端通過第一使能開關(guān)K12與上拉電阻一端電連接，上拉電阻另一端與3.3V電源電連接，上拉電阻包括電阻R15、電阻R16能開關(guān)K12的使能端通過電平轉(zhuǎn)換單元2與FPGA主控單元1電連接；Type-C接口的CC端還與收發(fā)切換開關(guān)K3電連接，收發(fā)切換開關(guān)K3的控制端與FP的第二輸入端輸入基準(zhǔn)電壓，第一比較單元的輸出端通過電平轉(zhuǎn)換單元2與FPGA主控單元1電連接；本實(shí)施例中，輸入到第一比較單元的第二輸入端的基準(zhǔn)電壓是可調(diào)的，其中1.8V電源通過電阻R19和電阻R18接地，電阻R18為滑動(dòng)變阻器，滑動(dòng)變阻器的滑動(dòng)端與第一比較單元的第二輸入端電連接，通過改變滑動(dòng)變阻器的阻值可以調(diào)節(jié)輸入到第一比較單元的第二輸入端的基準(zhǔn)電壓的大?。辉趯?shí)際使用時(shí)，通過向兩個(gè)第一比較單元的第二輸入端提供不同大小的基準(zhǔn)電壓，可以實(shí)現(xiàn)不同快充協(xié)議的檢測(cè)。[0054]如圖6和圖7所示，DP/DM快充協(xié)議檢測(cè)單元包括八個(gè)第二比較單元、第二使能開關(guān)Q20;八個(gè)第二比較單元由比較芯片U20、比較芯片U21、比較芯片U11和比較芯片U12實(shí)現(xiàn)，比9[0055]參照?qǐng)D6,四個(gè)第二比較單元的第一輸入端即芯片U20的3號(hào)引腳和5號(hào)引腳、芯片U21的3號(hào)引腳和5號(hào)引腳通過第二使能開關(guān)K21與Type-C接口的DP端電連接，另外四個(gè)第二比較單元的第一輸入端即U11的3號(hào)引腳和5號(hào)引腳、芯片U12的3號(hào)引腳和5號(hào)引腳通過第二使能開關(guān)K22與Type-C接口的DM端電連接，八個(gè)第二比較單元的第二輸入端即U20的2號(hào)引腳和6號(hào)引腳、芯片U21的2號(hào)引腳和6號(hào)引腳、U11的2號(hào)引腳和6號(hào)引腳、芯片U12的2號(hào)引腳和6號(hào)引腳分別輸入基準(zhǔn)電壓，該基準(zhǔn)電壓同樣可調(diào)；八個(gè)第二比較單元的輸出端U20的1號(hào)引腳和7號(hào)引腳、芯片U21的1號(hào)引腳和7號(hào)引腳、U11的1號(hào)引腳和7號(hào)引腳、芯片U12的1號(hào)引腳和7號(hào)引腳即通過電平轉(zhuǎn)換單元2與FPGA主控單元電連接，第二切換開關(guān)K21的使能端和第二切換開關(guān)K22的使能端通過電平轉(zhuǎn)換單元2與FPGA主控單元1電連接；[0056]參照?qǐng)D7,Type-C接口的DP端與NMOS管Q20的漏極電連接，Type-C接口的40的控制端與FPGA主控單元1電連接；[0057]Type-C接口的DP端與第二使能開關(guān)K23電連接，第二使能開關(guān)K23的輸入端和使能端通過電平轉(zhuǎn)換單元2與FPGA主控單元1電連接；Type-C接口的DP端通過第二使能開關(guān)K24[0058]Type-C接口的DM端與第二使能開關(guān)K25電連接，第二使能開關(guān)K25的輸入端和使能端通過電平轉(zhuǎn)換單元2與FPGA主控單元1電連接；Type-C接口的DM端與NMOS管Q202的漏極電[0059]在實(shí)際使用時(shí)，當(dāng)充電協(xié)議不同時(shí)，輸入到第二比較單元的第一輸入端的電壓也存在差異，通過向八個(gè)第二比較單元的第二輸入端提供不同的基準(zhǔn)電壓以及根據(jù)八個(gè)第二比較單元的輸出信號(hào)可以實(shí)現(xiàn)不同快充協(xié)議的檢測(cè)。[0060]需要注意的是，在圖2-圖6所示的電路中，標(biāo)記為FPGAIO的電氣節(jié)點(diǎn)實(shí)際與FPGA主控單元的IO接口電連接。[0061]作為進(jìn)一步的技術(shù)方案，本發(fā)明還包括PMU電源管理單元，PMU電源管理單元被配[0062]在實(shí)際使用時(shí)，通過FPGA主控單元1可以對(duì)多協(xié)議充電芯片的數(shù)字電路部分進(jìn)行模塊、控制開關(guān)驅(qū)動(dòng)單元7和放電單元8對(duì)多協(xié)議充電芯片的模擬電路進(jìn)行系統(tǒng)驗(yàn)，來代替?zhèn)鹘y(tǒng)的仿真軟件驗(yàn)證，能夠更真實(shí)的發(fā)現(xiàn)芯片電路設(shè)計(jì)的缺陷，降低芯片流片加工的風(fēng)險(xiǎn)，減少設(shè)計(jì)流片迭代，節(jié)省研發(fā)投入和縮短研發(fā)周期。[0063]另外軟件開發(fā)人員可以基于本發(fā)明進(jìn)行嵌入式軟件的開發(fā)和調(diào)試，當(dāng)芯片流片加工完后就可直接在芯片的測(cè)試板、評(píng)估板上進(jìn)行軟件測(cè)試和調(diào)試，進(jìn)而進(jìn)一步節(jié)省軟件開