基于FPGA的Soc原型設(shè)計最大的優(yōu)點可能是當(dāng)首個SoC芯片進入實驗室時就可立即運行嵌入式軟件。作為基于FPGA原型方法的擁護者，有人可能會認(rèn)為我們只片面地看到了這種方法的優(yōu)點，而對其缺陷視而不見。但那絕非我們的本意。我們這本《基于FPGA的原型方法手冊》旨在全面揭示基于FPGA的原型的利弊，因為最終我們并不想看到有人本來可以使用其他方法更好地達到目的（比如說用基于SystemC的虛擬原型），卻行進在這種方法的漫漫征途上。讓我們來更深入地研究一下基于FPGA原型方法的目的和局限性，以及其對于系統(tǒng)級驗證和其他目的的適用性。把重點始終放在原型項目的目的上，讓我們在平臺、IP使用、設(shè)計導(dǎo)出、調(diào)試及其他設(shè)計方面更容易地做出決策。這樣，我們就能夠通過分析世界上其他原型設(shè)計團隊的案例，從他們的項目中汲取經(jīng)驗?；贔PGA的原型可滿足不同目的需求原型設(shè)計不是一個按幾個按鈕就能完成的過程，在它不同的階段需要仔細(xì)的關(guān)注和思考。除說明這個過程需要完成的工作和涉及到的專業(yè)知識外，我們還應(yīng)解釋在SoC項目中該進行（或者不該進行）原型設(shè)計的原因。在與原型設(shè)計人員多年交談中，我們最常問到的一個問題是“為什么您這么做？”。答案有多種多樣，我們把它們總結(jié)成了表1中幾條常見的理由。舉例來說，“真實環(huán)境中的數(shù)據(jù)效應(yīng)”，這可能指的是某個團隊的工作是通過原型設(shè)計得到某個系統(tǒng)全速運行時的模型，并將其與其他系統(tǒng)或外設(shè)相連，目的可能是為了測試對某個新接口標(biāo)準(zhǔn)的合規(guī)情況。他們進行原型設(shè)計的大致理由是“與真實環(huán)境接口”，而且原型設(shè)計也確實在真正的芯片器件面世之前，提供了實現(xiàn)這個目的的最快、最準(zhǔn)確的途徑。

表1采用基于FPGA原型的常見目的與原因系統(tǒng)了解這些項目的目的和我們進行原型設(shè)計的原因，將有助于我們判斷基于FPGA的原型設(shè)計是否能為我們的下一個項目提供幫助。因此，讓我們探究一下表1所述的目的以及基于FPGA的原型方法如何能幫助實現(xiàn)這些目的。在許多情況下，我們還會給出真實環(huán)境中的一些實例，筆者藉此提前感謝那些奉獻自己經(jīng)驗、指導(dǎo)他人走向成功的人士。高性能與準(zhǔn)確度只有基于FPGA的原型才能提供正確測試設(shè)計各個方面所需的速度和準(zhǔn)確度。我們把這個理由放在首位的原因是，雖然項目有許多需要實現(xiàn)的給定目的，但對需要進行原型設(shè)計的團隊來說，這可能是所有理由中最根本的原因。舉例來說，這個團隊的目的可能是驗證某些SoC的嵌入式軟件，觀察其在真實硬件上全速運行的情況，但使用原型的根本原因是為了確保高性能與準(zhǔn)確度。我們在虛擬系統(tǒng)中可以在更高的性能水平下驗證該軟件，但我們無法達到使用真實的RTL所能實現(xiàn)的準(zhǔn)確度。實時數(shù)據(jù)流難以驗證SoC的原因之一是因為其狀態(tài)取決于許多變量，包括其之前的狀態(tài)、輸入的次序以及更廣泛的SoC輸出系統(tǒng)效應(yīng)（以及可能的反饋）。將SoC設(shè)計與系統(tǒng)的其他部分相連并以實時速度運行，可以讓我們立即觀察到實時條件、輸入和系統(tǒng)反饋的變化帶來的效應(yīng)。葡萄牙波爾圖市Synopsys公司IP團隊開發(fā)的HDMI原型中的實時數(shù)據(jù)流就是一個很好的例子。在本實例中，高清(HD)媒體數(shù)據(jù)流經(jīng)處理內(nèi)核的原型輸出到高清顯示器上，如圖1的方框圖所示。注意方框圖底部顯示的是實時音頻和高清視頻數(shù)據(jù)流，從接收器（從外部源）接收，流經(jīng)原型，輸出到與外部監(jiān)控器相連的實時HDMIPHY的整個流程。

通過使用投片前的原型，我們可以立即看到和聽到不同的高清數(shù)據(jù)在我們的設(shè)計上的效果，反之亦然。只有采用基于FPGA的原型方法才支持這種實時數(shù)據(jù)流，不僅給此類多媒體應(yīng)用帶來極大好處，也能給許多其他要求對輸入數(shù)據(jù)流做出實時響應(yīng)的應(yīng)用帶來諸多裨益。

圖1HDMI原型方框圖軟硬件集成在上述實例中，讀者可能已經(jīng)注意到原型使用了一塊小型MicroBlazeTMCPU，并