GZ-0992024

集成電路應(yīng)用開(kāi)發(fā)賽項(xiàng)來(lái)源于集成電路行業(yè)真實(shí)工作

任務(wù)，由“集成電路設(shè)計(jì)驗(yàn)證”、“集成電路工藝仿真”、“集成

電路測(cè)試開(kāi)發(fā)”三個(gè)模塊組成。

一、集成電路設(shè)計(jì)驗(yàn)證

（一）子任務(wù)1

使用集成電路設(shè)計(jì)軟件，根據(jù)下面功能要求，使用

0.18μm工藝PDK，設(shè)計(jì)集成電路原理圖并進(jìn)行功能仿真；在

此基礎(chǔ)上完成版圖設(shè)計(jì)和驗(yàn)證。

1.任務(wù)要求

設(shè)計(jì)一個(gè)帶兩級(jí)CMOS反相器整形輸出的低電壓檢測(cè)

電路，即當(dāng)電源電壓由高到低變化，并且低于某一個(gè)設(shè)定值

（低電壓檢測(cè)有效值LVDA）時(shí)，該電路會(huì)產(chǎn)生一個(gè)有效的

低電壓檢測(cè)信號(hào)；反之，當(dāng)電源電壓從零開(kāi)始慢慢上升，當(dāng)

超過(guò)某一個(gè)設(shè)定值（低電壓檢測(cè)釋放值LVDR）時(shí)，該低電

壓檢測(cè)信號(hào)被釋放。

2.操作過(guò)程

（1）根據(jù)給定的工藝庫(kù)選擇P和N兩種MOS管，這些

MOS管的寬長(zhǎng)比W/L=5μm/1μm；MOS管數(shù)量盡量少。

（2）使用的電阻數(shù)量盡量少，并根據(jù)給定的工藝庫(kù)選擇

高阻多晶電阻，確定相應(yīng)的方塊數(shù)，考慮到電阻版圖精度，

1

所有電阻方塊數(shù)不少于100。

（3）設(shè)置電路引腳，包括1個(gè)電源VCC（電源值為5V）、

1個(gè)地信號(hào)GND、1個(gè)電壓信號(hào)輸出端VOUT。

（4）根據(jù)裁判現(xiàn)場(chǎng)抽取確定LVDA、LVDR值，選手運(yùn)

行仿真程序，確定影響這兩個(gè)參數(shù)的電阻大小，并展示輸出

結(jié)果。

（5）完成版圖設(shè)計(jì)，需考慮放置焊盤(pán)和布局的合理性，

并且版圖面積盡量小。

（6）通過(guò)DRC檢查與LVS驗(yàn)證。

3.現(xiàn)場(chǎng)評(píng)判要求

（1）只允許展示已完成的電路圖、仿真圖、DRC檢查

和LVS驗(yàn)證結(jié)果、版圖及尺寸。

（2）不能進(jìn)行增加、刪除、修改、連線等操作。

（二）子任務(wù)2

利用給定的FPGA芯片內(nèi)部資源，根據(jù)要求設(shè)計(jì)邏輯模

塊，完成仿真并下載至FPGA應(yīng)用系統(tǒng)板上進(jìn)行功能驗(yàn)證。

1.任務(wù)要求

完成圖1數(shù)字時(shí)鐘單元的設(shè)計(jì)、仿真，并下載到FPGA

應(yīng)用系統(tǒng)板上進(jìn)行功能驗(yàn)證。

2

圖1數(shù)字時(shí)鐘單元功能框圖

圖1是一個(gè)帶清零和暫停功能的“數(shù)字時(shí)鐘驅(qū)動(dòng)單元”，

其中CLK為時(shí)鐘信號(hào)；CLR為異步復(fù)位信號(hào)；PAUSE為暫

停信號(hào)；MSH，MSL為百分秒的高位和低位，SH，SL為秒

信號(hào)的高位和低位；MH，ML為分鐘信號(hào)的高位和低位。

2.操作過(guò)程

（1）FPGA程序設(shè)計(jì)與下載驗(yàn)證

針對(duì)圖1所示的數(shù)字時(shí)鐘單元功能框圖，使用相關(guān)軟件、

VerilogHDL語(yǔ)言，完成電路設(shè)計(jì)和功能仿真驗(yàn)證。

（2）FPGA應(yīng)用系統(tǒng)板開(kāi)發(fā)

根據(jù)比賽所提供的物料和裝配圖等，完成FPGA應(yīng)用系

統(tǒng)板的開(kāi)發(fā)。

（3）FPGA程序設(shè)計(jì)與下載驗(yàn)證

將設(shè)計(jì)好的數(shù)字時(shí)鐘單元Verilog代碼下載到FPGA應(yīng)

用系統(tǒng)板上，利用系統(tǒng)板上相關(guān)的資源進(jìn)行驗(yàn)證，確保該單

元功能完整。

3

3.現(xiàn)場(chǎng)評(píng)判要求

（1）只允許展示已完成的電路圖、驗(yàn)證結(jié)果等。

（2）FPGA系統(tǒng)板不能進(jìn)行增加、刪除、修改、連線等

操作。

4

二、集成電路工藝仿真

（一）子任務(wù)1

基于集成電路工藝仿真平臺(tái)，回答集成電路制造環(huán)節(jié)相

關(guān)知識(shí)方面的問(wèn)題。

1.單選題

（1）單晶硅生長(zhǎng)完成后，需要進(jìn)行質(zhì)量檢驗(yàn)，其中熱探

針?lè)梢詼y(cè)量單晶硅的（）參數(shù)。

A、電阻率

B、直徑

C、少數(shù)載流子壽命

D、導(dǎo)電類(lèi)型

（2）清洗是晶圓制程中不可缺少的環(huán)節(jié)，使用S-2清洗

液進(jìn)行清洗時(shí)，可以去除的物質(zhì)是（）。

A、光刻膠

B、顆粒

C、金屬

D、自然氧化物

（3）植球時(shí)，球和焊盤(pán)金屬形成冶金結(jié)合，此時(shí)形成的

焊點(diǎn)為（）。

A、第一焊點(diǎn)

B、第二焊點(diǎn)

C、第三焊點(diǎn)

5

D、芯片焊點(diǎn)

（4）引線鍵合最常使用的原材料是（）。

A、金線

B、銀線

C、銅線

D、鋁線

（5）制作開(kāi)關(guān)器件通常背面蒸金，目的是（）。

A、減小摻雜濃度

B、抑制寄生效應(yīng)

C、提高開(kāi)關(guān)速度

D、降低器件尺寸

（6）摻雜結(jié)束后，要對(duì)硅片進(jìn)行質(zhì)量檢測(cè)，造成硅片表

面有顆粒污染的原因可能是（）。

A、離子束中混入電子

B、注入機(jī)未清洗干凈

C、注入過(guò)程中晶圓的傾斜角度不合適

D、離子束電流檢測(cè)不夠精確

（7）在傳統(tǒng)光刻機(jī)的光學(xué)鏡頭與晶圓之間的介質(zhì)可用

水替代空氣，以縮短曝光光源波長(zhǎng)和增大鏡頭的數(shù)值孔徑，

從而提高分辨率的光刻技術(shù)是（）。

A、極紫外光光刻

B、電子束光刻

6

C、離子束光刻

D、浸潤(rùn)式光刻

（8）切割完的晶圓取出后先用氣槍將晶圓表面的（）和

硅粉塵進(jìn)行初步的清理。

A、晶圓碎片

B、不良晶粒

C、去離子水

D、切割時(shí)產(chǎn)生的火花

（9）芯片檢測(cè)工藝中，在外觀檢查時(shí)發(fā)現(xiàn)料管破損，應(yīng)

（）。

A、繼續(xù)使用

B、及時(shí)更換

C、對(duì)破損部位進(jìn)行修補(bǔ)

D、視情況而定

（10）以下哪種情況，探針針尖無(wú)法進(jìn)行修復(fù)？（）。

A、探針針尖被磨平

B、探針針尖異常

C、探針針尖有異物

D、探針針尖氧化

2.多選題

（1）高壓氧化的作用有（）。

A、能抑制氧化層錯(cuò)

7

B、壓力增強(qiáng)，迫使原子更快的穿越氧化層

C、高壓氧化，可以降低溫度

D、相同溫度，速率更快

（2）進(jìn)行增粘處理式，涂布HMDS的方法有（）。

A、旋轉(zhuǎn)涂布法

B、蒸汽涂布法

C、手動(dòng)涂抹

D、自動(dòng)涂抹

（3）探針卡是晶圓測(cè)試重要的材料，對(duì)測(cè)試結(jié)果起到重

要作用。當(dāng)探針卡使用次數(shù)過(guò)多會(huì)影響扎針測(cè)試結(jié)果。過(guò)多

使用探針卡的表現(xiàn)有（）。

A、探針針尖過(guò)短

B、探針針尖變粗

C、探針針尖變細(xì)

D、探針針尖斷裂

（4）晶圓檢測(cè)工藝中，晶圓在烘烤過(guò)程所采用的設(shè)備稱(chēng)

為（）。

A、高溫烘箱

B、高溫干燥箱

C、加熱平板

D、紅外線加熱器

（5）下列情況中，需要更換點(diǎn)膠頭的有（）。

A、點(diǎn)膠頭工作超過(guò)2小時(shí)

8

B、更換銀漿類(lèi)型

C、點(diǎn)膠頭堵塞

D、點(diǎn)膠頭損壞

（6）堅(jiān)膜常常采用的加熱方式有（）。

A、烘箱

B、紅外

C、熱板

D、真空烘焙

（7）晶圓劃片后對(duì)其外觀進(jìn)行檢查，觀察到視頻中的不

良現(xiàn)象，出現(xiàn)該異常的原因可能有（）。

A.載片臺(tái)步進(jìn)過(guò)大

B.劃片刀磨損

C.劃片刀轉(zhuǎn)速過(guò)大

D.冷卻水流量過(guò)小

（8）砷化鎵的濕法腐蝕溶液包括（）。

A、HF

9

B、H2SO4

C、H2O2

D、H2O

（9）退火的方式有（）。

A、普通熱退火

B、快速熱退火

C、電阻絲退火

D、氧化退火

（10）裝片機(jī)主要由（）系統(tǒng)組成。

A、視覺(jué)識(shí)別

B、通信

C、光敏

D、控制

（二）子任務(wù)2

基于集成電路工藝仿真平臺(tái)，進(jìn)行集成電路制造環(huán)節(jié)相

關(guān)技能方面的操作。

1.CMP平坦化工藝

（1）考核技能點(diǎn)

考查對(duì)CMP技術(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，通過(guò)操作設(shè)

備完成平坦化表面、去除殘留物等工作。

（2）具體操作

在虛擬仿真中通過(guò)設(shè)置CMP設(shè)備參數(shù)、執(zhí)行工藝流程

并以操作、圖片或問(wèn)答的形式考查對(duì)研漿、拋光、清洗等工

10

藝流程的理解。

2.引線鍵合

（1）考核技能點(diǎn)

考查對(duì)引線鍵合工藝的認(rèn)知與設(shè)備參數(shù)設(shè)置，將芯片與

封裝基座連接的關(guān)鍵工藝，用于實(shí)現(xiàn)電信號(hào)傳輸和電源供應(yīng)，

并提供機(jī)械支撐和保護(hù)作用。

（2）具體操作

在虛擬仿真中通過(guò)設(shè)置引線鍵合機(jī)的設(shè)備參數(shù)、執(zhí)行工

藝流程并以操作、圖片或問(wèn)答的形式考查焊球制備、芯片定

位、焊接加熱與壓力施加、焊點(diǎn)形成以及后續(xù)檢測(cè)等工藝流

程的理解。

3.薄膜淀積

（1）考核技能點(diǎn)

考查對(duì)薄膜淀積技術(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，通過(guò)在材

料表面上形成一層均勻、致密且具有特定功能的薄膜，以改

變或增強(qiáng)材料的性質(zhì)和實(shí)現(xiàn)特定應(yīng)用需求。

（2）具體操作

在虛擬仿真中通過(guò)設(shè)置薄膜淀積機(jī)的設(shè)備參數(shù)、執(zhí)行工

藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)清洗與預(yù)處理、

薄膜淀積、后處理和退火等工藝流程的理解。

4.芯片粘接與銀漿固化

（1）考核技能點(diǎn)

考查對(duì)固晶技術(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，將芯片與載體

11

基底牢固連接在一起，并建立電氣連接，同時(shí)利用銀漿的導(dǎo)

電性能實(shí)現(xiàn)良好的信號(hào)傳輸。

（2）具體操作

在虛擬仿真中通過(guò)設(shè)置粘接機(jī)與銀漿固化機(jī)的設(shè)備參

數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)粘接

劑選擇、對(duì)準(zhǔn)、壓合、固化等工藝流程的理解。

5.晶圓施加探針測(cè)試

（1）考核技能點(diǎn)

考查對(duì)基于測(cè)試機(jī)，對(duì)圓片施加探針，進(jìn)行功能和性能

測(cè)試等能力。

（2）具體操作

準(zhǔn)確設(shè)置探針臺(tái)參數(shù)，以確保測(cè)試的準(zhǔn)確性和穩(wěn)定性。

此外完成扎針前的調(diào)參，以保證探針與晶圓良好接觸，并避

免損壞或測(cè)試誤差；同時(shí)核對(duì)MAP圖信息以確保在正確的

位置進(jìn)行晶圓測(cè)試；最后需要記錄不合格品，準(zhǔn)確記錄測(cè)試

結(jié)果并標(biāo)記不合格晶圓，以便進(jìn)一步處理和排查。

12

三、集成電路測(cè)試開(kāi)發(fā)

參賽選手從現(xiàn)場(chǎng)下發(fā)的元器件中選取待測(cè)試芯片及工

裝所需元件和材料，參考現(xiàn)場(chǎng)下發(fā)的技術(shù)資料（芯片手冊(cè)、

元器件清單等），在規(guī)定時(shí)間內(nèi)，按照相關(guān)電路原理與電子

裝接工藝，設(shè)計(jì)、焊接、調(diào)試工裝板，搭建和配置測(cè)試環(huán)境，

使用測(cè)試儀器與工具，實(shí)施并完成測(cè)試任務(wù)。

集成電路測(cè)試共分為數(shù)字集成電路測(cè)試、模擬集成電路

測(cè)試和專(zhuān)用集成電路測(cè)試三項(xiàng)子任務(wù)。

（一）子任務(wù)一：數(shù)字集成電路測(cè)試

例如待測(cè)FV轉(zhuǎn)換器(例如GP8101)。引腳圖如圖2所

示。

圖2GP8101引腳圖

1.參數(shù)測(cè)試

以下測(cè)試參數(shù)均在VCC供電+12V的條件下進(jìn)行測(cè)試。

任務(wù)測(cè)試要求：

（1）對(duì)芯片各個(gè)管腳進(jìn)行開(kāi)短路測(cè)試，并記錄數(shù)據(jù)。

（2）測(cè)量靜態(tài)下額定工作電流（ICC）。

（3）測(cè)量靜態(tài)工作下第8管腳（V5V）的電壓值。

13

（4）測(cè)量靜態(tài)工作下第8管腳（V5V）的最大驅(qū)動(dòng)電流

值。

2.功能測(cè)試

根據(jù)芯片手冊(cè)，設(shè)計(jì)、焊接、調(diào)試完成測(cè)試工裝，用該

數(shù)據(jù)FV轉(zhuǎn)換器搭建并配置測(cè)試環(huán)境，并進(jìn)行相關(guān)測(cè)試。

（1）測(cè)試芯片輸出電壓誤差值。

1）測(cè)試條件：PWM占空比30%、50%、70%、100%

時(shí),PWM頻率為1KHz；

2）測(cè)試要求：測(cè)量輸出電壓并計(jì)算誤差值；

（2）測(cè)量芯片輸出電壓范圍

1）測(cè)試條件：SEL接地；

2）測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位；

（3）測(cè)量芯片在PWM占空比50%時(shí)輸出驅(qū)動(dòng)電流。

1）測(cè)試條件：SEL接地，PWM頻率為1KHz；

2）輸出測(cè)試結(jié)果并標(biāo)注單位。

（二）子任務(wù)二：模擬集成電路測(cè)試

例如器(例如AD8058)。二運(yùn)放集成電路，它采用8腳

雙列直插塑料封裝，內(nèi)部包含四組形式完全相同的運(yùn)算放大

器，除電源共用外，二組運(yùn)放相互獨(dú)立。引腳圖如圖3所示。

14

圖3AD8058引腳及功能示意圖

圖3中+VS為正電源端；-VS為負(fù)電源端；-IN為反相

輸入端；+IN為同相輸入端；OUT為輸出端,電源：3V～12V。

根據(jù)芯片手冊(cè)進(jìn)行參數(shù)測(cè)試：

1.參數(shù)測(cè)試

(1)IB輸入靜態(tài)電流測(cè)試

1）測(cè)試條件：VS=±5V、RL=100Ω；

2）測(cè)試要求：分別記錄單電源及雙電源供電時(shí)的測(cè)試

結(jié)果并標(biāo)注單位；

(2)VOS失調(diào)電壓測(cè)試

1）測(cè)試條件：VS=±5V、RL=100Ω；

2）測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；

(3)CMRR共模抑制比測(cè)試

1）測(cè)試條件：VS=±5V、RL=100Ω；

2）測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；

（4）AOL開(kāi)環(huán)增益測(cè)試

1）測(cè)試條件：雙電源±5V供電；

2）測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；

15

2.應(yīng)用電路測(cè)試

利用比賽現(xiàn)場(chǎng)提供的AD8058芯片、萬(wàn)能板、各類(lèi)阻容

元件等，搭建一個(gè)如圖4所示的全波整流電路。

R4

1kΩ

6

VS

R12U1A

34

1OUT

1kΩ

R2R53

1kΩ500Ω8

10

GNDAD8058AR

R34

GND

V121kΩ

3Vrms

60Hz

5

0°VS

6U2B

4

07

05

8

GNDAD8058AR

GND

圖4全波整