2025年《計算機組成原理》期末考試題及參考答案一、單項選擇題（每題2分，共30分）1.某CPU主頻為3.2GHz，采用4級流水線，理想CPI=1。若程序共執(zhí)行1×10?條指令，則其理論執(zhí)行時間為A.0.25s??B.0.3125s??C.0.125s??D.0.5s【答案】B【解析】時鐘周期T=1/3.2GHz=0.3125ns；總周期數(shù)=1×10?×1=1×10?；時間=1×10?×0.3125ns=0.3125s。2.在IEEE754單精度浮點數(shù)中，若階碼全1且尾數(shù)非0，則表示A.+∞??B.NaN??C.?∞??D.規(guī)格化數(shù)【答案】B3.某Cache采用2路組相聯(lián)，塊大小32B，共512行，則其數(shù)據(jù)區(qū)容量為A.8KB??B.16KB??C.32KB??D.64KB【答案】C【解析】512行×2路×32B=32KB。4.下列關(guān)于DRAM刷新的說法正確的是A.每次刷新一行所需時間與行容量無關(guān)B.刷新地址由CPU給出C.刷新周期越短，功耗越低D.刷新操作會暫停CPU訪存【答案】A5.在微程序控制器中，下地址字段采用“增量+斷定”方式，若當(dāng)前微指令地址為0x105，且斷定條件為NC（無進位），則下地址可能為A.0x105??B.0x106??C.0x104??D.0x000【答案】B6.某系統(tǒng)采用頁式虛擬存儲，頁大小4KB，邏輯地址32位，則頁內(nèi)偏移占A.10位??B.12位??C.14位??D.16位【答案】B7.在總線仲裁中，計數(shù)器定時查詢方式相較于鏈式查詢的優(yōu)點是A.硬件少??B.可靠性高??C.靈活性強??D.速度快【答案】C8.某指令格式為OP(6)+Reg(4)+Addr(16)，采用相對尋址，PC值為0x2000，Addr字段內(nèi)容為0xFFEC，則有效地址為A.0x1FEC??B.0x2000??C.0x1FF0??D.0x3FEC【答案】A【解析】0x2000+2+sign_ext(0xFFEC)=0x1FEC（假設(shè)指令長2B）。9.在RAID5中，若磁盤數(shù)n=5，則磁盤利用率為A.20%??B.40%??C.80%??D.100%【答案】C10.下列關(guān)于超標(biāo)量技術(shù)的描述錯誤的是A.每個周期可發(fā)射多條指令B.需配備多個功能部件C.編譯器無需特殊支持D.可能產(chǎn)生結(jié)構(gòu)沖突【答案】C11.某SRAM芯片容量為512K×8，地址引腳數(shù)為A.19??B.18??C.17??D.16【答案】A12.在微指令編碼中，若共需表示60種微命令，采用字段直接編碼，則最少需A.5位??B.6位??C.7位??D.8位【答案】B13.下列關(guān)于中斷向量的說法正確的是A.存放中斷服務(wù)程序入口地址B.由外設(shè)提供C.與中斷類型碼無關(guān)D.位于堆棧段【答案】A14.某I/O接口采用中斷方式，CPU響應(yīng)中斷后首先應(yīng)A.保存斷點??B.開中斷??C.讀取數(shù)據(jù)??D.發(fā)中斷結(jié)束命令【答案】A15.在流水線中，數(shù)據(jù)前遞技術(shù)主要解決A.結(jié)構(gòu)沖突??B.控制沖突??C.數(shù)據(jù)沖突??D.異常沖突【答案】C二、填空題（每空2分，共20分）16.某系統(tǒng)主存容量1GB，按字節(jié)編址，則地址線至少需要________條?！敬鸢浮?017.若Cache命中率為95%，主存訪問時間為80ns，Cache為4ns，則平均訪問時間為________ns?！敬鸢浮?.818.在微程序控制器中，一條機器指令對應(yīng)一段________?！敬鸢浮课⒊绦?9.采用Booth算法進行2×(?3)運算，乘數(shù)取4位，則運算過程中共需________次加法?！敬鸢浮?20.某磁盤轉(zhuǎn)速7200RPM，平均旋轉(zhuǎn)延遲為________ms?！敬鸢浮?.1721.在總線傳輸中，地址階段與數(shù)據(jù)階段完全重疊的傳輸方式稱為________傳輸。【答案】流水線22.若頁表項占4B，系統(tǒng)采用二級頁表，頁大小4KB，邏輯地址48位，則一級頁表需占________KB?！敬鸢浮?1223.某指令系統(tǒng)采用擴展操作碼，16位指令，含4位OP、4位Reg、8位Addr，則最多可定義________條三地址指令?！敬鸢浮?524.在DMA方式中，每傳輸一個數(shù)據(jù)需占用________個存儲周期?！敬鸢浮?25.若浮點數(shù)尾數(shù)采用原碼，規(guī)格化后最高數(shù)值位必須為________?！敬鸢浮?三、計算與分析題（共40分）26.（8分）某CPU采用5級流水線：IF、ID、EX、MEM、WB，各段延遲分別為250ps、200ps、150ps、300ps、200ps。(1)求流水線最大吞吐率；(2)若程序共1000條指令，忽略流水線填充，求總執(zhí)行時間；(3)若采用拆分MEM段為MEM1(150ps)與MEM2(150ps)，形成6級流水線，求新吞吐率提升百分比?！敬鸢浮?1)最慢段300ps，故時鐘周期T=300ps，吞吐率=1/T=3.33GIPS。(2)總周期=5+(1000?1)=1004，時間=1004×300ps=301.2ns。(3)新T=max(250,200,150,150,150,200)=250ps，新吞吐率=4GIPS，提升(4?3.33)/3.33=20%。27.（8分）某Cache采用寫回法，塊大小64B，主存帶寬8B/周期。若Cache缺失，需填充整塊，且寫回臟塊耗時相同。已知命中率為92%，其中寫操作占25%，寫命中時40%為臟塊。求每1000條指令的平均訪存等待周期（假設(shè)寫緩沖無延遲）?！敬鸢浮孔x缺失率=0.92×0.75=0.69，寫缺失率=0.08×0.25=0.02。讀缺失需填充64B，耗時64/8=8周期；寫缺失需先寫回臟塊再填充，耗時16周期；寫命中臟塊需寫回，耗時8周期。總等待周期/1000條=690×8+20×16+0.92×0.25×0.4×1000×8=5520+320+736=6576周期。28.（8分）某磁盤組共8片，每片2面，每面1200磁道，每道平均扇區(qū)數(shù)600，扇區(qū)大小1KB。轉(zhuǎn)速6000RPM，平均尋道時間5ms，控制器延遲忽略不計。(1)求磁盤組容量；(2)求平均存取時間；(3)若采用ZBR，最內(nèi)道每道400扇區(qū)，最外道每道800扇區(qū)，求持續(xù)傳輸率范圍。【答案】(1)容量=8×2×1200×600×1KB=11.52GB。(2)平均旋轉(zhuǎn)延遲=60/(6000×2)=5ms，平均存取=5+5=10ms。(3)轉(zhuǎn)速100r/s，最內(nèi)道傳輸率=400×1KB×100=40MB/s，最外道=800×1KB×100=80MB/s，范圍40–80MB/s。29.（8分）某16位機器，采用補碼，ALU支持加減。給定A=0x7FF0，B=0x8010，求：(1)A+B的16位結(jié)果及標(biāo)志位CF、ZF、SF、OF；(2)若結(jié)果存入寄存器后立即進行符號擴展至32位，求擴展后的十六進制值?！敬鸢浮?1)0x7FF0+0x8010=0x10000→16位截取0x0000，CF=1，ZF=1，SF=0，OF=0（正+負無溢出）。(2)0x0000符號擴展為0x00000000。30.（8分）某微程序控制器，控制存儲器容量512×64位，微指令采用字段直接編碼，共需表示80種微命令，其中30種為互斥，其余50種可兼容。(1)設(shè)計字段劃分，求各字段位數(shù)；(2)求微指令剩余可用位數(shù)；(3)若下地址字段占8位，判別字段占3位，求剩余位可定義多少種附加控制?！敬鸢浮?1)互斥30種需5位，兼容50種采用位直接表示需50位，合計55位。(2)64?55=9位。(3)下地址8+判別3=11位，已用55+11=66>64，需調(diào)整：將兼容字段改為分組，每組16位，共4組，則兼容字段4×16=64位，超了。重新設(shè)計：互斥5位，兼容字段用8組，每組7位，共56位，合計61位，剩余3位，可定義23=8種附加控制。四、綜合設(shè)計題（共60分）31.（20分）設(shè)計一個8位ALU，支持加減、與、或、非、左移一位、右移一位、置進位。要求：(1)畫出ALU結(jié)構(gòu)框圖，標(biāo)明控制信號；(2)給出控制信號真值表；(3)用Verilog描述核心模塊?！敬鸢浮?1)框圖：輸入A[7:0]、B[7:0]，輸出Y[7:0]，控制端S[2:0]，進位輸入Cin，進位輸出Cout，零標(biāo)志Z。內(nèi)部含8位加法器、邏輯單元、移位器，多路選擇器選擇結(jié)果。(2)真值表：S=000→Y=A+B+Cin，Cout=進位；S=001→Y=A?B?Cin，Cout=借位；S=010→Y=A&B；S=011→Y=A|B；S=100→Y=~A；S=101→Y={A[6:0],Cin}；S=110→Y={Cin,A[7:1]}；S=111→Y=8'h00，Cout=1。(3)Verilog：```verilogmodulealu8(input[7:0]A,B,input[2:0]S,Cin,outputreg[7:0]Y,outputCout,Z);wire[8:0]sum,sub;assignsum=A+B+Cin;assignsub=A-B-Cin;always@()case(S)3'b000:beginY=sum[7:0];Cout=sum[8];end3'b001:beginY=sub[7:0];Cout=sub[8];end3'b010:beginY=A&B;Cout=0;end3'b011:beginY=A|B;Cout=0;end3'b100:beginY=~A;Cout=0;end3'b101:beginY={A[6:0],Cin};Cout=A[7];end3'b110:beginY={Cin,A[7:1]};Cout=A[0];end3'b111:beginY=0;Cout=1;endendcaseassignZ=(Y==0);endmodule```32.（20分）某16位機采用微程序控制器，指令系統(tǒng)含16條機器指令，每條指令最長8個時鐘周期?？刂拼鎯ζ餍璐娣盼⒅噶?，要求支持條件跳轉(zhuǎn)，下地址采用“增量+斷定”方式。(1)估算控制存儲器容量；(2)設(shè)計微指令格式，字段劃分并說明；(3)給出實現(xiàn)ADDRs,Rd指令的微程序流程及微指令編碼示例。【答案】(1)假設(shè)平均每條指令6個微指令，共16×6=96條微指令，取128條備用，總計224條，下地址8位即可，微指令寬度假設(shè)32位，容量=224×32bit=896B，取1KB。(2)格式：[31:24]下地址8位[23:21]判別3位[20:16]ALU控制5位[15:12]寄存器堆讀地址4位[11:8]寄存器堆寫地址4位[7:4]存儲器控制4位[3:0]雜項4位(3)ADD流程：T1:PC→MAR,PC+1→PCT2:M→MDR→IRT3:Rs→AT4:Rd→B,A+B→ALUT5:ALU→RdT6:公操作示例編碼（T4）：下地址=00000101，判別=000，ALU=00010（加），讀地址=Rs，寫地址=0，存儲器=0000，雜項=0000→32’h05020000。33.（20分）設(shè)計一個4通道DMA控制器，支持塊傳輸、鏈式傳輸，優(yōu)先級固定。要求：(1)給出控制器內(nèi)部寄存器組織；(2)描述塊傳輸工作流程；(3)計算傳輸8KB數(shù)據(jù)，總線寬度32bit，時鐘100MHz，突發(fā)長度16，求理論最短耗時；(4)說明鏈式傳輸