緒論選題背景及意義由于其在電源電壓穩(wěn)定，精度，功耗等優(yōu)點，已被廣泛應(yīng)用于眾多電子行業(yè)。如計算機，交通信息等行業(yè)的基準(zhǔn)電壓源具有高的精確度和穩(wěn)定性，并起著集成電路的設(shè)計極其重要的作用，尤其是各種數(shù)模轉(zhuǎn)換器，模數(shù)轉(zhuǎn)換器，傳感器芯片，檢測芯片，電源管理芯片等的重要部件之一，電壓基準(zhǔn)和電流基準(zhǔn)會直接影響整個電路的性能。目前行業(yè)使用最廣泛的是帶隙基準(zhǔn)電壓源。因此，研究帶隙基準(zhǔn)電壓源具有重要意義。1.2研究現(xiàn)狀電壓參考源可以提供穩(wěn)定的參考電壓或電流，而與電源電壓、過程和溫度變化無關(guān)，近年來，許多ic設(shè)計者的研究成果表明，兼具低溫系數(shù)、高噪聲排除比、低工作電壓和高穩(wěn)定性優(yōu)點的帶隙基準(zhǔn)電壓源廣泛用于高精度、高精度、清晰的電子系統(tǒng)。1.2.1低溫度系數(shù)在DAC、ADC、LDO和高精度電流源中，使用具有低溫系數(shù)的電壓基準(zhǔn)電路。具有主補償?shù)某Ｒ?guī)低溫系數(shù)電壓參考源的大部分可以獲得約50ppm/0C[2]的溫度系數(shù)。1.2.2高電源抑制比功率阻阻率RF集成電路、數(shù)字電路和高頻電路中基準(zhǔn)電壓源的重要測量指標(biāo)之一。由數(shù)字模塊產(chǎn)生的噪聲可能對模擬模塊產(chǎn)生不利影響。因此，電路內(nèi)部的電壓基準(zhǔn)源需要具有寬范數(shù)的電源元件的良好抑制比性能?！半娫匆种票龋≒owerSupplyRippleRejection.簡稱為PSRR）的定義是輸入到輸出的增益除以電源到輸出的增益，即PSRR=A/Ar這里，A是從輸入到輸出增益，Ar是從電源到輸出的增益，其結(jié)果通常是PSRR=201g（A/Ar）[6]”。電源切斷比在電源中的各種頻率小波上表示測量電路的電源排除能力。因為輸入到基準(zhǔn)電壓的任何小波都被放大并輸出，所以它們與基準(zhǔn)電壓分離并且具有高的電源排除比。1.2.3低功率作為集成電路的基本單位，電壓標(biāo)準(zhǔn)是研究的發(fā)展方向，占據(jù)便攜式電子產(chǎn)品的市場份額。低功率基準(zhǔn)帶隙參考的改進設(shè)計也具有很大的突破性。通過使用HBT技術(shù)設(shè)計帶隙電壓基準(zhǔn)，可以降低電路的消耗功率。1.2.4低電壓隨著微電子技術(shù)的快速發(fā)展，集成電路的集成正在進行，元件的小型化和低電壓化正在進行。因此，也用作在核心功能模塊的電壓基準(zhǔn)[]][]和模擬低電源電壓下工作的數(shù)字電路。系統(tǒng)的帶隙基準(zhǔn)電路的輸出電壓通常為1.25V，系統(tǒng)的最小工作電壓受固定輸出電壓的限制。為了降低諸如MOS晶體管（DTMOS）的特殊電路結(jié)構(gòu)那樣的基準(zhǔn)電壓源，使用電阻分壓器來動態(tài)地通過閾值電壓的電壓降低材料的能隙電壓，實現(xiàn)低基準(zhǔn)電壓輸出的電壓傳輸。綜上，CMOS間隙基準(zhǔn)電壓源的研究作為研究對象具有重要的理論研究意義和實用意義。1.3文章主要內(nèi)容本文通過了解基準(zhǔn)電壓源的基本概念，負溫度系數(shù)電壓、正溫度系數(shù)電壓的產(chǎn)生原理，性能指標(biāo)和國內(nèi)外發(fā)展趨勢，理解傳統(tǒng)帶隙基準(zhǔn)電壓源電路的工作原理及曲率補償方法，設(shè)計了一種使用不同的補償方法進行補償?shù)膸痘鶞?zhǔn)電壓源，并對電路進行分析。本文最后總結(jié)了此次帶隙基準(zhǔn)電壓源設(shè)計和曲率補償方法進行研究的過程中的各種情況，并歸納整理了研究中遇到的問題及解決辦法，這些都將成為我以后學(xué)習(xí)生活中的寶貴經(jīng)驗，具有很大的借鑒意義。2基準(zhǔn)電壓源的理論基礎(chǔ)可互換的基準(zhǔn)電壓源和基準(zhǔn)電流源模塊，穩(wěn)定性好，輸出不受影響，這可以提供高精度、高穩(wěn)定性、良好的功率排除率和強負荷性能的基準(zhǔn)模塊。經(jīng)常使用參考電壓源來產(chǎn)生參考電流源。因此本章重點針對基準(zhǔn)電壓源的性能指標(biāo)、分類和特點進行詳細的介紹和闡述。2.1基準(zhǔn)電壓源重要的性能參數(shù)表1基準(zhǔn)電壓源的重要性能參數(shù)性能指標(biāo)單位定義啟動時間(start

up

time)ns從電路啟動到輸出電壓穩(wěn)定的時間溫度系數(shù)TCppm/0C在整個L作溫度范圍內(nèi)輸出電壓最大變化相對電源抑制(power

supply

rejection)dB電源電壓在不同頻率下變化時，從電源到輸出增益的倒數(shù)噪聲(noise)輸出電壓的電壓噪聲功耗(power

consumption)mW

靜態(tài)功耗電源電壓穩(wěn)定性電源電壓在一定范圍內(nèi)的變化引起的輸出電壓的相對變化量精度(accuracy)輸出電壓與標(biāo)稱值的誤差熱滯后性基準(zhǔn)源經(jīng)歷溫度變化再回到初始溫度時，輸出電壓初始值的誤差負載調(diào)整率ppm/mA規(guī)定的負載電流的變化范圍內(nèi)引起的基準(zhǔn)電壓的變化長期穩(wěn)定性

(LTS)ppm/1000h在很長的一段時間里輸出電壓呈現(xiàn)的緩慢變化2.2帶隙基準(zhǔn)電壓源2.2.1負溫度系數(shù)產(chǎn)生機理PN-Didos晶體管的正電壓在雙極器件中具有負溫度系數(shù)（CTAP），如果晶體管的基本電流不能忽略，則集電極的電流等于電流。其關(guān)系式為,式中熱電壓,IS為飽和電流,IS隨的增大而增加,式中ni為硅的本征載流子濃度，為少數(shù)載流子的遷移率,它們與溫度的關(guān)系表達式為，，其中為硅的帶隙能量，由此可得。由于,因此對基極-發(fā)射極電壓VBR取倒數(shù)，為簡化分析暫吋假設(shè)IC不隨溫度變化。 （1）將式帶入（1）式中，可得： (2)當(dāng)溫度為0K時，Vbe電壓近似等于硅帶隙基準(zhǔn)電壓。溫度特性為VEB線性，溫度范圍足夠（20°C～120°C），溫度特性約近似為2.2mV/c。2.2.2正溫度系數(shù)產(chǎn)生機理如果發(fā)現(xiàn)VBE導(dǎo)體電壓的降低與多極晶體管的PNC溫度呈負相關(guān)，電極和晶體管放電電極之間的差異有待確定。（~VBE）與不同密度的溫度呈正相關(guān)新協(xié)議圖2顯示了比電壓輸出。首先，電流密度應(yīng)通過Q1、Q2和VBE1晶體管（雙極晶體管的電極電流由晶體管發(fā)射庫的VBE決定，因此Q1晶體管的VBE1和Q2晶體管VB2不相等），即△VBE=VBE1-VBE2≠0。于是△VBE便可由式3表示為：（3）其中I0為集電極電流，Is1、Is2為反向飽和電流，VT與溫度有關(guān)。圖2產(chǎn)生△VBE電壓電路同工藝下Is1=Is2，因此式（3）可進行簡化為：（4）Q1，Q2極電流固定，Ic1與Ic2之等于常數(shù)，因此將式（4）兩邊同時微分熱力學(xué)溫度T可得：（5）其中，k為玻爾茲曼常數(shù)，q是單位電荷量，m大于1為常數(shù)，顯然d△VBE/dT>0，晶體管基-射極電壓差△VBE溫度特性正比相關(guān)。2.2.3帶隙基準(zhǔn)電壓 圖3與溫度無關(guān)的基準(zhǔn)電壓原理圖 （6）因此，只要設(shè)置合適的K1、K2參數(shù)值，便可準(zhǔn)確得到溫度系數(shù)接近于零的電壓[10][11]。為了簡便先取K1=1，并對式（6）兩邊同時求導(dǎo)熱力學(xué)溫度T可得出： （7）這里不妨令等式左邊為零，即dVref/dT=0，并且將式代入式（7）中，可得出： （8）到此，得到了K1的值并得到了具有零溫度系數(shù)的帶隙基準(zhǔn)電壓。2.3傳統(tǒng)帶隙基準(zhǔn)源電路結(jié)構(gòu)2.3.1帶隙基準(zhǔn)源一傳統(tǒng)帶運放的帶隙基準(zhǔn)源結(jié)構(gòu)如圖4所示[12]，電阻R1、R2及運放組成反饋電路并且運用運放輸入正負極的虛短，準(zhǔn)確控制控制X和Y兩點的電位。因此，VEB1和VEB2的電壓差值和熱電壓VT成正比，也和熱力學(xué)溫度成正比。于是，輸出基準(zhǔn)電壓可被表示為： (9)m表示晶體管Q2與晶體管Q1面積之比，VT表示晶體管熱電壓。由式（3）可知，與溫度呈正相關(guān)關(guān)系的△VBE可以抵消晶體管基-射極電壓VBE1的一階線性分量。所以，想得到不考慮VBE1高階非線分量的影響并與溫度無關(guān)的基準(zhǔn)電壓可以通過設(shè)置合適的電阻阻值以及晶體管面積之比m的值來實現(xiàn)。圖4傳統(tǒng)運放帶隙基準(zhǔn)源結(jié)構(gòu)2.3.2帶隙基準(zhǔn)源二圖5一種常用的帶隙基準(zhǔn)電壓源結(jié)構(gòu)[13]。則 (10)這里不妨對上式兩邊同時對溫度T求導(dǎo)，可得： (11)不考慮VBE的高階非線性分量的常溫（300K）條件下，結(jié)合式左邊取零，可推得R1/R2lnm約等于17.24。因此通過設(shè)定適當(dāng)?shù)碾娮鑂1、R2和晶體管Q2、Q1的面積比M，能夠得到零溫度系數(shù)的基準(zhǔn)電壓。適的電阻R1與R2阻值以及晶體管Q2與Q1的面積之比m就能夠得到零好.圖5帶隙基準(zhǔn)源二通過分析上述帶隙基準(zhǔn)源，它可以看出，傳統(tǒng)的帶隙的帶隙參考源基本上是一個一階帶隙參考源，并且不涉及非線性項高階的溫度補償，但VBE1在其參考輸出電壓Vref包含高階非線性線性項，VBE1的在低溫下的高次非線性項是可忽略的，但隨著溫度的升高，VBE1的高階非線性項嚴(yán)重影響了參考電壓的輸出，而更高階在VBE1是不可忽視非線性項[14]。由傳統(tǒng)的典型第一級的帶隙基準(zhǔn)源的溫度特性曲線可以清楚地看出，曲線的斜率等于零是46℃，即此時，正確地除去具有相對溫度特性的兩個電壓，得到零溫度系數(shù)的基準(zhǔn)電壓。然而，如果溫度偏離零溫度系數(shù)點，則正和負溫度系數(shù)電壓在高溫和低溫下交替主導(dǎo)。22.4章節(jié)小結(jié)在本章中，基于晶體管基發(fā)射極電壓VBE的負溫度特性曲線的解析和導(dǎo)出，導(dǎo)出晶體管基發(fā)射極間電壓差Vbe與溫度的正相關(guān)，擴展帶隙基準(zhǔn)電壓源的原理。其次，引入一些常規(guī)電壓源和常規(guī)典型帶隙參考源的結(jié)構(gòu)，并指出傳統(tǒng)帶隙參考源的缺點[15]。52在本章中，基于晶體管基發(fā)射極電壓VBE的負溫度特性曲線的解析和導(dǎo)出3帶隙基準(zhǔn)電壓源溫度補償技術(shù)3.1帶隙基準(zhǔn)電壓源曲率補償技術(shù)研究3.1.1二階曲率非線性補償技術(shù)二階曲率非線性補償?shù)脑硎窃谝浑A溫度補償電路的基礎(chǔ)之上，通過引入VPTAT2電壓再次對其進行二階曲率校正，進一步消弱VBE的高階非線性分量對輸出基準(zhǔn)電壓的影響，圖6描述了帶隙基準(zhǔn)電壓源二階PTAT2曲率補償原理，帶隙基準(zhǔn)電壓源在低溫階段主要由電壓VPTAT對晶體管基極-發(fā)射極電壓VBE溫度的一階補償（此時二階非線性分量VPTAT2較小，其影響有限）[16][17]?；鶞?zhǔn)源電路溫漂降到50ppm/℃以下可通過普通二階曲率溫度補償。圖6帶隙基準(zhǔn)電壓源二階PTAT2曲率補償原理由圖6估計圖7所示。Vref可表示為： （12）式中，A、B分別表示一階線性VPTAT分量和二階非分線性VPTAT2分量的系數(shù)且通常為常數(shù)。圖圖7二階PTAT2曲率補償輸出基準(zhǔn)電壓曲線圖8是利用二次曲率正確非線性二次成分的典型的帶隙電壓基準(zhǔn)電路。你可以指帶隙核心電路和電流發(fā)生器電路IPTAT與溫度相同的電路合并。由電阻器R3，晶體管Q1和Q2形成的電路中流動IPTATIPTAT流經(jīng)電阻器R2和R4，產(chǎn)生一個電壓VPAT。如果效果沒有觀察到IPTaT2電流，晶體管Q1和正相關(guān)的溫度電壓VBE1基極電壓是直接連接到輸出參考電壓Vref的常規(guī)的主電路。IPTAT2溫度二次流通過電流源引入，并且當(dāng)它流過R4實現(xiàn)二次曲率補償。因此，該帶隙基準(zhǔn)電壓源輸出基準(zhǔn)電壓可表示為： （13）式中，VBE1表示基射極電壓，IPTAT表示與正相關(guān)溫度的電流，IPTAT2表示溫度二次方正相關(guān)電流。圖8二階曲率校正帶隙基準(zhǔn)電壓源4帶隙基準(zhǔn)電壓源實現(xiàn)本文第二章與第三章分別詳細介紹了帶隙基準(zhǔn)電壓源的原理[14]、常規(guī)電壓源結(jié)構(gòu)、傳統(tǒng)帶隙基準(zhǔn)電壓源性能和缺陷、高階溫度非線性補償技術(shù)中的曲率補償技術(shù)以及影響帶隙基準(zhǔn)電壓源的性能的一些非理想特性。從上述分析中不難發(fā)現(xiàn)，傳統(tǒng)帶隙基準(zhǔn)電壓源本質(zhì)上還是一階帶隙基準(zhǔn)電壓源[18]，其溫度系數(shù)通常在幾百ppm/℃，很難滿足現(xiàn)代電子信息領(lǐng)域?qū)Φ蜏囟认禂?shù)的要求。4.1帶隙基準(zhǔn)電壓源總電路實現(xiàn)手段本文為了改善傳統(tǒng)帶隙基準(zhǔn)的溫度特性并增加電源的電壓排除比，使用了結(jié)合新的劃分線性非線性補償和運算放大器的負反饋的二次曲率矯正。4.2帶隙基準(zhǔn)源核心電路實現(xiàn)4.2.1帶隙基準(zhǔn)電壓源核心電路設(shè)計方案傳統(tǒng)的帶隙電壓基準(zhǔn)被主溫度的基礎(chǔ)上補償。通過組合次級曲率校正和線性分割校正技術(shù)，以實現(xiàn)更高的階溫度補償。因此，帶隙基準(zhǔn)電壓源核心電路的設(shè)計如圖9所示。圖9帶隙基準(zhǔn)電壓源核心電路結(jié)構(gòu)4.2.2器件參數(shù)方案設(shè)計圖9為所示帶隙基準(zhǔn)電壓源核心基準(zhǔn)電路結(jié)構(gòu)，IPTAT電流電路包括PMOSM1、M2、M3、雙極晶體管Q、Q1、Q2和電阻R。因此，電流IPTAT可表示為： （14）14式中，晶體管Q3、Q2面積之比C，VT為熱電壓，常溫下為26mV。理想器件并假設(shè)電流IPTAT為10μA，晶體管Q3與Q2的面積比為6，所以可得電阻R1為： （15）PMOSM1、M2、M3構(gòu)成具有相同動作電流的當(dāng)前鏡，因此M1～M3的寬度、長度比W/L也相等。根據(jù)MOS晶體管的非理想特性，能夠有效地降低MOS晶體管的信道長度調(diào)制的不良影響，能夠提高MOS晶體管的匹配度。MOS管的飽和電壓（VGS-Vth）的值大于0.15V時，MOS管才不會進入亞閾值區(qū)并且在亞閾值區(qū)MOS管的匹配特性較差，因此為了使MOS管之間更好的匹配，必須使MOS管遠離亞閾值區(qū)[19][20]。NMOS管M0電流要遠小于其他電流，可以確定啟動電流不超過1μA，則由式可知： （16）由此可得(W/L)=1/40?；鶞?zhǔn)電壓Vref為電阻R2+R3壓降與晶體管Q2基-射極電壓相加。因此基準(zhǔn)電壓Vref可表示為： （17）式（16）對溫度T求導(dǎo)可得： （18）令式（18）左邊為零并結(jié)合式可得R2+R3為： （19）由室溫標(biāo)準(zhǔn)大氣壓下晶體管基-射極導(dǎo)通壓降值近似約為0.67V可算得到R2+R3阻值近似為15.43kΩ。由此，帶隙基準(zhǔn)電壓源核心基準(zhǔn)電路雙極晶體管參數(shù)、電阻參數(shù)值，MOS器件參數(shù)和分別如表2、表3所示。表2帶隙基準(zhǔn)電壓源核心基準(zhǔn)電路電阻參數(shù)值，晶體管參數(shù)元器件名稱參數(shù)值元器件名稱參數(shù)值Q0M=1R13.82kΩQ1M=1R05.4kΩQ2M=6R310.15kΩR22.78kΩ表3帶隙基準(zhǔn)電壓源核心基準(zhǔn)電路MOS器件參數(shù)值元器件名稱器件寬度（W）器件長度（L）PM10.72μm0.3μmPM20.72μm0.3μmPM30.72μm0.3μmPM40.72μm0.3μmPM50.9μm0.3μmPM60.72μm0.3μmMN10.22μm10μm第五章4.3.1二階曲率補償電路設(shè)計方案圖10是本文所設(shè)計的二階曲率補償電路。圖10二階曲率溫度補償帶隙基準(zhǔn)電壓源電路結(jié)構(gòu)在圖10中，與操作IPTat2電流的二次溫度補償電路被引入R2，產(chǎn)生電壓VPPTAT2R2的電阻器。因為目前有IPTAT2正相關(guān)和二次溫度，電壓VPPTAT2還有二次溫度正相關(guān)，所以帶隙基準(zhǔn)電壓源輸出基準(zhǔn)電壓Vref、電壓VPTAT2以及電流IPTAT2可分別表示為： （20） （21） （22）由式（27）中，IPTAT和ICTAT分別表示兩個電流具有相反的溫度系數(shù)和接近的溫度系數(shù)，A表示常數(shù)。因此，方程式（22）指示IPTat2與溫度二階具有正相關(guān)。從方程（20）可以看出，IPTat2R2第二非線性成分的存在是為了消除二階非線性在VBE部件和創(chuàng)建帶隙參考電壓源的低溫度系數(shù)。圖11第一次二階曲率溫度補償帶隙基準(zhǔn)電壓源溫度特性曲線負溫度系數(shù)電壓Vbe在低溫下占主導(dǎo)地位，正溫度系數(shù)隨著溫度的升高而逐漸占主導(dǎo)地位，一階帶隙基準(zhǔn)電壓源的溫度特性曲線是拋物線。從圖11也可以知道這個。因此，為了使帶隙基準(zhǔn)電壓源的溫度特性曲線更緩慢（低溫部），需要引入第二非線性分量來抵消低溫區(qū)間中帶隙基準(zhǔn)電壓源的二次非線性分量。從理論上來看，如果具有正溫度系數(shù)的電壓隨著溫度升高占據(jù)主導(dǎo)位置，則帶隙基準(zhǔn)電壓源的補償過量。高溫階段帶隙基準(zhǔn)電壓源的溫度特性曲線變得陡峭（高溫階段）。根據(jù)圖11并結(jié)合式可得其溫度系數(shù)為： 因此，溫度系數(shù)為13.2ppm/℃。如圖所示，帶隙基準(zhǔn)電壓源溫度特性曲線在高低溫下分別顯示沒有變化和顯著提高。因此，需要引入另一種溫度補償技術(shù)來基于第二級帶隙基準(zhǔn)電壓源來補償帶隙基準(zhǔn)電壓源的高溫部分的溫度系數(shù)。4.3.2修改后的二階曲率補償電路設(shè)計方案圖12所示顯示改進的二次曲率溫度補償帶隙參考電路。因此，在低溫部分中，NMOS管對帶隙參考電路沒有效果。但隨著溫度不斷的升高，V1的值逐漸上升，使NMOS管柵源電壓VGS也增加到足夠使NMOS管導(dǎo)通，從而產(chǎn)生分流作用，進而實現(xiàn)對帶隙基準(zhǔn)電壓源高溫段溫度特性曲線的校正，使其變得更為平緩，之所以選擇電壓V1去控制NMOS管的柵極電壓VG，就在于隨著溫度的升高或降低電壓V1能控制NMOS管的柵源電壓VGS，從而控制NMOS的關(guān)斷和導(dǎo)通[22][23][24]，使NMOS管不是一直處于導(dǎo)通或關(guān)斷狀態(tài)，而是使其在導(dǎo)通和關(guān)斷之間可以根據(jù)柵源電壓VGS的大小自由來回切換。這樣，NMOS在低溫下不能關(guān)斷，對帶隙電壓基準(zhǔn)電路沒有任何影響，在高溫下使NMOS導(dǎo)通，能夠有效地從電阻R2中分離冗余電流。圖12二次修改后的二階曲率溫度補償帶隙基準(zhǔn)電壓源電路結(jié)構(gòu)電壓V1等于電阻R2和R3壓降和相加，因此V1可以滿足上述對NMOS管的控制要求，從而保證NMOS管[25]：在高溫段能夠使帶隙基準(zhǔn)電壓源正溫度系數(shù)得到有效的降低通過有效漏掉多余的電流的手段呈現(xiàn)；在低溫段不會漏掉過多的電流使帶隙基準(zhǔn)電壓源的溫度特性曲線變差。通過設(shè)定nMOS的適當(dāng)寬高比，再利用裝置，可以得到電路的溫度曲線，如圖13所示，并結(jié)合式可得其溫度系數(shù)為：通過對比圖12，圖13，引入NMOS管分流后提升改良了帶隙基準(zhǔn)電壓源的溫度特性曲線。電路的溫度系數(shù)為6.2ppm/℃在-50~125℃的溫度范圍內(nèi)。圖13二次修改后的二階曲率溫度補償帶隙基準(zhǔn)電壓源溫度特性曲線帶隙基準(zhǔn)電壓源一般需要運放大于等于70dB，防止運放增益過高嚴(yán)重損壞電路的穩(wěn)定性，圖14的運算放大器選擇PMOS差分對利用PMOS差分對輸入在低電壓下工作作為積分運算放大器的輸入級；此外，通過在集成運放中引入米勒補償電路[26][27][28][29]來保證運放乃至整個電路的穩(wěn)定性。由文獻[30][31][21]可知，電路零點和極點可分別表示為： （23） （24） （25） （26）為了使電路由更穩(wěn)定，必須滿足： （27）由上式可得米勒補償電容CC為0.66pF，取保險值CC為1pF。圖14兩級集成運放電路結(jié)構(gòu)本文設(shè)計和調(diào)試的CMOS集成低溫系數(shù)帶隙基準(zhǔn)電壓源的電路在圖15中示出，PM1、PM2和PM3都構(gòu)成寬長比相等的PMOS電流鏡，深度負反饋電路由積分運算放大器、PMOSPM0、NMOSNM0及電阻RO構(gòu)成。其中，PM0及NM0構(gòu)成有源負載逆變器，PM1～PM3的柵極電壓VG與電源電壓VDD相同極性，即VG、電源電壓VDD為相同的顯影方向。圖15帶隙基準(zhǔn)源電路總結(jié)構(gòu)圖4.4章節(jié)小結(jié)因此，我們提出了一種通過基于二次曲率補償電路引入nMOS管分路來改善的溫度補償方法。仿真結(jié)果表明，改進的溫度補償方法更好地補償了帶隙參考電壓源的溫度特性，并獲得了具有低溫系數(shù)的帶隙參考電壓源。最后，本文設(shè)計的帶隙基準(zhǔn)電壓源可以滿足一些高精度電子系統(tǒng)和設(shè)備的需要，并且具有較低的溫度系數(shù)和更好的電源電壓抑制比。這個設(shè)計得到了令人滿意的結(jié)果。5總結(jié)與展望5.1總結(jié)在本文中，我們提出了具有分段曲率補償，基于傳統(tǒng)的電流型的帶隙參考源上的新類型的帶隙參考源，基準(zhǔn)電壓分別在低溫部和高溫部，以補償。主要的研究是基于0.18微米標(biāo)準(zhǔn)CMOS集成電路工藝設(shè)計中芯，具有新的溫度補償方案，其是二次曲率和NMOS分段的組合線性補償被設(shè)計低溫度系數(shù)的集成CMOS帶隙參考電壓源你有。為了得到帶隙參考電壓源低溫度系數(shù)，使用二階曲率和NMOS電路，生成第二和更高階的非線性分量，較高帶隙參考電壓的參考電壓非線性以抵消該部件的影響。此方法結(jié)合了理論計算和模擬，來獲得更適當(dāng)?shù)暮秃线m的設(shè)備參數(shù)。通過各種曲率校正方法的，帶隙參考電壓源，其被設(shè)計為分析和總結(jié)。校正，以及各種曲率校正方法的完成之后，以滿足的高精度基準(zhǔn)電壓的電子設(shè)備，優(yōu)良的隙基準(zhǔn)電壓源到整體性能的需要。5.2展望本次畢業(yè)論文設(shè)計中我發(fā)現(xiàn)了自己的許多不足之處，我對課本知識不夠熟悉，對帶隙基準(zhǔn)電壓源理論部分把握不夠，導(dǎo)致我需要花非常多的時間來重新熟悉相關(guān)知識點。這次設(shè)計的帶隙基準(zhǔn)電壓源使用了多個晶體管來實現(xiàn)低溫度高抑制比的效果，整個電路實現(xiàn)比較麻煩，希望微電子技術(shù)能得到更快更好地發(fā)展，應(yīng)用此技術(shù)生產(chǎn)出更簡便更集成化的產(chǎn)品，希望自己在以后的學(xué)習(xí)生活中能取得更大的提升與進步。參考文獻袁文師,吳建輝.基準(zhǔn)電壓源設(shè)計[J].半導(dǎo)體技術(shù),2004(04):90-94.劉國慶，于氚劉源等一種低溫漂低電源電壓調(diào)整基準(zhǔn)電流源[J]微電子學(xué),2006(12):763-766鄭浩，葉星寧，一種低壓CMOS帶隙電壓基準(zhǔn)源[J].微電子學(xué)，2005,

35(5):

542-544.Anne

—Johan

Annema.

Low

—power

bandgap

reference

featuring

DT-MOST'

s

[J].

IEEE

Journal

of

Solid-state

Circuits,

1999,

34(7):

949

-955.Banba

H,

Shiga

H.

Umezawa

A,

et

al.

A

CMOS

Badgap

Reference

Circuit

With

Sub-I-V

Operation

[J].

IEEE

J.

Solid-State

Circuits,

May,

1999,

34:

670-

674.Razavi

B.

Design

of

analog

CMOS

integrated

circuits[M].

New

York:

McGraw-Hill,2001:

275-

276.連天培,蔣品群,宋樹祥,蔡超波,龐中秋.低溫度系數(shù)高電源電壓抑制比寬頻帶帶隙基準(zhǔn)電壓源設(shè)計[J].廣西師范大學(xué)學(xué)報(自然科學(xué)版).2019,37(1):125-132.劉彥.應(yīng)用于SoC芯片的EEPROM的設(shè)計與實現(xiàn)[D].天津大學(xué),2012.杜濤,蔡紅艷,梁科,王錦,李國峰.一種新型帶隙基準(zhǔn)源設(shè)計[J].微電子技術(shù).2018,44(11):9-12.張彬,馮全源.一種高電源抑制比帶隙基準(zhǔn)源[J].微電子學(xué).2010,40(01):58-61.吳玉廣,鐘國華,賀榮華,劉道廣.一種輸出可調(diào)CMOS能隙基準(zhǔn)源電路的設(shè)計[J].微電子學(xué).2004,8(05):578-581.Zawawi,RuhaifiAbdullah,Sidek,Othman.Anewcurvature-correctedCMOSbandgapvoltagereference[J].IeiceElectronicsExpress.2012,14(5):97-100.陳兆權(quán).具有高階曲率補償?shù)牡蛪洪_關(guān)電容式帶隙基準(zhǔn)源研究與設(shè)計[D].華南理工大學(xué),2018.蔡金博.基于CMOS工藝的高精度基準(zhǔn)源的研究與設(shè)計[D].電子科技大學(xué),2017.周洋.高性能BiCMOS帶隙基準(zhǔn)電壓源設(shè)計[D].江蘇大學(xué),2010.K.M.Tham,K.AlowsupplyvoltagehighPSRRvoltagereferenceinCMOSprocess[J].IEEEJ.Solid-StateCircuits.1995,30(5):586–590.許娜.電容式微加速度計低壓差穩(wěn)壓器ASIC設(shè)計[D].哈爾濱工業(yè)大學(xué)2010.閆海鵬,李平,羅和平,周小軍.一種電流鏡型的BICOMS帶隙基準(zhǔn)電壓源[J].今日電子.2006(12):34+36.GabrielA.Rincon-MoraandPhillipE.Allen.A1.1VCurrent-ModeandPiecewise-LinearCurvature-CorrectedBandgapReference[J].IEEEJOURNALOFSOLID-STATECIRCUITS.1993,33(10):1551-1553.張萬東,陳宏,王一鵬,于奇,寧寧,王向展.高電源抑制比和高階曲率補償帶隙電壓基準(zhǔn)源[J].微電子學(xué).2011,41(01):57-60.胡榮炎,張秋林,劉桐春,秦俊.基于cadence仿真的帶隙基準(zhǔn)電壓源設(shè)計[J].高科技產(chǎn)品研發(fā).2012,36(2):44-45.LeungKN,MokPKT.Asub-1-V15ppm/℃CMOSbandgapvoltagereferencewithoutrequiringlowthresholdvoltagedevice[J].IEEEJSolStaCirc.2002,37(4):526-530.AndreaBoni.Op-ampandstartupcircuitsforCMOSbandgapreferenceswithnear1Vsupply[J].IEEEJS