(2025年)計(jì)算機(jī)組成原理期末試卷及答案一、單項(xiàng)選擇題（每題2分，共30分）1.下列關(guān)于計(jì)算機(jī)硬件系統(tǒng)的說法中，正確的是（）A.計(jì)算機(jī)硬件系統(tǒng)由運(yùn)算器、控制器和存儲(chǔ)器組成B.計(jì)算機(jī)硬件系統(tǒng)由主機(jī)和輸入輸出設(shè)備組成C.計(jì)算機(jī)硬件系統(tǒng)由CPU、內(nèi)存和外存組成D.計(jì)算機(jī)硬件系統(tǒng)由CPU、顯示器和鍵盤組成答案：B。計(jì)算機(jī)硬件系統(tǒng)主要由主機(jī)（包括CPU和內(nèi)存等）和輸入輸出設(shè)備組成。選項(xiàng)A不完整，還缺少輸入輸出設(shè)備；選項(xiàng)C外存屬于外部設(shè)備，表述不準(zhǔn)確；選項(xiàng)D不全面，計(jì)算機(jī)硬件系統(tǒng)包含多個(gè)部分，不止這幾個(gè)。2.某計(jì)算機(jī)字長為32位，其存儲(chǔ)容量為1GB，若按字編址，它的尋址范圍是（）A.0~2^20-1B.0~2^21-1C.0~2^22-1D.0~2^23-1答案：D。1GB=2^30B，字長為32位即4B，按字編址，尋址范圍為2^30B/4B=2^28個(gè)地址，地址范圍是0~2^28-1，而2^28=2^23×2^5，所以尋址范圍是0~2^23-1。3.在計(jì)算機(jī)中，采用補(bǔ)碼表示法的主要目的是（）A.使符號(hào)位能參與運(yùn)算B.提高運(yùn)算速度C.簡化機(jī)器的設(shè)計(jì)D.以上都是答案：D。采用補(bǔ)碼表示法可以使符號(hào)位能參與運(yùn)算，簡化了運(yùn)算規(guī)則，同時(shí)在硬件設(shè)計(jì)上也能簡化機(jī)器的設(shè)計(jì)，并且在一定程度上有助于提高運(yùn)算速度。4.若某數(shù)X的真值為-0.1010，在計(jì)算機(jī)中該數(shù)表示為1.0110，則該數(shù)所用的編碼方法是（）A.原碼B.補(bǔ)碼C.反碼D.移碼答案：B。對(duì)于負(fù)數(shù)，原碼是符號(hào)位為1，數(shù)值位不變，-0.1010的原碼是1.1010；反碼是符號(hào)位為1，數(shù)值位取反，-0.1010的反碼是1.0101；補(bǔ)碼是在反碼的基礎(chǔ)上加1，1.0101+0.0001=1.0110；移碼主要用于表示浮點(diǎn)數(shù)的階碼。5.下列關(guān)于指令周期的說法中，正確的是（）A.指令周期等于機(jī)器周期B.指令周期等于時(shí)鐘周期C.指令周期是執(zhí)行一條指令所需要的時(shí)間D.指令周期是取指周期和執(zhí)行周期之和答案：C。指令周期是執(zhí)行一條指令所需要的時(shí)間，它包含取指、譯碼、執(zhí)行等多個(gè)階段。機(jī)器周期是完成一個(gè)基本操作所需要的時(shí)間，時(shí)鐘周期是計(jì)算機(jī)中最基本的時(shí)間單位，取指周期只是指令周期的一個(gè)部分。6.若某計(jì)算機(jī)的主頻為800MHz，每個(gè)機(jī)器周期平均包含2個(gè)時(shí)鐘周期，每條指令平均有2.5個(gè)機(jī)器周期，則該計(jì)算機(jī)的平均指令執(zhí)行速度為（）MIPSA.160B.200C.320D.400答案：A。時(shí)鐘周期T=1/800MHz=1.25ns，機(jī)器周期=2×1.25ns=2.5ns，指令周期=2.5×2.5ns=6.25ns，平均指令執(zhí)行速度=1/6.25ns=160MIPS。7.在CPU中，跟蹤后繼指令地址的寄存器是（）A.指令寄存器（IR）B.程序計(jì)數(shù)器（PC）C.地址寄存器（AR）D.狀態(tài)條件寄存器（PSW）答案：B。程序計(jì)數(shù)器（PC）用于存放下一條要執(zhí)行的指令的地址，在取指后自動(dòng)加1以跟蹤后繼指令地址。指令寄存器（IR）用于存放當(dāng)前正在執(zhí)行的指令；地址寄存器（AR）用于存放要訪問的存儲(chǔ)單元的地址；狀態(tài)條件寄存器（PSW）用于保存運(yùn)算結(jié)果的狀態(tài)信息。8.下列關(guān)于總線的說法中，錯(cuò)誤的是（）A.總線是連接計(jì)算機(jī)各部件的一組公共信號(hào)線B.總線分為數(shù)據(jù)總線、地址總線和控制總線C.總線的帶寬是指總線所能傳輸?shù)淖罡邤?shù)據(jù)速率D.總線的標(biāo)準(zhǔn)是固定不變的，不會(huì)隨著技術(shù)的發(fā)展而改變答案：D。總線是連接計(jì)算機(jī)各部件的一組公共信號(hào)線，分為數(shù)據(jù)總線、地址總線和控制總線?？偩€的帶寬是指總線所能傳輸?shù)淖罡邤?shù)據(jù)速率?？偩€的標(biāo)準(zhǔn)會(huì)隨著技術(shù)的發(fā)展而不斷更新和改進(jìn)，以適應(yīng)新的硬件需求和性能要求。9.某存儲(chǔ)器芯片有12根地址線和8根數(shù)據(jù)線，該芯片的存儲(chǔ)容量是（）A.1KBB.2KBC.4KBD.8KB答案：C。存儲(chǔ)容量=2^地址線數(shù)×數(shù)據(jù)線數(shù)，2^12×8bit=4096×8bit=4KB。10.在Cache-主存層次的存儲(chǔ)系統(tǒng)中，Cache的主要作用是（）A.擴(kuò)大主存的存儲(chǔ)容量B.提高主存的讀寫速度C.提高CPU訪問存儲(chǔ)器的速度D.降低存儲(chǔ)系統(tǒng)的成本答案：C。Cache是一種高速緩沖存儲(chǔ)器，它的主要作用是利用程序的局部性原理，將CPU近期可能會(huì)訪問的數(shù)據(jù)和指令預(yù)先存放在Cache中，當(dāng)CPU需要訪問這些數(shù)據(jù)和指令時(shí)，可以直接從Cache中獲取，從而提高CPU訪問存儲(chǔ)器的速度。它并不能擴(kuò)大主存的存儲(chǔ)容量，也不是主要為了提高主存的讀寫速度和降低存儲(chǔ)系統(tǒng)的成本。11.若某計(jì)算機(jī)的Cache采用直接映射方式，Cache容量為16KB，主存容量為256KB，塊大小為128B，則主存地址中標(biāo)記位的位數(shù)為（）A.4位B.6位C.8位D.10位答案：C。Cache容量為16KB，塊大小為128B，則Cache共有16KB/128B=128塊。主存容量為256KB，塊大小為128B，則主存共有256KB/128B=2048塊。直接映射方式下，主存地址分為標(biāo)記位、Cache行號(hào)和塊內(nèi)地址。塊內(nèi)地址位數(shù)=log2(128)=7位，Cache行號(hào)位數(shù)=log2(128)=7位，主存地址總位數(shù)=log2(256KB)=18位，所以標(biāo)記位位數(shù)=18-7-7=8位。12.下列關(guān)于輸入輸出系統(tǒng)的說法中，正確的是（）A.輸入輸出系統(tǒng)只負(fù)責(zé)數(shù)據(jù)的輸入和輸出B.輸入輸出系統(tǒng)包括輸入輸出設(shè)備、接口和輸入輸出控制方式C.輸入輸出設(shè)備只能通過并行接口與計(jì)算機(jī)相連D.輸入輸出控制方式只有程序查詢方式和中斷方式答案：B。輸入輸出系統(tǒng)包括輸入輸出設(shè)備、接口和輸入輸出控制方式，它不僅負(fù)責(zé)數(shù)據(jù)的輸入和輸出，還涉及到設(shè)備的管理和控制等。輸入輸出設(shè)備可以通過并行接口或串行接口與計(jì)算機(jī)相連。輸入輸出控制方式除了程序查詢方式和中斷方式外，還有DMA方式等。13.在中斷處理過程中，CPU響應(yīng)中斷的條件是（）A.有中斷請求信號(hào)B.中斷允許觸發(fā)器為1C.一條指令執(zhí)行結(jié)束D.以上都是答案：D。CPU響應(yīng)中斷需要滿足有中斷請求信號(hào)、中斷允許觸發(fā)器為1以及一條指令執(zhí)行結(jié)束等條件。有中斷請求信號(hào)是前提，中斷允許觸發(fā)器為1表示CPU允許響應(yīng)中斷，一條指令執(zhí)行結(jié)束是為了保證指令的完整性。14.某計(jì)算機(jī)采用DMA方式進(jìn)行數(shù)據(jù)傳輸，若數(shù)據(jù)塊大小為4KB，傳輸速率為2MB/s，則傳輸該數(shù)據(jù)塊所需的時(shí)間為（）A.2msB.4msC.8msD.16ms答案：A。傳輸時(shí)間=數(shù)據(jù)塊大小/傳輸速率，4KB=4×1024B，2MB/s=2×1024×1024B/s，傳輸時(shí)間=(4×1024B)/(2×1024×1024B/s)=2ms。15.下列關(guān)于微程序控制器的說法中，錯(cuò)誤的是（）A.微程序控制器由控制存儲(chǔ)器、微指令寄存器和微地址形成部件等組成B.微程序控制器的控制信號(hào)是由微指令產(chǎn)生的C.微程序控制器的速度比硬布線控制器快D.微程序控制器便于實(shí)現(xiàn)復(fù)雜的指令系統(tǒng)答案：C。微程序控制器由控制存儲(chǔ)器、微指令寄存器和微地址形成部件等組成，控制信號(hào)是由微指令產(chǎn)生的，它便于實(shí)現(xiàn)復(fù)雜的指令系統(tǒng)。但硬布線控制器的速度比微程序控制器快，因?yàn)橛膊季€控制器的控制信號(hào)是由組合邏輯電路直接產(chǎn)生的，不需要像微程序控制器那樣從控制存儲(chǔ)器中讀取微指令。二、填空題（每題2分，共20分）1.計(jì)算機(jī)中常用的進(jìn)位計(jì)數(shù)制有二進(jìn)制、八進(jìn)制、十進(jìn)制和__________。答案：十六進(jìn)制2.已知X=+0.1011，Y=-0.0101，則[X+Y]補(bǔ)=__________。答案：0.0110。先求[X]補(bǔ)=0.1011，[Y]補(bǔ)=1.1011，[X+Y]補(bǔ)=[X]補(bǔ)+[Y]補(bǔ)=0.1011+1.1011=0.0110（最高位的進(jìn)位自然丟失）。3.指令系統(tǒng)按指令的功能可以分為數(shù)據(jù)傳送指令、算術(shù)邏輯運(yùn)算指令、__________指令和輸入輸出指令等。答案：控制轉(zhuǎn)移4.計(jì)算機(jī)的運(yùn)算器主要由算術(shù)邏輯單元（ALU）、__________寄存器和累加器等組成。答案：通用5.總線仲裁方式分為集中式仲裁和__________仲裁。答案：分布式6.虛擬存儲(chǔ)器是由__________和主存共同組成的。答案：輔存（外存）7.在Cache替換算法中，常用的有隨機(jī)替換算法、先進(jìn)先出（FIFO）算法和__________算法。答案：最近最少使用（LRU）8.輸入輸出接口的主要功能有數(shù)據(jù)緩沖、__________、信號(hào)轉(zhuǎn)換和設(shè)備選擇等。答案：地址譯碼9.中斷處理過程一般包括中斷請求、__________、中斷響應(yīng)、中斷處理和中斷返回等階段。答案：中斷判優(yōu)10.微程序控制器中，微指令的格式分為水平型微指令和__________微指令。答案：垂直型三、簡答題（每題10分，共30分）1.簡述計(jì)算機(jī)中采用二進(jìn)制的原因。答：計(jì)算機(jī)中采用二進(jìn)制主要有以下幾個(gè)原因：（1）易于物理實(shí)現(xiàn)：二進(jìn)制只有0和1兩個(gè)狀態(tài)，在電子元件中很容易實(shí)現(xiàn)，例如晶體管的導(dǎo)通和截止、電容的充電和放電等都可以表示0和1。（2）運(yùn)算規(guī)則簡單：二進(jìn)制的運(yùn)算規(guī)則比十進(jìn)制簡單得多，例如加法和乘法運(yùn)算只有幾種基本情況，這使得計(jì)算機(jī)的運(yùn)算電路設(shè)計(jì)更加簡單。（3）可靠性高：由于二進(jìn)制只有兩個(gè)狀態(tài)，在傳輸和存儲(chǔ)過程中不容易受到干擾，從而提高了計(jì)算機(jī)的可靠性。（4）便于邏輯運(yùn)算：計(jì)算機(jī)中的邏輯運(yùn)算（如與、或、非等）可以直接用二進(jìn)制來表示和實(shí)現(xiàn)，這為計(jì)算機(jī)的邏輯設(shè)計(jì)提供了便利。2.簡述Cache-主存層次的工作原理。答：Cache-主存層次的工作原理基于程序的局部性原理，包括時(shí)間局部性和空間局部性。時(shí)間局部性是指程序在一段時(shí)間內(nèi)會(huì)頻繁訪問相同的數(shù)據(jù)和指令；空間局部性是指程序在訪問一個(gè)數(shù)據(jù)或指令時(shí)，會(huì)傾向于訪問其附近的數(shù)據(jù)和指令。當(dāng)CPU需要訪問存儲(chǔ)器時(shí)，首先會(huì)在Cache中查找所需的數(shù)據(jù)和指令。如果Cache中存在該數(shù)據(jù)或指令，稱為Cache命中，CPU可以直接從Cache中獲取數(shù)據(jù)，從而大大提高了訪問速度。如果Cache中不存在該數(shù)據(jù)或指令，稱為Cache缺失，此時(shí)CPU需要從主存中讀取數(shù)據(jù)，并將該數(shù)據(jù)所在的塊調(diào)入Cache中。如果Cache已滿，則需要根據(jù)一定的替換算法（如LRU算法）替換掉Cache中的一個(gè)塊。3.簡述中斷處理的過程。答：中斷處理過程一般包括以下幾個(gè)階段：（1）中斷請求：外部設(shè)備或內(nèi)部事件向CPU發(fā)出中斷請求信號(hào)，表示有緊急事件需要處理。（2）中斷判優(yōu)：當(dāng)有多個(gè)中斷請求同時(shí)到來時(shí)，需要對(duì)這些中斷請求進(jìn)行優(yōu)先級(jí)判斷，確定哪個(gè)中斷請求應(yīng)該優(yōu)先處理。（3）中斷響應(yīng)：CPU在滿足一定條件（如一條指令執(zhí)行結(jié)束、中斷允許觸發(fā)器為1等）時(shí)，響應(yīng)中斷請求，暫停當(dāng)前正在執(zhí)行的程序，保存當(dāng)前程序的現(xiàn)場（如程序計(jì)數(shù)器、寄存器等的值），并跳轉(zhuǎn)到中斷服務(wù)程序的入口地址。（4）中斷處理：CPU執(zhí)行中斷服務(wù)程序，處理中斷事件。在中斷服務(wù)程序中，通常需要進(jìn)行一些必要的操作，如讀取外部設(shè)備的數(shù)據(jù)、處理異常情況等。（5）中斷返回：中斷服務(wù)程序執(zhí)行結(jié)束后，恢復(fù)之前保存的程序現(xiàn)場，使CPU能夠繼續(xù)執(zhí)行被中斷的程序。四、計(jì)算題（每題10分，共20分）1.已知某計(jì)算機(jī)的主存地址為20位，Cache容量為8KB，塊大小為32B，采用4路組相聯(lián)映射方式。（1）計(jì)算Cache的組數(shù)。（2）寫出主存地址的劃分情況（各部分的位數(shù)）。解：（1）Cache容量為8KB，塊大小為32B，則Cache共有8KB/32B=256塊。采用4路組相聯(lián)映射方式，Cache的組數(shù)=256/4=64組。（2）塊內(nèi)地址位數(shù)=log2(32)=5位，Cache組號(hào)位數(shù)=log2(64)=6位，主存地址總位數(shù)為20位，所以標(biāo)記位位數(shù)=20-5-6=9位。主存地址劃分為標(biāo)記位9位、組號(hào)6位和塊內(nèi)地址5位。2.某計(jì)算機(jī)的指令系統(tǒng)采用定長指令字格式，指令字長為16位，其中操作碼占4位，地址碼占12位。若采用單地址指令和雙地址指令兩種格式，且雙地址指令有10條。（1）計(jì)算單地址指令最多可以有多少條。（2）若要使單地址指令也能表示更多的操作，應(yīng)該如何改進(jìn)指令