微機(jī)原理及應(yīng)用所有復(fù)雜操作，我們做；圖書附贈(zèng)，永久免費(fèi)，只為老師用書更方便課件教案微課掃碼題庫(kù)建課互評(píng)考試平臺(tái)

學(xué)習(xí)工具目錄微型計(jì)算機(jī)基礎(chǔ)01微處理器02指令系統(tǒng)（上）03指令系統(tǒng)（下）04匯編語(yǔ)言程序設(shè)計(jì)05存儲(chǔ)器06輸入輸出與中斷07可編程接口芯片08數(shù)模轉(zhuǎn)換與模數(shù)轉(zhuǎn)換09綜合實(shí)踐——交通燈控制系統(tǒng)10第二章微處理器本章導(dǎo)讀學(xué)習(xí)目標(biāo)掌握微處理器的基本結(jié)構(gòu)。掌握8086CPU的引腳定義、內(nèi)部結(jié)構(gòu)和功能。掌握CPU對(duì)內(nèi)存、I/O端口的管理方法。掌握8086CPU兩種模式下的系統(tǒng)構(gòu)成。了解總線周期的基本概念及典型的總線操作時(shí)序。簡(jiǎn)要了解新型微處理器和主板。簡(jiǎn)要了解微型計(jì)算機(jī)常用系統(tǒng)總線。深刻理解科技自立自強(qiáng)的時(shí)代價(jià)值，勇于探索、敢于創(chuàng)新，增強(qiáng)社會(huì)責(zé)任感和歷史使命感。任務(wù)導(dǎo)航任務(wù)五

新型微處理器與新型主板簡(jiǎn)介任務(wù)六微型計(jì)算機(jī)常用系統(tǒng)總線簡(jiǎn)介任務(wù)一微處理器的基本結(jié)構(gòu)任務(wù)二8086微處理器簡(jiǎn)介任務(wù)三8086微處理器的系統(tǒng)構(gòu)成任務(wù)四8086微處理器的總線時(shí)序微處理器的基本結(jié)構(gòu)01微處理器是微型計(jì)算機(jī)的核心部件，除主要進(jìn)行各種算術(shù)和邏輯運(yùn)算外，還負(fù)責(zé)控制各部件的協(xié)調(diào)工作。例如，與外圍設(shè)備交換數(shù)據(jù)，發(fā)出指令要求外圍設(shè)備執(zhí)行規(guī)定的操作，向系統(tǒng)各部分提供時(shí)序信號(hào)和控制信號(hào)，響應(yīng)其他部件發(fā)出的中斷請(qǐng)求。（1）運(yùn)算器運(yùn)算器算術(shù)邏輯單元（ALU）通用寄存器標(biāo)志寄存器核心部分是一個(gè)累加器和其他運(yùn)算電路，運(yùn)算結(jié)果通過(guò)內(nèi)部數(shù)據(jù)總線送往寄存器或內(nèi)存單元、輸出設(shè)備等。運(yùn)算結(jié)果的狀態(tài)信息由標(biāo)志寄存器記錄，如運(yùn)算結(jié)果是否產(chǎn)生進(jìn)位、有無(wú)溢出、結(jié)果是否為0等。ALU有兩個(gè)操作數(shù)入口，數(shù)據(jù)在ALU中除可以進(jìn)行加、減、乘、除等算術(shù)運(yùn)算外，還可以進(jìn)行與、或、非等邏輯運(yùn)算。同學(xué)們，你們?cè)谌粘Ｉ钪杏袥](méi)有遇到過(guò)類似“加減乘除”這樣的運(yùn)算場(chǎng)景呢？比如計(jì)算購(gòu)物時(shí)的總價(jià)、比較兩個(gè)數(shù)字的大小，或者判斷某個(gè)條件是否滿足？如果把這些運(yùn)算過(guò)程比作一個(gè)“魔法盒子”，那么這個(gè)“魔法盒子”是如何將輸入的數(shù)字經(jīng)過(guò)一系列復(fù)雜的操作后，快速給出正確結(jié)果的呢？它又是如何判斷結(jié)果是正數(shù)、負(fù)數(shù)，還是零呢？今天我們就來(lái)一起探索這個(gè)“魔法盒子”的奧秘，看看它是如何在計(jì)算機(jī)中實(shí)現(xiàn)各種運(yùn)算的，大家先思考一下，你們覺(jué)得這個(gè)“魔法盒子”里可能包含哪些關(guān)鍵部件呢？（2）控制器指令寄存器以二進(jìn)制代碼形式，按一定的順序事先存放在內(nèi)存單元中，執(zhí)行時(shí)逐條取出、送往指令寄存器。指令譯碼器將二進(jìn)制代碼的指令翻譯成相應(yīng)的操作信號(hào)?？刂茊卧鶕?jù)指令譯碼后的結(jié)果產(chǎn)生各種相應(yīng)的時(shí)序信號(hào)和控制信號(hào)，送往計(jì)算機(jī)的有關(guān)部件，以控制各部件按指令的要求完成相應(yīng)的操作功能。程序計(jì)數(shù)器存放下一條將要執(zhí)行的指令的地址，確保指令按順序執(zhí)行。作用：暫時(shí)存放從內(nèi)存中取出的計(jì)算機(jī)將要執(zhí)行的指令。定義：CPU

內(nèi)部的高速存儲(chǔ)部件，不同CPU的寄存器數(shù)量不同、長(zhǎng)度（即位數(shù)）也不相同。（3）寄存器組作用：CPU中的寄存器并不是都對(duì)用戶開放的，有些寄存器是“透明”寄存器（對(duì)用戶不可見），用戶不需要了解其工作方法，需要掌握的是那些具有引用名稱，面向用戶供編程使用的“可編程”寄存器。寄存器由觸發(fā)器構(gòu)成，CPU

讀取時(shí)速度很快，所以經(jīng)常用來(lái)存放臨時(shí)數(shù)據(jù)或者地址。存放用于執(zhí)行算術(shù)或邏輯運(yùn)算的數(shù)據(jù)存放數(shù)據(jù)的地址（如用來(lái)在內(nèi)存中尋找數(shù)據(jù)讀/寫數(shù)據(jù)到外設(shè)“可編程”寄存器可以分為以下幾類。（3）寄存器組今年開發(fā)5款新設(shè)備，包括數(shù)控機(jī)床和自動(dòng)化生產(chǎn)線，均已完成設(shè)計(jì)和測(cè)試，3款已推廣，反響良好。新產(chǎn)品在精度、效率和智能化上領(lǐng)先行業(yè)，如精密加工中心采用直線電機(jī)技術(shù)提升精度和速度，自動(dòng)化生產(chǎn)線通過(guò)物聯(lián)網(wǎng)實(shí)現(xiàn)遠(yuǎn)程監(jiān)控和管理。為公司帶來(lái)了顯著的經(jīng)濟(jì)效益通用寄存器標(biāo)志寄存器地址寄存器又稱程序狀態(tài)字（PSW）寄存器。既可以保存數(shù)據(jù)，也可以保存地址，這類寄存器相對(duì)較多，使用頻繁，使用最多的是累加器。用來(lái)訪問(wèn)存儲(chǔ)器，也稱地址指針寄存器，如變址寄存器、堆棧指針寄存器、指令指針寄存器等存放一些狀態(tài)標(biāo)志，如有無(wú)進(jìn)位、有無(wú)溢出、是否為負(fù)還有一些控制標(biāo)志，如是否開中斷用于反映處理器的狀態(tài)和運(yùn)算結(jié)果的某些特征，以及控制指令的執(zhí)行。拓展閱讀國(guó)產(chǎn)CPU的發(fā)展對(duì)提升個(gè)人電腦性能有幫助嗎？課堂檢測(cè)微處理器的運(yùn)算器主要由哪幾個(gè)關(guān)鍵部分組成？指令寄存器和程序計(jì)數(shù)器分別承擔(dān)什么具體任務(wù)？課堂小結(jié)微處理器的基本結(jié)構(gòu)運(yùn)算器控制器寄存器組8086微處理器簡(jiǎn)介022.2.1引腳定義與功能從外部看，8086CPU

具有40條引腳，采用雙列直插式的封裝形式。其中，受引腳數(shù)量的限制，8086CPU采用了分時(shí)復(fù)用地址/數(shù)據(jù)總線和地址/狀態(tài)總線。引腳定義與功能讓我們播放視頻了解一下吧。8086CPU引腳圖指在不同的時(shí)鐘周期，用相同的引腳輸出不同的信號(hào)。2.2.1引腳定義與功能8086CPU引腳圖此外，通過(guò)將接高電平或地，可使CPU工作在最小模式或最大模式下。最小模式單機(jī)系統(tǒng)，系統(tǒng)中所需的控制信號(hào)全部由8086CPU本身直接產(chǎn)生最大模式構(gòu)成多處理機(jī)系統(tǒng)，系統(tǒng)所需的控制信號(hào)由總線控制器提供2.2.1引腳定義與功能功能：傳送地址信息和傳送數(shù)據(jù)信息，兩個(gè)過(guò)程分開進(jìn)行。1．地址/數(shù)據(jù)總線8086CPU引腳圖為雙向、三態(tài)地址/數(shù)據(jù)總線，采用分時(shí)復(fù)用方式總線周期的T1狀態(tài)作為地址總線使用輸出要訪問(wèn)存儲(chǔ)單元或I/O端口的低16位地址A15～A0總線周期的其他T狀態(tài)作為雙向數(shù)據(jù)總線使用傳送與存儲(chǔ)器或I/O設(shè)備交換所需要的16位數(shù)據(jù)D15～D0CPU通過(guò)總線對(duì)存儲(chǔ)器或I/O端口進(jìn)行一次訪問(wèn)的過(guò)程稱為一個(gè)總線周期。一個(gè)總線周期包含4個(gè)時(shí)鐘周期，即T1、T2、T3和T4四個(gè)狀態(tài)。同學(xué)們，假設(shè)你去圖書館找書，先得告訴圖書管理員書的位置（地址），然后再拿書（數(shù)據(jù)）。那如果只有一條通道，怎么區(qū)分是傳遞位置信息還是書的內(nèi)容呢？計(jì)算機(jī)里也有類似的情況，它用一條總線既傳地址又傳數(shù)據(jù)，大家猜猜它是怎么區(qū)分這兩個(gè)功能的呢？2.2.1引腳定義與功能1．地址/數(shù)據(jù)總線8088CPU是與8086CPU同時(shí)代的微處理器，都屬于第三代CPU，它們具有完全相同的指令系統(tǒng)。不同點(diǎn)：在硬件結(jié)構(gòu)上8088CPU與存儲(chǔ)器、I/O接口進(jìn)行數(shù)據(jù)傳輸?shù)耐獠繑?shù)據(jù)總線寬度為8位8086CPU的數(shù)據(jù)總線寬度為16位相同點(diǎn)：為其中一個(gè)CPU編寫的程序不需要任何修改就能在另一個(gè)CPU上運(yùn)行，都具有40根外部引線，可以在單一5V電壓下運(yùn)行。2.2.1引腳定義與功能2．地址/狀態(tài)總線8086CPU引腳圖為三態(tài)地址/狀態(tài)總線，采用分時(shí)復(fù)用方式功能：傳送地址信息和傳送狀態(tài)信息，兩個(gè)過(guò)程分開進(jìn)行?？偩€周期的T1

狀態(tài)輸出高4位地址A19～A16（I/O端口輸入輸出操作時(shí)不用，全為低電平）總線周期的其他T狀態(tài)輸出狀態(tài)信息指示當(dāng)前正在使用的段寄存器。指示標(biāo)志位寄存器中的中斷允許標(biāo)志IF的當(dāng)前狀態(tài)。2.2.1引腳定義與功能2．地址/狀態(tài)總線S4和S3組合對(duì)應(yīng)的狀態(tài)S4S3狀

態(tài)00當(dāng)前正在使用ES01當(dāng)前正在使用SS10當(dāng)前正在使用CS，或未使用任何段寄存器11當(dāng)前正在使用DS指示CPU當(dāng)前是否連在總線上S6S5S4和S3S5＝1表示當(dāng)前允許可屏蔽中斷請(qǐng)求S5＝0表示禁止一切可屏蔽中斷S6＝0表示CPU當(dāng)前連在總線上2.2.1引腳定義與功能3．控制總線A0狀

態(tài)00從偶地址開始，在16位數(shù)據(jù)總線上進(jìn)行字傳送01從奇地址開始，在高8位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送10從偶地址開始，在低8位數(shù)據(jù)總線上進(jìn)行字節(jié)傳送11無(wú)效8086CPU引腳圖三態(tài)輸出，采用分時(shí)復(fù)用方式?？偩€周期的T1狀態(tài)輸出信號(hào)，表示使用高8位數(shù)據(jù)線AD15～AD8否則，只使用低8位數(shù)據(jù)線AD7～AD0總線的其他T狀態(tài)輸出狀態(tài)信息和A0組合對(duì)應(yīng)的狀態(tài)2.2.1引腳定義與功能3．控制總線8086CPU引腳圖讀信號(hào)，三態(tài)輸出，低電平有效。為低電平時(shí)表示當(dāng)前CPU正在對(duì)存儲(chǔ)器或I/O端口進(jìn)行讀操作。而具體是對(duì)存儲(chǔ)器還是對(duì)I/O端口讀取數(shù)據(jù)，取決于

信號(hào)。工作方式控制信號(hào)，輸入。接高電平CPU工作于最小模式接地CPU工作于最大模式2.2.1引腳定義與功能3．控制總線8086CPU引腳圖測(cè)試信號(hào)，輸入，低電平有效。當(dāng)CPU執(zhí)行WAIT指令時(shí)，每隔5個(gè)時(shí)鐘周期對(duì)

進(jìn)行一次測(cè)試。信號(hào)為高電平CPU處于等待狀態(tài)低電平等待狀態(tài)結(jié)束，繼續(xù)執(zhí)行被暫停的指令準(zhǔn)備就緒信號(hào)，輸入，來(lái)自被訪問(wèn)存儲(chǔ)器或I/O端口的響應(yīng)信號(hào)，高電平有效。該信號(hào)為高電平時(shí)表示要訪問(wèn)的存儲(chǔ)器或I/O端口準(zhǔn)備就緒，將在下一個(gè)時(shí)鐘周期內(nèi)完成數(shù)據(jù)傳送否則，表示存儲(chǔ)器或I/O端口未準(zhǔn)備就緒，將插入一個(gè)或多個(gè)等待周期，直到READY為高電平為止。2.2.1引腳定義與功能3．控制總線8086CPU引腳圖復(fù)位信號(hào)，輸入，高電平有效。該信號(hào)為高電平時(shí)，至少要保持4個(gè)時(shí)鐘周期，CPU將停止當(dāng)前的操作，將標(biāo)志寄存器及IP、DS、ES和SS清零，將指令隊(duì)列清空，并將段寄存器CS置為0FFFFH。因此該信號(hào)結(jié)束后，CPU從地址為0FFFFH處開始執(zhí)行程序。可屏蔽中斷請(qǐng)求信號(hào)，輸入，高電平有效。該信號(hào)為高電平時(shí)表示外設(shè)發(fā)出了中斷請(qǐng)求，CPU在每條指令的最后一個(gè)T狀態(tài)去采樣此信號(hào)。若中斷允許標(biāo)志IF＝1則響應(yīng)中斷，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序否則，CPU繼續(xù)執(zhí)行下一條指令2.2.1引腳定義與功能3．控制總線8086CPU引腳圖不可屏蔽中斷請(qǐng)求信號(hào)，輸入，上升沿觸發(fā)，不受IF狀態(tài)的影響，也不能用軟件屏蔽。當(dāng)該信號(hào)有效時(shí)，則執(zhí)行完當(dāng)前指令后立即響應(yīng)中斷。NMI是一種比INTR高級(jí)的中斷請(qǐng)求。時(shí)鐘信號(hào)，輸入，為8086CPU提供主時(shí)鐘信號(hào)（要求時(shí)鐘周期的高電平、低電平之比為1∶2）。8086CPU可以使用的時(shí)鐘頻率因不同的芯片而不同，其中8086-1為10MHz，8086-2為8MHz。電源引腳VCC接高電平（＋5V±0.5V），兩個(gè)GND引腳均接地。8086CPU引腳圖2.2.1引腳定義與功能4．最小模式下的引腳信號(hào)（24～31）中斷響應(yīng)信號(hào)，輸出，低電平有效。該信號(hào)從T2開始有效，表示CPU響應(yīng)了外部發(fā)來(lái)的INTR信號(hào)。在中斷響應(yīng)總線周期，它可作為選通信號(hào)。地址鎖存信號(hào)，輸出，用來(lái)將地址/數(shù)據(jù)、地址/狀態(tài)總線上的地址信號(hào)鎖存到地址鎖存器中，高電平有效。當(dāng)該信號(hào)為高電平時(shí)，利用它的下降沿將地址鎖存在地址鎖存器中。數(shù)據(jù)允許信號(hào)，三態(tài)輸出，低電平有效。該信號(hào)為低電平時(shí)表示允許輸出數(shù)據(jù)。它在最小模式下用作數(shù)據(jù)收發(fā)器的選通信號(hào)。2.2.1引腳定義與功能4．最小模式下的引腳信號(hào)（24～31）8086CPU引腳圖數(shù)據(jù)收發(fā)信號(hào)，三態(tài)輸出，控制數(shù)據(jù)的傳送方向。該信號(hào)為高電平時(shí)表示發(fā)送數(shù)據(jù)低電平時(shí)表示接收數(shù)據(jù)三態(tài)輸出，用來(lái)區(qū)分是存儲(chǔ)器訪問(wèn)還是I/O訪問(wèn)。該信號(hào)為高電平時(shí)表示存儲(chǔ)器訪問(wèn)低電平時(shí)表示I/O訪問(wèn)寫信號(hào)，三態(tài)輸出，低電平有效。該信號(hào)為低電平時(shí)表示CPU正在執(zhí)行寫操作。此外，至于是存儲(chǔ)器寫還是I/O寫，取決于8086CPU引腳圖總線請(qǐng)求信號(hào)，輸入，用來(lái)向CPU請(qǐng)求總線使用權(quán)，高電平有效。2.2.1引腳定義與功能4．最小模式下的引腳信號(hào)（24～31）總線響應(yīng)信號(hào)，輸出，是對(duì)總線請(qǐng)求信號(hào)的響應(yīng)，高電平有效。當(dāng)CPU同意讓出總線使用權(quán)時(shí)發(fā)出該信號(hào)。8086CPU引腳圖指令隊(duì)列狀態(tài)信號(hào)，輸出，用來(lái)反映指令隊(duì)列當(dāng)前的狀態(tài)2.2.1引腳定義與功能5．最大模式下的引腳信號(hào)（24～31）QS1和QS0組合對(duì)應(yīng)的含義QS1QS0含

義00無(wú)操作01從指令隊(duì)列第一字節(jié)取代碼10隊(duì)列空11從指令隊(duì)列后續(xù)字節(jié)取代碼2.2.1引腳定義與功能5．最大模式下的引腳信號(hào)（24～31）操作過(guò)程000發(fā)中斷響應(yīng)信號(hào)001讀I/O端口010寫I/O端口011暫停100取指令101讀內(nèi)存110寫內(nèi)存111無(wú)源狀態(tài)8086CPU引腳圖總線周期狀態(tài)信號(hào)，三態(tài)輸出，在總線周期的T4、T1

和T2狀態(tài)期間有效。

、、組合對(duì)應(yīng)的含義2.2.1引腳定義與功能5．最大模式下的引腳信號(hào)（24～31）8086CPU引腳圖總線鎖定信號(hào)，三態(tài)輸出，低電平有效。該信號(hào)為低電平時(shí)，總線被鎖定，外部的總線主控設(shè)備不能占用總線。在指令的前面加前綴LOCK，就會(huì)產(chǎn)生信號(hào)，直到這條指令結(jié)束為止。總線請(qǐng)求輸入/允許輸出信號(hào)，雙向，三態(tài)，用來(lái)供外部主控設(shè)備請(qǐng)求并得到總線控制權(quán)，低電平有效。信號(hào)為輸入其他主控者向CPU請(qǐng)求使用總線輸出CPU對(duì)總線請(qǐng)求的響應(yīng)信號(hào)8086CPU的功能結(jié)構(gòu)圖2.2.2內(nèi)部結(jié)構(gòu)與功能BIU負(fù)責(zé)取指令，EU負(fù)責(zé)執(zhí)行指令，兩個(gè)部分的操作是獨(dú)立進(jìn)行的，也就是說(shuō)，EU在執(zhí)行指令的同時(shí)，BIU在讀取下面要執(zhí)行的指令。2.2.2內(nèi)部結(jié)構(gòu)與功能CPU執(zhí)行完一條指令就可以立即執(zhí)行下一條指令，從而大大減少了CPU等待取指令的時(shí)間8086CPU取指令與執(zhí)行指令的并行執(zhí)行過(guò)程降低了對(duì)存儲(chǔ)器存取速度的要求提高了系統(tǒng)的運(yùn)行速度2.2.2內(nèi)部結(jié)構(gòu)與功能定義：是8086CPU同存儲(chǔ)器和I/O設(shè)備間的接口部件，提供了16位雙向數(shù)據(jù)總線和20位地址總線，負(fù)責(zé)執(zhí)行所有對(duì)外部總線的操作。1總線接口單元（BIU）BIU的主要功能負(fù)責(zé)從指定內(nèi)存單元或I/O端口中取數(shù)據(jù)送給EU去執(zhí)行，或者將EU的操作結(jié)果送到指定的內(nèi)存單元或I/O端口中負(fù)責(zé)從內(nèi)存單元中取出指令并送到指令隊(duì)列中，等待EU去執(zhí)行01022.2.2內(nèi)部結(jié)構(gòu)與功能1總線接口單元（BIU）BIU由以下幾部分組成。段寄存器4個(gè)16位段寄存器，分別是16位代碼段寄存器CS、16位數(shù)據(jù)段寄存器DS、16位附加段寄存器ES和16位堆棧段寄存器SS指令指針寄存器IP16位指令指針寄存器IP的功能類似于程序計(jì)數(shù)器PC，用來(lái)存放下一條要取出的指令的偏移地址。它只有與代碼段寄存器CS配合，才能得到指令所在內(nèi)存單元的20位物理地址地址加法器地址加法器專門用來(lái)完成由邏輯地址到物理地址的變換。實(shí)際上是進(jìn)行一次地址加法，由兩個(gè)16位的邏輯地址生成一個(gè)20位的物理地址2.2.2內(nèi)部結(jié)構(gòu)與功能1總線接口單元（BIU）BIU由以下幾部分組成。指令隊(duì)列緩沖器在執(zhí)行單元執(zhí)行指令的同時(shí)，BIU自動(dòng)從內(nèi)存中讀取下一條或幾條要執(zhí)行的指令，將取來(lái)的指令依次送入指令隊(duì)列緩沖器，依據(jù)“先進(jìn)先出”的原則，等待EU順序執(zhí)行每一條指令。如果EU執(zhí)行轉(zhuǎn)移指令，則要清除指令隊(duì)列緩沖器，重新取得指令送到EU去執(zhí)行，再?gòu)男碌刂烽_始的指令序列中取指令存滿指令隊(duì)列緩沖器總線控制電路總線控制電路將8086CPU的內(nèi)部總線和外部總線相連，包括數(shù)據(jù)總線、地址總線和控制總線，用于實(shí)現(xiàn)CPU與內(nèi)存單元或I/O端口之間的信息交換2.2.2內(nèi)部結(jié)構(gòu)與功能2執(zhí)行單元（EU）EU的主要功能如下。（1）（2）（3）（4）（5）從BIU的指令隊(duì)列中獲取指令。對(duì)指令代碼進(jìn)行譯碼，發(fā)出各種控制信號(hào)。進(jìn)行算術(shù)/邏輯運(yùn)算。生成16位偏移地址，即計(jì)算出指令中操作數(shù)所在內(nèi)存單元的16位偏移地址。將數(shù)據(jù)傳送到BIU，或者接收BIU傳送來(lái)的數(shù)據(jù)。2.2.2內(nèi)部結(jié)構(gòu)與功能EU由以下幾部分組成。AX：累加器，許多指令都通過(guò)累加器來(lái)執(zhí)行，使用最為頻繁。BX：基址寄存器，常在計(jì)算存儲(chǔ)器地址時(shí)使用。CX：計(jì)數(shù)寄存器，在字符串和循環(huán)操作時(shí)作為計(jì)數(shù)器。DX：數(shù)據(jù)寄存器，在某些I/O操作中可用來(lái)存放I/O端口地址。①數(shù)據(jù)寄存器4個(gè)16位數(shù)據(jù)寄存器AX，BX，CX和DX，主要用于存放運(yùn)算過(guò)程中的數(shù)據(jù)或地址。4個(gè)16位數(shù)據(jù)寄存器也可以作為8個(gè)8位數(shù)據(jù)寄存器使用，其中AH，BH，CH和DH用于存放高字節(jié)，AL，BL，CL和DL用于存放低字節(jié)。2執(zhí)行單元（EU）2.2.2內(nèi)部結(jié)構(gòu)與功能SP：堆棧指針寄存器，用來(lái)指示堆棧段中當(dāng)前棧頂?shù)钠频刂?。?dāng)進(jìn)行入棧和出棧操作時(shí)，SP自動(dòng)增減以指向新的棧頂。SI：源變址寄存器，在字符串操作中用來(lái)存放源操作數(shù)的地址偏移量。DI：目的變址寄存器，在字符串操作中用來(lái)存放目的操作數(shù)的地址偏移量，也可與附加段寄存器ES配合使用。②指針寄存器兩個(gè)16位指針SP和BP，與堆棧段寄存器SS配合使用，用于存放當(dāng)前堆棧段中某個(gè)單元的偏移量。③變址寄存器兩個(gè)16位變址寄存器SI和DI，與數(shù)據(jù)段寄存器DS配合使用，用于存放當(dāng)前數(shù)據(jù)段中某個(gè)單元的偏移量。2執(zhí)行單元（EU）2.2.2內(nèi)部結(jié)構(gòu)與功能④算術(shù)邏輯單元（ALU）16位運(yùn)算器，用于進(jìn)行算術(shù)、邏輯運(yùn)算，也可以按指令計(jì)算操作數(shù)在內(nèi)存單元中的偏移地址。⑤標(biāo)志位寄存器（FR）16位標(biāo)志位寄存器FR，共有9個(gè)標(biāo)志位，其中6個(gè)是狀態(tài)標(biāo)志位，3個(gè)是控制標(biāo)志位，用于反映CPU運(yùn)行過(guò)程中的某些狀態(tài)特征。標(biāo)志位寄存器2執(zhí)行單元（EU）2.2.2內(nèi)部結(jié)構(gòu)與功能CF：進(jìn)位標(biāo)志如果運(yùn)算結(jié)果的最高位產(chǎn)生進(jìn)位或借位，則CF＝1；否則CF＝0。PF：奇偶標(biāo)志如果運(yùn)算結(jié)果的低8位中含有1的個(gè)數(shù)為偶數(shù)，則PF＝1；否則PF＝0。AF：輔助進(jìn)位標(biāo)志如果運(yùn)算結(jié)果的低4位向高4位產(chǎn)生進(jìn)位或借位，則AF＝1；否則AF＝0。ZF：零標(biāo)志如果運(yùn)算結(jié)果為零，則ZF＝1；否則ZF＝0。SF：符號(hào)標(biāo)志如果運(yùn)算結(jié)果為負(fù)，則SF＝1；否則SF＝0。OF：溢出標(biāo)志如果運(yùn)算結(jié)果產(chǎn)生溢出，即超出了操作數(shù)所能表示的范圍，則OF＝1；否則OF＝0。（1）狀態(tài)標(biāo)志位用來(lái)反映執(zhí)行指令后運(yùn)算結(jié)果的特征，具體如下。2執(zhí)行單元（EU）2.2.2內(nèi)部結(jié)構(gòu)與功能（2）控制標(biāo)志位用來(lái)控制CPU的操作，具體如下。DF：方向標(biāo)志，用以控制字符串操作時(shí)的方向。當(dāng)DF＝1

時(shí)，以遞減的方式從高地址向低地址對(duì)字符串進(jìn)行處理當(dāng)DF＝0

時(shí)，以遞增的方式從低地址向高地址對(duì)字符串進(jìn)行處理IF：中斷允許標(biāo)志。當(dāng)IF＝1時(shí)，允許CPU響應(yīng)外部可屏蔽中斷請(qǐng)求當(dāng)IF＝0時(shí)，禁止CPU響應(yīng)外部可屏蔽中斷請(qǐng)求TF：陷阱標(biāo)志，用于程序調(diào)試。當(dāng)TF＝1時(shí)，CPU處于單步工作方式當(dāng)TF＝0時(shí)，CPU正常執(zhí)行程序2執(zhí)行單元（EU）2.2.2內(nèi)部結(jié)構(gòu)與功能⑥暫存器協(xié)助ALU完成運(yùn)算，暫存參加運(yùn)算的數(shù)據(jù)。⑦EU控制器負(fù)責(zé)從ALU指令隊(duì)列中獲取指令，經(jīng)過(guò)分析譯碼，發(fā)出相應(yīng)的控制命令。2執(zhí)行單元（EU）2.2.2內(nèi)部結(jié)構(gòu)與功能例2-1CF＝1：最高位產(chǎn)生借位。PF＝0：1的個(gè)數(shù)為奇數(shù)個(gè)。AF＝0：低4位沒(méi)有向高4位產(chǎn)生借位或進(jìn)位。ZF＝0：結(jié)果不為0。SF＝1：運(yùn)算結(jié)果為負(fù)。OF＝1：126－(－5)＝＋131，超過(guò)了＋127，產(chǎn)生溢出，所以運(yùn)算結(jié)果不正確。2執(zhí)行單元（EU）2.2.3對(duì)存儲(chǔ)器的管理CPU是通過(guò)總線來(lái)管理存儲(chǔ)器的。用編碼對(duì)存儲(chǔ)器尋址

用讀控制和寫控制信號(hào)控制信息的讀出和寫入是讀出和寫入信息的傳送通道地址總線控制總線數(shù)據(jù)總線CPU2.2.3對(duì)存儲(chǔ)器的管理8086CPU具有20條地址線，它的直接尋址能力是1MB（220B）。存儲(chǔ)器以一個(gè)字節(jié)作為一個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元（即每個(gè)字節(jié)）都有唯一一個(gè)20位的地址（即5位的十六進(jìn)制地址），稱為存儲(chǔ)單元的物理地址，范圍：00000H～FFFFFH1．存儲(chǔ)器組織相鄰兩個(gè)存儲(chǔ)單元可以存放一個(gè)字，字中的每個(gè)字節(jié)對(duì)應(yīng)一個(gè)地址。低字節(jié)（低8位）存放在低地址單元高字節(jié)（高8位）存放在高地址單元字的地址2.2.3對(duì)存儲(chǔ)器的管理8086CPU的數(shù)據(jù)總線是16位的，所以每次對(duì)存儲(chǔ)器的訪問(wèn)總是兩個(gè)連續(xù)字節(jié)單元。1．存儲(chǔ)器組織存儲(chǔ)器中字的存放執(zhí)行訪問(wèn)字節(jié)的指令只用了8位，另外8位則被忽略。執(zhí)行訪問(wèn)字的指令如果字的地址是偶地址，則可以通過(guò)一次訪問(wèn)來(lái)完成如果字的地址是奇地址，要通過(guò)兩次訪問(wèn)來(lái)完成第一次訪問(wèn)時(shí)，地址線A0＝1，

＝0，這樣就只能選中高字節(jié)單元第二次訪問(wèn)時(shí)才能選中低字節(jié)單元。將一個(gè)字1234H存入地址為1000H的單元中。2.2.3對(duì)存儲(chǔ)器的管理存儲(chǔ)單元的地址在很多情況下是放在CPU的寄存器中的，即通過(guò)寄存器來(lái)間接訪問(wèn)存儲(chǔ)器。但是，由于SP、BP、SI、DI和IP等寄存器都是16位的，故其尋址范圍為64KB。而8086CPU具有20條地址線，可尋址的存儲(chǔ)空間為1MB。因此，為了用16位寄存器尋址20位地址存儲(chǔ)器，8086CPU采用了存儲(chǔ)器分段處理。2．存儲(chǔ)器分段與物理地址的形成將1MB存儲(chǔ)空間劃分成若干個(gè)獨(dú)立的邏輯段，每個(gè)邏輯段最大不超過(guò)64KB，段起始地址（段基址）為段寄存器內(nèi)容×16，相當(dāng)于段寄存器內(nèi)容左移4位。這樣，某一段內(nèi)一個(gè)存儲(chǔ)單元的地址，就可以用相對(duì)于段基址的偏移量來(lái)表示，這個(gè)偏移量稱為段內(nèi)偏移地址或有效地址（EA），其格式為段基址:偏移地址2.2.3對(duì)存儲(chǔ)器的管理物理地址的計(jì)算方法是16位段基址左移4位，右端補(bǔ)0，然后與16位偏移地址相加，即：物理地址＝段基址×24＋偏移地址2．存儲(chǔ)器分段與物理地址的形成二進(jìn)制數(shù)左移4位相當(dāng)于對(duì)應(yīng)的十六進(jìn)制數(shù)左移1位，這個(gè)過(guò)程的運(yùn)算是由BIU單元中的地址加法器來(lái)完成的。段與段之間可以重疊。物理地址的形成2.2.3對(duì)存儲(chǔ)器的管理CPU在對(duì)存儲(chǔ)器進(jìn)行訪問(wèn)時(shí)，必須預(yù)先將段基址加載到段寄存器中。8086CPU中有4個(gè)段寄存器：3．段寄存器的使用代碼段寄存器作用：存放當(dāng)前指令所在的段基址，與指令指針I(yè)P提供的偏移地址配合使用數(shù)據(jù)段寄存器作用：存放當(dāng)前程序所使用的數(shù)據(jù)段的段基址堆棧段寄存器作用：存放當(dāng)前堆棧段的段基址，與指針寄存器SP或BP提供的偏移地址配合使用附加段寄存器作用：存放當(dāng)前運(yùn)行程序所使用的附加數(shù)據(jù)段的段基址CSDSSSES2.2.3對(duì)存儲(chǔ)器的管理3．段寄存器的使用不同內(nèi)存訪問(wèn)操作所使用的段寄存器和段內(nèi)偏移地址內(nèi)存訪問(wèn)類型默認(rèn)段寄存器可指定的段寄存器段內(nèi)偏移地址的來(lái)源取指令CS無(wú)IP堆棧操作SS無(wú)SP源串DSCS、ES、SSSI目的串ES無(wú)DIBP用作基址寄存器時(shí)SSCS、ES、DS按尋址方式計(jì)算得到一般數(shù)據(jù)存取DSCS、ES、SS按尋址方式計(jì)算得到訪問(wèn)存儲(chǔ)器時(shí)，當(dāng)指令中沒(méi)有明確指定使用某個(gè)段寄存器時(shí)，就由默認(rèn)的段寄存器來(lái)提供段基址。2.2.3對(duì)存儲(chǔ)器的管理3．段寄存器的使用例2-2

(CS)＝12BAH，(IP)＝0100H，計(jì)算當(dāng)前指令所在內(nèi)存單元的物理地址。當(dāng)前指令的物理地址的形成2.2.4對(duì)I/O端口的管理CPU與I/O設(shè)備之間是通過(guò)I/O接口進(jìn)行信息和數(shù)據(jù)傳輸?shù)?。每個(gè)I/O接口都有一個(gè)或幾個(gè)端口，它與CPU之間的通信利用I/O端口的寄存器來(lái)完成。同存儲(chǔ)器單元地址一樣，每個(gè)I/O端口都有唯一的一個(gè)地址，稱為I/O端口地址或端口號(hào)。所有的微型計(jì)算機(jī)系統(tǒng)都可以采用統(tǒng)一編址的方式，即將I/O端口地址置于1MB的存儲(chǔ)器空間中，把它們看作存儲(chǔ)器單元對(duì)待，每個(gè)端口占用一個(gè)存儲(chǔ)單元地址。8086CPU的I/O端口統(tǒng)一編址獨(dú)立編址2.2.4對(duì)I/O端口的管理8086CPU還可以采用獨(dú)立編址的方式。8086CPU使用A15～A0共16條地址線作端口地址，可訪問(wèn)的I/O端口最多可有64K個(gè)8位端口或32K個(gè)16位端口（任何兩個(gè)相鄰的8位端口可以組合成一個(gè)16位端口）。同存儲(chǔ)器的字訪問(wèn)類似，要訪問(wèn)奇地址16位端口，需要訪問(wèn)兩次才能完成。8086CPU設(shè)置了專門的輸入輸出指令（IN和OUT）來(lái)訪問(wèn)I/O端口。由于I/O地址線和存儲(chǔ)器地址線是公用的，所以要通過(guò)8086CPU控制總線中的信號(hào)，來(lái)區(qū)分地址總線上傳送的是I/O端口地址還是內(nèi)存地址，即是對(duì)I/O端口進(jìn)行訪問(wèn)還是對(duì)存儲(chǔ)器進(jìn)行訪問(wèn)。課堂檢測(cè)8086CPU的地址/數(shù)據(jù)總線AD15～AD0在總線周期的T1狀態(tài)和其他T狀態(tài)分別用于傳輸什么信息？在8086CPU的最小模式下，如何通過(guò)外部引腳信號(hào)區(qū)分當(dāng)前操作是訪問(wèn)存儲(chǔ)器還是I/O端口？課堂小結(jié)8086微處理器簡(jiǎn)介引腳定義與功能內(nèi)部結(jié)構(gòu)與功能對(duì)存儲(chǔ)器的管理對(duì)I/O端口的管理8086微處理器的系統(tǒng)構(gòu)成03為了適應(yīng)各種場(chǎng)合，8086CPU可以工作在最小模式或最大模式下，由

引腳進(jìn)行控制。2.3.1最小模式下的系統(tǒng)構(gòu)成8086CPU在最小模式下的系統(tǒng)構(gòu)成2.3.1最小模式下的系統(tǒng)構(gòu)成（1）采用三片8282鎖存器完成20位地址鎖存8282的引腳圖由于復(fù)用線上的地址信號(hào)A19～A16

和A15～A0

只在總線周期的T1狀態(tài)出現(xiàn)，所以要用鎖存器對(duì)地址進(jìn)行鎖存，提供20條地址線。8282鎖存器有8個(gè)輸入端和8個(gè)輸出端，以及兩個(gè)控制端：選通控制端STB和輸出允許控制端，分別用來(lái)控制地址的鎖存和數(shù)據(jù)的輸出。接地低電平時(shí)，輸出地址高電平時(shí)，輸出高阻由8086CPU的引腳ALE提供ALE為高電平時(shí)有效，允許地址信號(hào)通過(guò)鎖存器電路ALE由高電平變?yōu)榈碗娖綍r(shí)，地址被鎖存2.3.1最小模式下的系統(tǒng)構(gòu)成雙向數(shù)據(jù)收發(fā)器8286可以提供收和發(fā)兩個(gè)方向的8位數(shù)據(jù)。（2）采用兩片8286收發(fā)器驅(qū)動(dòng)8位數(shù)據(jù)總線8286的引腳圖T傳送方向01Ai→Bi00Ai←Bi11高阻狀態(tài)10高阻狀態(tài)8286收發(fā)器有兩個(gè)控制引腳：允許控制端和方向控制端T，分別用來(lái)控制數(shù)據(jù)的通過(guò)和數(shù)據(jù)的流向。和T功能表2.3.1最小模式下的系統(tǒng)構(gòu)成（2）采用兩片8286收發(fā)器驅(qū)動(dòng)8位數(shù)據(jù)總線8286的引腳圖由8086CPU的引腳提供。信號(hào)有效時(shí)，表示8086CPU正在進(jìn)行數(shù)據(jù)傳送。（3）系統(tǒng)控制信號(hào)8086CPU可以直接提供系統(tǒng)所需要的全部控制信號(hào)。由8086CPU的引腳提供。

高電平CPU發(fā)送數(shù)據(jù)，數(shù)據(jù)傳送方向?yàn)閺腁到B低電平CPU接收數(shù)據(jù)，數(shù)據(jù)傳送方向?yàn)閺腂到A2.3.2最大模式下的系統(tǒng)構(gòu)成在最大模式下，系統(tǒng)包括兩個(gè)或多個(gè)微處理器，其中一個(gè)是主處理器，其他處理器為從處理器。

8086CPU在最大模式下的系統(tǒng)構(gòu)成在最大模式下，地址鎖存器和數(shù)據(jù)收發(fā)器與最小模式下相同，只是它們所用到的控制信號(hào)由總線控制器8288提供。另外，存儲(chǔ)器讀寫、I/O讀寫及中斷響應(yīng)等總線命令信號(hào)也由8288產(chǎn)生。同學(xué)們，假設(shè)一個(gè)團(tuán)隊(duì)里有一個(gè)“老大”（主處理器）和其他“小弟”（從處理器），大家一起完成任務(wù)。那“老大”怎么指揮“小弟”呢？計(jì)算機(jī)里也有類似的情況，最大模式下也有主處理器和從處理器，它們是怎么協(xié)作的？控制信號(hào)又是誰(shuí)來(lái)分配的呢？2.3.2最大模式下的系統(tǒng)構(gòu)成8288結(jié)構(gòu)圖 與最小模式下CPU直接產(chǎn)生的響應(yīng)信號(hào)相同，用來(lái)控制地址鎖存器8282和數(shù)據(jù)收發(fā)器8286。只是8288產(chǎn)生的DEN信號(hào)和最小模式時(shí)極性相反，使用時(shí)需加一個(gè)反相器。存儲(chǔ)器讀命令存儲(chǔ)器寫命令先行存儲(chǔ)器寫命令2.3.2最大模式下的系統(tǒng)構(gòu)成8288結(jié)構(gòu)圖 I/O讀命令I(lǐng)/O寫命令先行I/O寫命令中斷響應(yīng)命令

工作狀態(tài)產(chǎn)生信號(hào)000中斷響應(yīng)001I/O讀010I/O寫、011暫停無(wú)100取指令101存儲(chǔ)器讀110存儲(chǔ)器寫、111保留無(wú)、、組合的功能表課堂檢測(cè)8086CPU的最小模式和最大模式由哪個(gè)引腳決定？在8086CPU最小模式下，8282鎖存器的STB信號(hào)由8086CPU的哪個(gè)引腳提供？課堂小結(jié)8086微處理器的系統(tǒng)構(gòu)成最小模式下的系統(tǒng)構(gòu)成最大模式下的系統(tǒng)構(gòu)成8086微處理器的總線時(shí)序042.4.1總線周期的概念微處理器在運(yùn)行過(guò)程中是在時(shí)鐘脈沖的控制下執(zhí)行每一個(gè)操作的。每個(gè)時(shí)鐘脈沖的持續(xù)時(shí)間稱為一個(gè)時(shí)鐘周期，其頻率稱為主頻（時(shí)鐘頻率）。時(shí)鐘周期是CPU的基本時(shí)間單位。時(shí)鐘周期越短，CPU執(zhí)行的速度就越快。例如，8086CPU的主頻為5MHz，則其時(shí)鐘周期為200ns（納秒）。時(shí)鐘周期與時(shí)鐘頻率互為倒數(shù)，即時(shí)鐘周期（s）＝1/時(shí)鐘頻率（Hz）。此外，1MHz＝103kHz＝106Hz，故5MHz＝5×106Hz；1s＝103ms＝106s＝109ns。因此，若主頻為5MHz，則時(shí)鐘周期＝1/(5×106Hz)＝0.2×10－6s＝0.2μs＝200ns。2.4.1總線周期的概念如果時(shí)鐘頻率是20MHz，那么它的時(shí)鐘周期是多少？2.4.1總線周期的概念CPU通過(guò)總線實(shí)現(xiàn)對(duì)存儲(chǔ)器或I/O端口的訪問(wèn)，每一次訪問(wèn)過(guò)程稱為一個(gè)總線周期。執(zhí)行的是數(shù)據(jù)輸出“寫”總線周期執(zhí)行的是數(shù)據(jù)輸入“讀”總線周期一個(gè)指令周期往往包含多個(gè)總線周期，一個(gè)典型的總線周期包含4個(gè)時(shí)鐘周期，分別稱為4個(gè)狀態(tài)，即T1狀態(tài)、T2狀態(tài)、T3狀態(tài)和T4狀態(tài)。2.4.2總線操作時(shí)序CPU通過(guò)總線執(zhí)行各種操作時(shí)，總線上各信號(hào)之間在時(shí)間上的配合關(guān)系稱為總線時(shí)序?？偩€操作時(shí)序讓我們播放視頻了解一下吧。8086CPU的主要操作時(shí)序有系統(tǒng)復(fù)位與啟動(dòng)操作時(shí)序總線操作時(shí)序中斷響應(yīng)時(shí)序總線請(qǐng)求/允許時(shí)序最大模式下的時(shí)序只是有些信號(hào)是由總線控制器8288產(chǎn)生的，其基本時(shí)間關(guān)系與最小模式大致相同。同學(xué)們，我們都知道計(jì)算機(jī)開機(jī)時(shí)會(huì)有一系列動(dòng)作來(lái)啟動(dòng)系統(tǒng)，那你們有沒(méi)有想過(guò)這些動(dòng)作背后是怎么一步步安排好的呢？CPU在執(zhí)行操作時(shí)，總線上的信號(hào)也需要按照一定的順序和時(shí)間配合。比如，就像接力賽跑，每個(gè)信號(hào)都要在合適的時(shí)間傳遞給下一個(gè)環(huán)節(jié)。大家想想，這種時(shí)間上的配合關(guān)系是怎么實(shí)現(xiàn)的呢？2.4.2總線操作時(shí)序系統(tǒng)復(fù)位與啟動(dòng)操作是通過(guò)RESET信號(hào)來(lái)觸發(fā)的。CPU在復(fù)位狀態(tài)時(shí)，各寄存器和指令隊(duì)列的狀態(tài)被初始化。1．系統(tǒng)復(fù)位與啟動(dòng)操作時(shí)序復(fù)位時(shí)CPU內(nèi)部各寄存器的初始狀態(tài)CPU內(nèi)部寄存器初始狀態(tài)標(biāo)志寄存器清0指令指針寄存器（IP）0000HCSFFFFHDS0000HSS0000HES0000H指令隊(duì)列空此時(shí)，段寄存器CS被初始化為0FFFFH，因此系統(tǒng)復(fù)位后啟動(dòng)時(shí)，將從0FFFF0H單元開始執(zhí)行指令。在0FFFF0H處放一條無(wú)條件轉(zhuǎn)移指令，可以使程序轉(zhuǎn)移到系統(tǒng)程序的開始處，從而使系統(tǒng)啟動(dòng)后自動(dòng)進(jìn)入系統(tǒng)程序。2.4.2總線操作時(shí)序在復(fù)位狀態(tài)時(shí)，狀態(tài)標(biāo)志寄存器被清0，所以系統(tǒng)對(duì)來(lái)自INTR的請(qǐng)求是屏蔽的。因此，系統(tǒng)初始化時(shí)應(yīng)使用STI指令執(zhí)行中斷。1．系統(tǒng)復(fù)位與啟動(dòng)操作時(shí)序復(fù)位與啟動(dòng)時(shí)序CPU內(nèi)部是用時(shí)鐘脈沖來(lái)同步外部的RESET信號(hào)的，所以內(nèi)部的RESET信號(hào)是在外部RESET信號(hào)有效后的時(shí)鐘的上升沿有效的。2.4.2總線操作時(shí)序RESET信號(hào)變?yōu)楦唠娖胶蟮囊粋€(gè)時(shí)鐘周期，三態(tài)門就被置成高阻狀態(tài)，并且一直維持高阻狀態(tài)，直到CPU脫離復(fù)位狀態(tài)。在進(jìn)入高阻狀態(tài)的前半個(gè)時(shí)鐘周期，三態(tài)門不起作用，直到CLK遇到一個(gè)上升沿進(jìn)入高阻狀態(tài)。1．系統(tǒng)復(fù)位與啟動(dòng)操作時(shí)序復(fù)位與啟動(dòng)時(shí)序8086CPU最小模式下的總線讀時(shí)序整個(gè)周期內(nèi)有效高電平為存儲(chǔ)器讀操作低電平為I/O端口讀操作2.4.2總線操作時(shí)序2．最小模式下的總線讀時(shí)序T1狀態(tài)，輸出要訪問(wèn)的存儲(chǔ)器或I/O端口的高4位地址從T2到T4，輸出狀態(tài)信息T1狀態(tài)，輸出低電平，使用高8位數(shù)據(jù)線從T2到T4，輸出高電平8086CPU最小模式下的總線讀時(shí)序2.4.2總線操作時(shí)序2．最小模式下的總線讀時(shí)序在T1狀態(tài)，輸出要訪問(wèn)的存儲(chǔ)器或I/O端口的低16位地址從T3狀態(tài)開始接收數(shù)據(jù)在T2～T4狀態(tài)輸出低電平，表示從存儲(chǔ)器或I/O端口讀出數(shù)據(jù)在T1狀態(tài)，輸出高電平在T2狀態(tài)變?yōu)榈碗娖?，利用地址鎖存器的下降沿將20位地址信息和信號(hào)鎖存8086CPU最小模式下的總線讀時(shí)序2.4.2總線操作時(shí)序2．最小模式下的總線讀時(shí)序整個(gè)周期內(nèi)輸出低電平，表示總線讀周期，CPU接收數(shù)據(jù)在T2～T3狀態(tài)輸出低電平，表示允許數(shù)據(jù)傳送2.4.2總線操作時(shí)序3．最小模式下的總線寫時(shí)序8086CPU最小模式下的總線寫時(shí)序在T2～T4狀態(tài)，送出要輸出的數(shù)據(jù)在T2～T4狀態(tài)輸出低電平，表示向存儲(chǔ)器或I/O端口寫入數(shù)據(jù)整個(gè)周期內(nèi)輸出高電平，表示總線寫周期，CPU發(fā)送數(shù)據(jù)課堂檢測(cè)一個(gè)典型的8086CPU總線周期包含幾個(gè)時(shí)鐘周期，分別叫什么？8086CPU的主要操作時(shí)序有什么？課堂小結(jié)8086微處理器的總線時(shí)序總線周期的概念總線操作時(shí)序新型微處理器與新型主板簡(jiǎn)介052.5.1新型微處理器的特點(diǎn)與主要指標(biāo)Intel公司推出的IA-32處理器Pentium4，是第一款基于IntelNetBurst微體系結(jié)構(gòu)的微處理器。2000年IntelPentium4首次實(shí)現(xiàn)了IntelNetBurst微體系結(jié)構(gòu)，采用流式SIMD（單指令多數(shù)據(jù)）擴(kuò)展2（SSE2）技術(shù)和400MHzIntelNetBurst微體系結(jié)構(gòu)系統(tǒng)總線，并且與為Intel80x86系列結(jié)構(gòu)處理器編寫的應(yīng)用程序和操作系統(tǒng)完全兼容。一種允許處理器運(yùn)行在極高時(shí)鐘速率，比以前的IA-32結(jié)構(gòu)具有更高性能級(jí)別的新型32位微體系結(jié)構(gòu)。2.5.1新型微處理器的特點(diǎn)與主要指標(biāo)Intel正式在全球發(fā)布了采用Core（酷睿）微體系結(jié)構(gòu)的新一代微處理器Core2duo，中文名為酷睿2雙核。2006年7月27日IntelCore微體系結(jié)構(gòu)是一款節(jié)能的新型微架構(gòu)，設(shè)計(jì)的出發(fā)點(diǎn)：提供卓然出眾的性能和能效，提高能效比。IntelCore微體系結(jié)構(gòu)面向服務(wù)器、臺(tái)式機(jī)和筆記本電腦等多種處理器進(jìn)行了多核優(yōu)化，其創(chuàng)新特性提供了更出色的性能、更強(qiáng)大的多任務(wù)處理性能和更高的能效水平。2.5.1新型微處理器的特點(diǎn)與主要指標(biāo)Intel又推出了全新的酷睿處理器產(chǎn)品——Corei7/i5/i3系列處理器。2010年1月8日全新的酷睿處理器實(shí)現(xiàn)了前所未有的高集成度與先進(jìn)性能。睿頻加速技術(shù)視頻加速技術(shù)超線程技術(shù)業(yè)界領(lǐng)先的32nm制程工藝包括2.5.1新型微處理器的特點(diǎn)與主要指標(biāo)單位是HzCPU的主頻＝外頻×倍頻系數(shù)（1）主頻（時(shí)鐘頻率）CPU主頻是決定CPU運(yùn)算速度的主要因素，但不是全部，CPU的運(yùn)算速度還取決于CPU的其他內(nèi)部設(shè)計(jì)。目前，主流CPU的主頻已經(jīng)高達(dá)3GHz～5GHz。（2）外頻（總線速度）決定著整塊主板的運(yùn)行速度。主板的外頻主要有133MHz、200MHz、333MHz、400MHz等。指CPU主頻與外頻之間的相對(duì)比例關(guān)系。在相同的外頻下，倍頻系數(shù)越高，CPU的主頻也越高。（3）倍頻系數(shù)同學(xué)們，你們有沒(méi)有想過(guò)，為什么有的電腦運(yùn)行起來(lái)更快，而有的卻比較慢呢？其實(shí)這和CPU的性能有關(guān)。那CPU的性能又和哪些因素有關(guān)呢？2.5.1新型微處理器的特點(diǎn)與主要指標(biāo)前端總線是CPU連接北橋芯片的總線。也就是說(shuō)，CPU通過(guò)前端總線和北橋芯片與內(nèi)存、顯卡交換數(shù)據(jù)。因此，前端總線頻率越高，CPU的數(shù)據(jù)傳輸速度越快，也就越能充分發(fā)揮CPU的性能。（4）前端總線（FSB）頻率目前，常見的CPU前端總線頻率有266MHz、333MHz、400MHz、533MHz、800MHz、1066MHz、1333MHz、1600MHz等幾種。把“［前端總線頻率×數(shù)據(jù)位寬（CPU字長(zhǎng)）］/8”稱為CPU數(shù)據(jù)帶寬。例如，某個(gè)CPU的前端總線頻率是800MHz，字長(zhǎng)為64，則它的數(shù)據(jù)帶寬是6.4GB/s。背景知識(shí)目前，一些較新的CPU已將北橋芯片的內(nèi)存存取控制功能轉(zhuǎn)移到CPU中，因此，前端總線已不存在。前端總線取消后，系統(tǒng)功耗有何影響？2.5.1新型微處理器的特點(diǎn)與主要指標(biāo)目前，主流的CPU（包括Intel和AMD的產(chǎn)品）都已經(jīng)是64位了（5）字長(zhǎng)如果所用操作系統(tǒng)和相關(guān)軟件不是按照64位指令進(jìn)行編制的，那么，即使CPU是64位字長(zhǎng)，也沒(méi)有什么意義。緩存大小也是CPU的重要指標(biāo)之一，而且緩存的結(jié)構(gòu)和大小對(duì)CPU速度的影響非常大。CPU緩存的運(yùn)行頻率極高，一般是和處理器同頻，要遠(yuǎn)高于系統(tǒng)內(nèi)存和硬盤。（6）緩存原則上講，緩存越大越好，但由于工藝的原因，緩存又不可能做得太大。目前，CPU的L1Cache容量通常為128KB數(shù)據(jù)緩存加128KB指令緩存，L2Cache容量通常為4MB。現(xiàn)在的CPU通常會(huì)配置兩級(jí)或三級(jí)緩存（L1Cache、L2Cache和L3Cache），以便將要執(zhí)行的指令或要存取的數(shù)據(jù)預(yù)先由內(nèi)存放到緩存中，從而提高CPU的運(yùn)行速度。2.5.1新型微處理器的特點(diǎn)與主要指標(biāo)CPU核心（Die）又稱內(nèi)核，是CPU最重要的組成部分。對(duì)于某些CPU來(lái)說(shuō)，CPU中心那塊隆起的芯片就是核心。CPU內(nèi)核（7）CPU核心數(shù)量此外，為了便于CPU的設(shè)計(jì)、生產(chǎn)和銷售管理，CPU制造商還會(huì)對(duì)各種CPU核心給出相應(yīng)的代號(hào)，這也就是所謂的CPU核心類型。2.5.1新型微處理器的特點(diǎn)與主要指標(biāo)由于受到頻率的限制，在現(xiàn)有架構(gòu)上再提高CPU的工作頻率已經(jīng)越來(lái)越困難，為此，Intel和AMD公司都先后開發(fā)出了多核CPU。它們通過(guò)在一個(gè)CPU芯片內(nèi)封裝多個(gè)CPU核心，來(lái)提高CPU的運(yùn)算速度。多核CPU的優(yōu)勢(shì)在于多任務(wù)。因此，如果用戶所運(yùn)行的程序不是針對(duì)多核CPU專門進(jìn)行優(yōu)化過(guò)的，多核CPU的優(yōu)勢(shì)并不明顯。（7）CPU核心數(shù)量2.5.1新型微處理器的特點(diǎn)與主要指標(biāo)通常，CPU的內(nèi)核電壓要小于或等于I/O電壓（8）CPU內(nèi)核和I/O工作電壓CPU的工作電壓內(nèi)核電壓I/O電壓兩種由CPU的制程確定，制程越小，內(nèi)核電壓越低一般在1.6V～5V低電壓能解決耗電過(guò)大和發(fā)熱過(guò)高的問(wèn)題。（9）CPU制程定義：芯片內(nèi)電路與電路之間的距離。制程越小，意味著芯片內(nèi)電路的密度越高，從而可以實(shí)現(xiàn)更為復(fù)雜的電路設(shè)計(jì)。目前，CPU的制程已由早期的幾個(gè)微米達(dá)到幾十納米。2.5.1新型微處理器的特點(diǎn)與主要指標(biāo)CPU依靠指令來(lái)控制系統(tǒng)，每款CPU在設(shè)計(jì)時(shí)就規(guī)定了一系列與其硬件電路相配合的指令系統(tǒng)。因此，指令的強(qiáng)弱也是CPU的重要指標(biāo)。（10）CPU擴(kuò)展指令集目前，大部分IntelCPU和AMDCPU都在以前基本X86指令的基礎(chǔ)上擴(kuò)充了諸如MMX、SSE、SSE2等很多新指令，以適應(yīng)多媒體、圖形圖像處理和網(wǎng)絡(luò)開發(fā)的需要。背景知識(shí)X86-32架構(gòu)又稱IA-32架構(gòu)或Intel體系架構(gòu)（Intelarchitecture）。Intel從486CPU開始采用此架構(gòu)，它在同一時(shí)間內(nèi)可以處理32位二進(jìn)制數(shù)據(jù)，即CPU的數(shù)據(jù)位寬為32。X86-64由AMD公司開發(fā)，可以在同一時(shí)間內(nèi)處理64位數(shù)據(jù)，并與X86-32架構(gòu)兼容。假設(shè)我們有兩個(gè)“數(shù)據(jù)搬運(yùn)工”：一個(gè)是32位的搬運(yùn)工（代表X86-32架構(gòu)），另一個(gè)是64位的搬運(yùn)工（代表X86-64架構(gòu)）。他們的任務(wù)是搬運(yùn)數(shù)據(jù)（比如磚塊）。如果任務(wù)是搬運(yùn)1000塊磚，哪個(gè)搬運(yùn)工完成任務(wù)更快？為什么？2.5.2新型主板的結(jié)構(gòu)目前，主板的核心是主板芯片組，它決定了主板的規(guī)格、性能和大致功能。平常所說(shuō)的“865PE主板”“955主板”等，其中的“865PE”和“955”指的就是主板芯片組。主板芯片組通常包括南橋芯片和北橋芯片。（CPU數(shù)據(jù)帶寬）北橋芯片南橋芯片IntelPentiumProcessorExtremeEditionDDR2DDR210.7GB/s8.5GB/s82955XMCH8GB/sPCIExpressX16圖形適配器2GB/sDMI82801GRICH7RIntel高保真音頻3Gb/s

（每端口）4串行ATA端口60MB/s8高速USB2.0端口IntelMatrix存儲(chǔ)技術(shù)6PCIExpressX1500MB/s（每X1）133MB/s6PCILPC或SPIIntelPRO/1000LANBIOS支持Intel活動(dòng)管理技術(shù)Optional由Intel955芯片組構(gòu)成的主板框圖2.5.2新型主板的結(jié)構(gòu)北橋芯片的核心功能：決定主板的規(guī)格和系統(tǒng)的性能，它連接著CPU、內(nèi)存、AGP或PCI總線。主板支持何種CPU，支持AGP或PCI多少倍速的顯卡，支持何種規(guī)格和容量的內(nèi)存等，都是由北橋芯片決定的。北橋芯片的物理布局與散熱設(shè)計(jì)：北橋芯片往往有較高的工作頻率，所以發(fā)熱量頗高，在主板上的CPU插槽附近可以找到一個(gè)散熱器，下面就是北橋芯片。因此，相同北橋芯片的主板，性能差別微乎其微。2.5.2新型主板的結(jié)構(gòu)南橋芯片的功能覆蓋：主板上的各種接口（如串口、USB接口、IDE接口、SATA接口）、PCI總線（連接聲卡、網(wǎng)卡等）及主板上的其他芯片（如集成聲卡、集成網(wǎng)卡等）都?xì)w南橋芯片控制。南橋芯片通常裸露在PCI插槽旁邊。南北橋總線的技術(shù)特性：南北橋間進(jìn)行數(shù)據(jù)傳送時(shí)需要一條通道，這條通道就是南北橋總線。南北橋總線越寬，數(shù)據(jù)傳輸越快。另外，在各廠商的主板芯片組中，南北橋總線都被各自起了名字，如Intel公司的Hub-Link和DMI，VIA公司的V-Link等。課堂檢測(cè)IntelPentium4首次采用的微體系結(jié)構(gòu)名稱是什么？衡量CPU性能的指標(biāo)中，前端總線（FSB）頻率的作用是什么？課堂小結(jié)新型微處理器與新型主板簡(jiǎn)介新型微處理器的特點(diǎn)與主要指標(biāo)新型主板的結(jié)構(gòu)微型計(jì)算機(jī)常用系統(tǒng)總線簡(jiǎn)介06總線是計(jì)算機(jī)各部件之間傳輸數(shù)據(jù)、地址和控制信息的公共通道。數(shù)據(jù)總線用來(lái)在各部件之間傳送數(shù)據(jù)信息，數(shù)據(jù)總線的寬度表示一次傳送數(shù)據(jù)的位數(shù)。例如，ISA總線的數(shù)據(jù)寬度為16位，也就是說(shuō)，ISA總線一次可以傳送16位數(shù)據(jù)。地址總線用來(lái)在CPU與存儲(chǔ)器或I/O接口之間傳送地址信息，地址總線的寬度即地址總線的位數(shù)，它反映了CPU的尋址范圍。例如，ISA總線的地址寬度為24位，也就是說(shuō)，它的尋址范圍為224B＝16MB?？刂瓶偩€用來(lái)在CPU與存儲(chǔ)器或I/O接口之間傳送各種控制信息，包括讀命令、寫命令、中斷請(qǐng)求/響應(yīng)信號(hào)等。同學(xué)們，想象一下，如果計(jì)算機(jī)里的各個(gè)部件是一棟大樓里