組合邏輯電路3.1概述3.2組合邏輯電路的分析與設(shè)計(jì)3.3組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)3.4常用的組合邏輯電路教學(xué)目標(biāo)1

掌握組合邏輯電路的特點(diǎn)、分析方法和設(shè)計(jì)方法2掌握用編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器和加法器等常用組合電路的邏輯功能3了解組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)及消除方法3.1概述1.組合邏輯電路的特點(diǎn)組合邏輯電路的一般框圖Li=f(A1,A2

,…,An)(i=1,2,…,m)工作特征（邏輯功能上的特點(diǎn)）:在任何時(shí)刻，電路的輸出狀態(tài)只取決于同一時(shí)刻的輸入狀態(tài)，而與電路原來的狀態(tài)無關(guān)。電路結(jié)構(gòu)特征:1.輸出、輸入之間沒有反饋延遲通路。2.不含記憶單元（存儲(chǔ)單元）。3.1概述2.邏輯功能的描述圖3-2組合邏輯電路的一般框圖

組合邏輯電路3.1概述3.2組合邏輯電路的分析與設(shè)計(jì)3.3組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)3.4常用的組合邏輯電路根據(jù)已知邏輯電路，經(jīng)分析確定電路的邏輯功能。邏輯電路邏輯功能步驟：1）由邏輯圖寫出各輸出端的邏輯表達(dá)式；2）化簡(jiǎn)和變換邏輯表達(dá)式；3）列出真值表；4）根據(jù)真值表或邏輯表達(dá)式，經(jīng)分析最后確定其功能。3.2組合邏輯電路的分析例1分析如圖所示邏輯電路的功能。1)根據(jù)邏輯圖,寫出輸出邏輯表達(dá)式2)列寫真值表。10010110111011101001110010100000CBA001111003)確定邏輯功能：解：輸入變量的取值中有奇數(shù)個(gè)1時(shí)，L為1，否則L為0。電路具有為奇校驗(yàn)功能。3.2組合邏輯電路的分析3.2組合邏輯電路的分析例2分析下圖所示電路的邏輯功能。解：1）根據(jù)邏輯圖，寫輸出邏輯表達(dá)式2）變換邏輯表達(dá)式111011101001110010100000CBAL111010003）列邏輯真值表4）邏輯功能3輸入多數(shù)表決電路3.2組合邏輯電路的分析例3分析下圖所示電路的邏輯功能。解：1）根據(jù)邏輯圖，寫輸出邏輯表達(dá)式2）變換邏輯表達(dá)式111011101001110010100000CBAL1L211010110011010003）列邏輯真值表4）邏輯功能全加器電路3.2組合邏輯電路的設(shè)計(jì)根據(jù)實(shí)際邏輯問題，求出所要求邏輯功能的最簡(jiǎn)單邏輯電路。邏輯問題邏輯電路分析步驟：設(shè)計(jì)步驟：3.2組合邏輯電路的設(shè)計(jì)1.組合邏輯電路設(shè)計(jì)根據(jù)實(shí)際邏輯問題，求出所要求邏輯功能的最簡(jiǎn)單邏輯電路。邏輯問題邏輯電路步驟：1）邏輯抽象：根據(jù)實(shí)際邏輯問題的因果關(guān)系確定輸入、輸出變量，并定義邏輯狀態(tài)的含義；2）根據(jù)邏輯描述列出真值表；3）由真值表寫出邏輯表達(dá)式；4）根據(jù)所用器件，化簡(jiǎn)和變換邏輯表達(dá)式；5）由邏輯表達(dá)式畫出邏輯圖。3.2組合邏輯電路的設(shè)計(jì)例

某雷達(dá)站有A、B、C三部雷達(dá)，其中A和B消耗功率相等，C的消耗功率是A的兩倍。這些雷達(dá)由兩臺(tái)發(fā)電機(jī)X和Y供電，發(fā)電機(jī)X的最大輸出功率等于雷達(dá)A的功率消耗，發(fā)電機(jī)Y的最大輸出功率是X的3倍。要求用與、或、非門設(shè)計(jì)一個(gè)邏輯電路，能夠根據(jù)來自各雷達(dá)的啟動(dòng)和關(guān)閉信號(hào)，以最節(jié)約電能的方式，控制發(fā)電機(jī)的啟動(dòng)和停止。解：（1）邏輯抽象A、B、C是事件產(chǎn)生的原因，應(yīng)定為輸入變量；兩臺(tái)發(fā)電機(jī)X

和Y

是事件產(chǎn)生的結(jié)果，定為輸出變量。設(shè)輸入變量A、B、C為1表示雷達(dá)起動(dòng)，為0表示雷達(dá)關(guān)閉。

輸出變量X、Y為1，表示發(fā)電機(jī)起動(dòng)，為0表示發(fā)電機(jī)停止。3.2組合邏輯電路的設(shè)計(jì)例

某雷達(dá)站有A、B、C三部雷達(dá)，其中A和B消耗功率相等，C的消耗功率是A的兩倍。這些雷達(dá)由兩臺(tái)發(fā)電機(jī)X和Y供電，發(fā)電機(jī)X的最大輸出功率等于雷達(dá)A的功率消耗，發(fā)電機(jī)Y的最大輸出功率是X的3倍。要求用與、或、非門設(shè)計(jì)一個(gè)邏輯電路，能夠根據(jù)來自各雷達(dá)的啟動(dòng)和關(guān)閉信號(hào)，以最節(jié)約電能的方式，控制發(fā)電機(jī)的啟動(dòng)和停止。輸入輸出ABCXY0000000101010100110110010101011100111111解：（2）根據(jù)題意，列出真值表由題意可知，當(dāng)A或B工作時(shí)，只需要X發(fā)電；A、B、C同時(shí)工作時(shí)，需要X和Y發(fā)電；其它情況只需要Y發(fā)電。3.2組合邏輯電路的設(shè)計(jì)解：（3）用卡諾圖，得到簡(jiǎn)化后的邏輯表達(dá)式輸入輸出ABCXY00000001010101001101100101010111001111113.2組合邏輯電路的設(shè)計(jì)解：（4）由邏輯表達(dá)式，畫出邏輯圖3.2組合邏輯電路的設(shè)計(jì)【例3-3】

一個(gè)火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種類型的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只有當(dāng)其中有兩種或兩種以上類型的探測(cè)器發(fā)出火災(zāi)檢測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)產(chǎn)生報(bào)警控制信號(hào)。設(shè)計(jì)一個(gè)產(chǎn)生報(bào)警控制信號(hào)的電路。

3.2組合邏輯電路的設(shè)計(jì)2)

根據(jù)題目要求列出真值表，如表3-3所示。3.2組合邏輯電路的設(shè)計(jì)

3.2組合邏輯電路的設(shè)計(jì)

5)邏輯電路圖，如圖3-6所示。3.2組合邏輯電路的設(shè)計(jì)【例3-4】設(shè)計(jì)一個(gè)故障指示電路，具體要求為：兩臺(tái)電動(dòng)機(jī)同時(shí)工作時(shí)，綠燈亮；一臺(tái)電動(dòng)機(jī)發(fā)生故障時(shí)，黃燈亮；兩臺(tái)電動(dòng)機(jī)同時(shí)發(fā)生故障時(shí)，紅燈亮。

解：3.2組合邏輯電路的設(shè)計(jì)

3.2組合邏輯電路的設(shè)計(jì)5)根據(jù)邏輯函數(shù)表達(dá)式畫出邏輯電路圖如圖3-7所示。3.2組合邏輯電路的設(shè)計(jì)輸入:

A3,A2,A1,A0

輸出:Y3,Y2,Y1,Y0十進(jìn)制數(shù)A3A2A1A0Y3Y2Y1Y0012345678910111213141500000001001000110100010101100111100010011010101111001101111011110011010001010110011110001001101010111100xx

x

xxx

x

xxx

x

xxx

x

xxx

x

xxx

x

x例3設(shè)計(jì)一個(gè)8421BCD碼到余3碼的轉(zhuǎn)換電路。解：（1）邏輯抽象（2）根據(jù)題意列出真值表（3）用卡諾圖，得簡(jiǎn)化后的邏輯表達(dá)式11x111xxxxx0001111000011110Y03.2組合邏輯電路的設(shè)計(jì)十進(jìn)制數(shù)A3A2A1A0Y3Y2Y1Y0012345678910111213141500000001001000110100010101100111100010011010101111001101111011110011010001010110011110001001101010111100xx

x

xxx

x

xxx

x

xxx

x

xxx

x

xxx

x

x（3）用卡諾圖，得簡(jiǎn)化后的邏輯表達(dá)式11x111xxxxx0001111000011110Y0000111100001111011111xxxxxxY111x0001111000011110111xxxxxY211x0001111000011110111xxxxxY3（4）由邏輯表達(dá)式，畫出邏輯圖3.2組合邏輯電路的設(shè)計(jì)在實(shí)現(xiàn)多輸出的邏輯函數(shù)時(shí)，盡可能多地共享公共項(xiàng)，可以使電路更簡(jiǎn)單。

變換—用與、或、非門實(shí)現(xiàn)A3A2A1A0Y3Y2Y1Y0（4）由邏輯表達(dá)式，畫出邏輯圖3.2組合邏輯電路的設(shè)計(jì)變換—用異或門實(shí)現(xiàn)A3A2A1A0Y3Y2Y1Y03.2組合邏輯電路的設(shè)計(jì)3-6分析圖中所示邏輯電路的功能。解：（1）寫出邏輯表達(dá)式并簡(jiǎn)化11011000BAY1001（2）列出真值表（3）分析電路的邏輯功能該電路實(shí)現(xiàn)同或門的邏輯功能3.2組合邏輯電路的設(shè)計(jì)3-7某電視臺(tái)舉行選秀海選活動(dòng)，有三名評(píng)委，以少數(shù)服從多數(shù)的3-7原則判定選手是否通過海選，試設(shè)計(jì)一組合邏輯電路實(shí)現(xiàn)該功能。解：（1）設(shè)定三個(gè)評(píng)委分別為A、B、C，海選結(jié)果為Y，且用0表示不通過，1表示通過。（2）根據(jù)題目要求列出真值表，如下表所示。（3）根據(jù)真值表，寫出表達(dá)式并化簡(jiǎn)。（4）根據(jù)表達(dá)式畫出電路圖3.2組合邏輯電路的設(shè)計(jì)3-7某電視臺(tái)舉行選秀海選活動(dòng)，有三名評(píng)委，以少數(shù)服從多數(shù)的3-7原則判定選手是否通過海選，試設(shè)計(jì)一組合邏輯電路實(shí)現(xiàn)該功能。解：（1）設(shè)定三個(gè)評(píng)委分別為A、B、C，海選結(jié)果為Y，且用0表示不通過，1表示通過。（2）根據(jù)題目要求列出真值表，如下表所示。（3）根據(jù)真值表，寫出表達(dá)式并化簡(jiǎn)。（4）根據(jù)表達(dá)式畫出電路圖組合邏輯電路3.1概述3.2組合邏輯電路的分析與設(shè)計(jì)3.3組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)3.4常用的組合邏輯電路1.產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)的原因3.3組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)不考慮門的延時(shí)時(shí)間，且B=A考慮門的延時(shí)時(shí)間，且B=A1.產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)的原因3.3組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)競(jìng)爭(zhēng)：我們將從門電路兩個(gè)輸入信號(hào)同時(shí)向相反的邏輯電平跳變（一個(gè)從1變?yōu)?，另一個(gè)從0變?yōu)?）的現(xiàn)象稱為競(jìng)爭(zhēng)。冒險(xiǎn)：由于競(jìng)爭(zhēng)而在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象就稱為競(jìng)爭(zhēng)-冒險(xiǎn)。1.產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)的原因3.3組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)競(jìng)爭(zhēng)：當(dāng)一個(gè)邏輯門的兩個(gè)輸入端的信號(hào)同時(shí)向相反方向變化，且變化的時(shí)間有差異的現(xiàn)象。冒險(xiǎn)：門電路兩個(gè)輸入端的信號(hào)取值的變化方向是相反時(shí)，且輸出端的邏輯表達(dá)式可簡(jiǎn)化成兩個(gè)互補(bǔ)信號(hào)相乘或者相加，由競(jìng)爭(zhēng)而可能產(chǎn)生輸出干擾脈沖的現(xiàn)象。2.檢測(cè)競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的方法3.3組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)

2.檢測(cè)競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的方法3.3組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)【例3-5】試判斷圖3-11中(a)(b)兩個(gè)電路中是否存在競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。已知任何瞬間輸入變量只可能有一個(gè)改變狀態(tài)。圖3-11例3-5的電路2.檢測(cè)競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的方法3.3組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)

3.消去競(jìng)爭(zhēng)冒險(xiǎn)的方法3.3組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)接入濾波電容

引入選通脈沖

3.消去競(jìng)爭(zhēng)冒險(xiǎn)的方法3.3組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)修改邏輯設(shè)計(jì)AB

0

1

A

0

0

0

1

0

1

1

1

L

B

C

00011110

3.消去競(jìng)爭(zhēng)冒險(xiǎn)的方法3.3組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)此時(shí)當(dāng)A=B=1時(shí)，有

3.消去競(jìng)爭(zhēng)冒險(xiǎn)的方法3.3組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)例：B=C=0時(shí)為消掉AA，變換邏輯函數(shù)式為))((CABAL++=可能出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)。AAL=BCBAACL++=ABC

L3.消去競(jìng)爭(zhēng)冒險(xiǎn)的方法3.3組合邏輯電路中的競(jìng)爭(zhēng)和冒險(xiǎn)B=C=0時(shí)為消掉AA，變換邏輯函數(shù)式為))((CABAL++=可能出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)。AAL=BCBAACL++=3.4常用的組合邏輯電路編碼器譯碼器數(shù)據(jù)分配器數(shù)據(jù)選擇器加法器數(shù)值比較器1.編碼器編碼：如：8421BCD碼中，用1000表示數(shù)字8如：ASCII碼中，用1000001表示字母A等編碼器：具有編碼功能的邏輯電路（為了區(qū)分一系列的事物，將其中的每個(gè)事物都用一個(gè)二值代碼表達(dá)。）賦予二進(jìn)制代碼特定含義的過程，或者說用一個(gè)二進(jìn)制代碼表示特定含義信息的過程。

如果某些輸入線未使用，編碼器的輸入可以少于2n2n

tonEncoder

nOutputs2nInputs它能將2n個(gè)輸入信號(hào)轉(zhuǎn)化成n個(gè)代碼輸出；把輸入的每個(gè)高、低電平信號(hào)變?yōu)橐粋€(gè)對(duì)應(yīng)的二進(jìn)制代碼1.編碼器任何時(shí)候只允許輸入一個(gè)有效編碼信號(hào)，否則輸出就會(huì)發(fā)生混亂。允許同時(shí)輸入兩個(gè)以上的有效編碼信號(hào)。當(dāng)同時(shí)輸入多個(gè)有效編碼信號(hào)時(shí)，優(yōu)先編碼器能按預(yù)先設(shè)定的優(yōu)先級(jí)別，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。優(yōu)先編碼器普通編碼器（1）8線-3線普通編碼器8輸入

、3輸出,僅僅只有一個(gè)輸入是1（即有效電平），其他的輸入均為0對(duì)于每一個(gè)有效的輸入信號(hào)，編碼器輸出一個(gè)唯一的二進(jìn)制代碼

（1）8線-3線普通編碼器InputsOutputsI0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111（1）8線-3線普通編碼器InputsOutputsI0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111（1）8線-3線普通編碼器InputsOutputsI0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111（1）8線-3線普通編碼器InputsOutputsI0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111（1）8線-3線普通編碼器普通的8線-3線編碼器在任何時(shí)刻輸入僅有一個(gè)取值為1，即只有真值表中所列的8種狀態(tài)，而且它的其他狀態(tài)為無關(guān)項(xiàng)。由此，可根據(jù)真值表得到邏輯式：或門實(shí)現(xiàn)（1）8線-3線普通編碼器普通的8線-3線編碼器在任何時(shí)刻輸入僅有一個(gè)取值為1，即只有真值表中所列的8種狀態(tài)，而且它的其他狀態(tài)為無關(guān)項(xiàng)。由此，可根據(jù)真值表得到邏輯式：與非門實(shí)現(xiàn)在實(shí)際應(yīng)用中，經(jīng)常會(huì)遇到2個(gè)以上的輸入為有效信號(hào)的情況，此時(shí)就必須根據(jù)輕重緩急，事先規(guī)定好這些輸入編碼的先后次序，即優(yōu)先級(jí)別。（2）8線-3線優(yōu)先編碼器InputsOutputsI0I1I2I3I4I5I6I7Y2Y1Y010000000000×1000000001××100000010×××10000011××××1000100×××××100101××××××10110×××××××1111（2）8線-3線優(yōu)先編碼器InputsOutputs××××××××1111111111111101111111111×0111111110××011111101×××01111100××××0111011×××××011010××××××01001×××××××0000（2）8線-3線優(yōu)先編碼器InputsOutputs××××××××1111111111110111011111110111×01111110110××0111110101×××011110100××××01110011×××××0110010××××××010001×××××××00000（2）8線-3線優(yōu)先編碼器InputsOutputs××××××××1111111111111101111001111111011101×0111111011001××011111010101×××01111010001××××0111001101×××××011001001××××××01000101×××××××0000001（2）8線-3線優(yōu)先編碼器InputsOutputs××××××××1111111111111101111001111111011101×0111111011001××011111010101×××01111010001××××0111001101×××××011001001××××××01000101×××××××00000013個(gè)輸出

（2）8線-3線優(yōu)先編碼器110011110100018個(gè)輸入

3個(gè)輸出（2）8線-3線優(yōu)先編碼器8個(gè)輸入00110001000101

3個(gè)輸出（2）8線-3線優(yōu)先編碼器8個(gè)輸入00010111111111

3個(gè)輸出（2）8線-3線優(yōu)先編碼器8個(gè)輸入11111111011110

用二片74HC148構(gòu)成16線-4線優(yōu)先編碼器（級(jí)聯(lián)擴(kuò)展），將的低電平輸入信號(hào)編為0000~111116個(gè)四位二進(jìn)制代碼，優(yōu)先級(jí)最高。（3）典型的集成電路編碼器00用二片74HC148構(gòu)成16線-4線優(yōu)先編碼器（級(jí)聯(lián)擴(kuò)展）當(dāng)使能端=0時(shí)，無有效編碼輸出。（3）典型的集成電路編碼器110（3）典型的集成電路編碼器110有有效電平輸入00111111001011（3）典型的集成電路編碼器001無有效電平輸入00001011110101有有效電平輸入3.4常用的組合邏輯電路編碼器譯碼器數(shù)據(jù)分配器數(shù)據(jù)選擇器加法器數(shù)值比較器2.譯碼器譯碼器的分類：譯碼：是編碼的逆過程，它能將二進(jìn)制碼翻譯成代表某一特定含義的信號(hào)（即電路的某種狀態(tài)）。譯碼器：具有譯碼功能的邏輯電路稱為譯碼器。唯一地址譯碼器將一系列代碼轉(zhuǎn)換成與之一一對(duì)應(yīng)的有效信號(hào)。代碼變換器將一種代碼轉(zhuǎn)換成另一種代碼。常用的譯碼器：二進(jìn)制譯碼器、二-十進(jìn)制譯碼器、顯示譯碼器（1）二進(jìn)制譯碼器nto2nDecoder

nInputs2nOutputs如果某些輸入代碼未使用，譯碼器的輸出可以少于2n它能將輸入的n

位二進(jìn)制代碼，轉(zhuǎn)換成2n

個(gè)的輸出（電平）在所有的輸出中，只有一個(gè)輸出端為有效電平，其余輸出端均為無效電平。3-8線譯碼器3-to-8Decoder8Outputs3InputsA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7InputsOutputsA2

A1

A0Y0Y1Y2Y3Y4Y5Y6Y700010000000001010000000100010000001100010000100000010001010000010011000000010111000000013-8線譯碼器InputsOutputsA2

A1

A0Y0Y1Y2Y3Y4Y5Y6Y700010000000001010000000100010000001100010000100000010001010000010011000000010111000000013-8線譯碼器譯碼器的每個(gè)輸出為輸入的一個(gè)最小項(xiàng)

3-to-8譯碼器譯碼器可以用來實(shí)現(xiàn)邏輯函數(shù)二進(jìn)制譯碼器能夠產(chǎn)生所有的最小項(xiàng)邏輯函數(shù)可以用最小項(xiàng)之和來表示任何函數(shù)都可以用譯碼器+或門來實(shí)現(xiàn)InputsOutputsABCCoutSum00000001010100101110100011011011010111113-to-8DecoderABCy0y1y2y3y4y5y6y7222120SumCout例如，全加器Sum=∑m(1,2,4,7),Cout=∑m(3,5,6,7)3-8線譯碼器增加使能控制且低電平有效——輸出低電平有效

3-8線譯碼器——輸出低電平有效功能表011111111110011011111101100111011111101001111011110010011111011111000111111011010001111111011000011111111000000111111111×××××011111111×××1X×11111111××××1×A2E3輸出輸入A1A03-8線譯碼器（74HC138）當(dāng)E3=1，時(shí)3-8線譯碼器（74HC138）邏輯符號(hào)8個(gè)輸出3個(gè)輸入----邏輯符號(hào)說明邏輯符號(hào)框外部的符號(hào)，表示外部輸入或輸出信號(hào)名稱，字母上面的“—”號(hào)說明該輸入或輸出是低電平有效。符號(hào)框內(nèi)部的輸入、輸出變量表示其內(nèi)部的邏輯關(guān)系。在推導(dǎo)表達(dá)式的過程中，如果低有效的輸入或輸出變量(如)上面的“—”號(hào)參與運(yùn)算(如E變?yōu)镋)，則在畫邏輯圖或驗(yàn)證真值表時(shí)，注意將其還原為低有效符號(hào)。3個(gè)使能輸入端3-8線譯碼器（74HC138）邏輯符號(hào)8個(gè)輸出3個(gè)輸入3個(gè)使能輸入端111110111111113-8線譯碼器（74HC138）邏輯符號(hào)8個(gè)輸出3個(gè)輸入3個(gè)使能輸入端100110111011113-8線譯碼器（74HC138）邏輯符號(hào)8個(gè)輸出3個(gè)輸入3個(gè)使能輸入端10001011011111用一片74HC138實(shí)現(xiàn)函數(shù)將函數(shù)式變換為最小項(xiàng)之和的形式:74HC138可以用來實(shí)現(xiàn)邏輯函數(shù)（練習(xí)）在譯碼器的輸出端加一個(gè)與非門，即可實(shí)現(xiàn)給定的組合邏輯函數(shù)。十進(jìn)制數(shù)BCD

輸入輸出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9000000111111111100011011111111200101101111111300111110111111401001111011111501011111101111601101111110111701111111111011810001111111101910011111111110（2）二-十進(jìn)制譯碼器真值表對(duì)于BCD代碼以外的偽碼（1010～1111這6個(gè)代碼）Y0

～Y9

均為高電平功能：將8421BCD碼譯成為10個(gè)狀態(tài)輸出（2）二-十進(jìn)制譯碼器（3）七段顯示器及其譯碼器最常用的顯示器有：半導(dǎo)體發(fā)光二極管和液晶顯示器。共陽極顯示器輸入為低電平亮共陰極顯示器輸入為高電平亮abcdfge顯示器分段布局圖七段共陰極顯示譯碼器設(shè)計(jì)思路BCDto7-SegmentDecoderD3D2D1D0abcdefgBCDinputD3D2D1D07-SegmentOutputabcdefg000011111100001011000000101101101001111110010100011001101011011011011010111110111111000010001111111100111110111010to11110000000TruthTable使用卡諾圖，可得到7個(gè)輸出函數(shù)（a~g），從而設(shè)計(jì)出該譯碼器。HHHHHHHLLLHHHL8HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcbaD3LTBLLE字形輸出輸入十進(jìn)制或功能D2D1D0HHHHHLLLHHLHHL6LLLLHHHHHHLHL7HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HHLHHHHHLLHHHL9H74HC4511邏輯功能表*XXXXHHH鎖存LLLLLLLHLHHHHL13LLLLLLLLLHHHHL12LLLLLLLHHLHHHL11LLLLLLLLHLHHHL10gfedcbaD3LTBLLE字形輸出輸入十進(jìn)制或功能D2D1D0HHHHHHHXXXXLXX燈測(cè)試LLLLLLLXXXXHLX熄滅LLLLLLLHHHHHHL15LLLLLLLLHHHHHL14熄滅熄滅熄滅熄滅熄滅滅燈熄滅*接上表CMOS七段顯示譯碼器74HC4511七段譯碼器與顯示器的連接方式仿真實(shí)驗(yàn)——編碼、譯碼顯示電路設(shè)計(jì)與仿真基本要求：設(shè)計(jì)一個(gè)8線-3線編碼、譯碼顯示電路，要求將開關(guān)的編號(hào)（十進(jìn)制數(shù)0~7），顯示在顯示器上。擴(kuò)展要求：設(shè)計(jì)16線-4線編碼、譯碼顯示電路，要求將開關(guān)的編號(hào)（十進(jìn)制數(shù)0~15），顯示在顯示器上。練習(xí)3-8用譯碼器74HC138和適當(dāng)?shù)倪壿嬮T實(shí)現(xiàn)下列邏輯函數(shù)。邏輯符號(hào)練習(xí)3-8用譯碼器74HC138和適當(dāng)?shù)倪壿嬮T實(shí)現(xiàn)下列邏輯函數(shù)。3.4常用的組合邏輯電路編碼器譯碼器數(shù)據(jù)分配器數(shù)據(jù)選擇器加法器數(shù)值比較器3-8線譯碼器——輸出低電平有效邏輯符號(hào)8個(gè)輸出3個(gè)使能輸入端3.數(shù)據(jù)分配器功能：相當(dāng)于多輸出的單刀多擲開關(guān)，是將公共數(shù)據(jù)線上的數(shù)據(jù)按需要送到不同的通道上去的邏輯電路。譯碼器用作數(shù)據(jù)分配器010110Y2=D當(dāng)

ABC

=010時(shí)，（根據(jù)譯碼器的功能表）使能輸入端地址輸入端輸入輸出E3E1E2A2A1A0Y0Y1Y2Y3Y4Y5Y6Y700XXXX1111111110D000D111111110D0011D11111110D01011D1111110D011111D111110D1001111D11110D10111111D1110D110111111D110D1111111H11D74HC138譯碼器作為數(shù)據(jù)分配器時(shí)的功能表3.數(shù)據(jù)分配器數(shù)據(jù)選擇器、數(shù)據(jù)分配器與總線的連接這種信息傳輸方式在通信系統(tǒng)、計(jì)算機(jī)網(wǎng)絡(luò)以及計(jì)算機(jī)內(nèi)部各功能部件之間等都有廣泛的應(yīng)用。3.4常用的組合邏輯電路編碼器譯碼器數(shù)據(jù)分配器數(shù)據(jù)選擇器加法器數(shù)值比較器4.數(shù)據(jù)選擇器當(dāng)有多個(gè)攝像頭時(shí)，如何在監(jiān)視器上查看某個(gè)攝像頭的實(shí)時(shí)視頻呢？通常利用控制器將需要查看的那一路視頻信號(hào)切換到監(jiān)視器上。4.數(shù)據(jù)選擇器數(shù)據(jù)選擇的功能：在通道選擇信號(hào)的作用下，將多個(gè)通道的數(shù)據(jù)分時(shí)傳送到公共的數(shù)據(jù)通道上去。數(shù)據(jù)選擇器：能實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路。它的作用相當(dāng)于多個(gè)輸入的單刀多擲開關(guān)，又稱“多路開關(guān)”。MuxD0D1D2...Y2nInputsnSD2n–12選1數(shù)據(jù)選擇器2-to-1Multiplexerif(S==0)Y=D0;else

Y=D1;邏輯表達(dá)式:2-to-1MuxD0D1YSInputsOutputSd0d1Y00X0=d001X1=d01X00=d11X11=d1使能AND門D11D00YS輸出選擇輸入數(shù)據(jù)選擇器功能表4選1數(shù)據(jù)選擇器4-to-1Multiplexerif(S1S0==00)Y=D0;else

if(S1S0==01)Y=D1;else

if(S1S0==10)Y=D2;else

Y=D3;邏輯表達(dá)式:4-to-1MuxD0D1Y2S1S0D2D3InputsOutputS1S0d0d1d2d3Y000XXX0=d0001XXX1=d001X0XX0=d101X1XX1=d110XX0X0=d210XX1X1=d211XXX00=d311XXX11=d34選1數(shù)據(jù)選擇器使能AND門選擇輸入輸出S1S0Y00D001D110D211D3邏輯符號(hào)：

數(shù)據(jù)選擇器例：分析該電路的邏輯功能。邏輯表達(dá)式:邏輯符號(hào):數(shù)據(jù)選擇器的擴(kuò)展YMuxD0D1S0MuxD2D3S0MuxS1使用三個(gè)2選1選擇器組成4選1選擇器

YMuxS24-to-1MuxD0D12S1S0D2D34-to-1MuxD4D52S1S0D6D7使用兩個(gè)4選1的選擇器和一個(gè)2選1的選擇器組成8選1選擇器

8-to-1MuxY3S2S1S0D0D1D2D3D4D5D6D7更大的數(shù)據(jù)選擇器可以使用較小的數(shù)據(jù)選擇器模塊來組成An8-Input,1-BitMultiplexer（74HC151）

EN

ENS2S1S0集成數(shù)據(jù)選擇器——8選1數(shù)據(jù)選擇器74HC15174HC151邏輯符號(hào)D7YYE74HC151D6D5D4D3D2D1D0輸入輸出使能選擇YYES2S1S01

010000D00001D10010D20011D30100D40101D50110D60111D7選擇輸入端數(shù)據(jù)源使能輸入端反向輸出端同向輸出端S2S1S0集成數(shù)據(jù)選擇器——8選1數(shù)據(jù)選擇器74HC15174HC151邏輯符號(hào)D7YYE74HC151D6D5D4D3D2D1D0輸入輸出使能選擇YYES2S1S01

010000D00001D10010D20011D30100D40101D50110D60111D7當(dāng)E=1時(shí)，Y=0。當(dāng)E=0時(shí)用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)①用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)②用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)輸入輸出ABCL10000L1=C00110101L1=101111001L1=1101111011110選擇輸入輸出S1S0Y00D001D110D211D3將變量AB接入選通輸入端變量C分配在數(shù)據(jù)輸入端用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)③用2選1數(shù)據(jù)選擇器和必要的邏輯門實(shí)現(xiàn)輸入輸出ABCL10000L1=BC0010010001111001101011011111假設(shè)S接輸入A，就需要考慮L1與B、C的關(guān)系。假設(shè)S接輸入C，考察真值表A、B與L1的關(guān)系。如何用4選1數(shù)據(jù)選擇器來實(shí)現(xiàn)該函數(shù)呢？用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)③用2選1數(shù)據(jù)選擇器和必要的邏輯門實(shí)現(xiàn)假設(shè)S1S0接輸入A、B，就需要考慮L1與C的關(guān)系。如何用4選1數(shù)據(jù)選擇器來實(shí)現(xiàn)該函數(shù)呢？輸入輸出ABCL10000L1=000110101L1=C01111001101111011110練習(xí)3-11用8選1數(shù)據(jù)選擇器74HC151產(chǎn)生邏輯函數(shù)：用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)小結(jié)a、將函數(shù)變換成最小項(xiàng)表達(dá)式b、地址信號(hào)S2、S1

、S0

作為函數(shù)的輸入變量c、處理數(shù)據(jù)輸入D0~D7信號(hào)電平。邏輯表達(dá)式中有mi，則相應(yīng)Di=1，其他的數(shù)據(jù)輸入端為0。當(dāng)變量數(shù)

選通端數(shù)時(shí)，應(yīng)考慮將某些變量接入數(shù)據(jù)端。74HC151的擴(kuò)展用兩片74151擴(kuò)展為兩位8選1數(shù)據(jù)選擇器用兩片74151擴(kuò)展為16選1的數(shù)據(jù)選擇器3.4常用的組合邏輯電路編碼器譯碼器數(shù)據(jù)分配器數(shù)據(jù)選擇器加法器數(shù)值比較器BinaryAddition從右邊的最低位開始，向左邊依次相加每一對(duì)二進(jìn)制數(shù)包括加法過程產(chǎn)生的進(jìn)位位0001110100110110+(54)(29)(83)0carry01234bitposition:5671110101001110（1）半加器（HalfAdder）半加：兩個(gè)1位二進(jìn)制數(shù)相加時(shí)，不考慮低位來的進(jìn)位的加法半加器ABSC0000011010101101BABAS+=C=AB全加器（FullAdder）真值表ABCiSCo000001010011100101110111全加器全加：兩個(gè)1位二進(jìn)制數(shù)相加時(shí)，考慮低位向本位進(jìn)位的加法SCo全加器（FullAdder）真值表ABCiSCo000001010011100101110111全加：兩個(gè)1位二進(jìn)制數(shù)相加時(shí)，考慮低位向本位進(jìn)位的加法SCo0010100110010111全加器（FullAdder）

進(jìn)位輸出端進(jìn)位輸入端（2）多位數(shù)加法器——串行進(jìn)位加法器A3

A2A1

A0+B3

B2

B1

B0=?低位的進(jìn)位信號(hào)送給鄰近高位作為輸入，采用串行進(jìn)位加法器運(yùn)算速度不高。A0C0S0B0A1S1B1C1A2S2B2C2A3S3B3C3C4最長(zhǎng)延時(shí)路徑分析（criticalpath）A0C0S0B0A1S1B1C1A2S2B2C2A3S3B3C3C4

2

2

2

2

1

1假設(shè)

XOR門延時(shí)為

1

，AND-OR延時(shí)為

2

對(duì)于一個(gè)

N-bit串行進(jìn)位加法器來說,如果所有的輸入同時(shí)出現(xiàn)在輸入端:求和位（S3）的最長(zhǎng)延時(shí)

=2

1+(N–1)

2

進(jìn)位輸出（C4）

延時(shí)=

1+N

2（2）多位數(shù)加法器——超前進(jìn)位加法器提高運(yùn)算速度的基本思想：

設(shè)計(jì)進(jìn)位信號(hào)產(chǎn)生電路，在輸入每位的加數(shù)和被加數(shù)時(shí)，同時(shí)獲得該位全加的進(jìn)位信號(hào)，而無需等待最低位的進(jìn)位信號(hào)。（2）多位數(shù)加法器——超前進(jìn)位加法器假設(shè)兩個(gè)中間變量Gi和Pi：Gi=AiBi已知第i位的進(jìn)位信號(hào)（Ci

）：Ci

=Gi＋PiCi-1

則PicarrygeneratecarrypropagateC2=G1+P1C1C2=G1+P1G0+P1P0C0

C1=G0+P0C0

C3=G2+P2C2C3=G2+P2G1+P2

P1G0+P2

P1P0C0

C4=G3+P3C3C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0[Gi=AiBi由于Ci+1=Gi＋Pi

Ci進(jìn)位信號(hào)只由被加數(shù)、加數(shù)和C0決定，而與其它低位的進(jìn)位無關(guān)。提高了速度，但位數(shù)增加時(shí)，進(jìn)位電路復(fù)雜度增加。

（2）多位數(shù)加法器——超前進(jìn)位加法器Pi

74HC283邏輯框圖集成4位超前進(jìn)位加法器74HC283用兩片74LS283構(gòu)成一個(gè)8位二進(jìn)制數(shù)加法器在片內(nèi)是超前進(jìn)位，而片與片之間是串行進(jìn)位多位數(shù)加法器8421碼輸入余3碼輸出1100

用74283構(gòu)成將8421BCD碼轉(zhuǎn)換為余3碼的碼制轉(zhuǎn)換電路8421碼余3碼000000010010001101000101

+0011+0011+0011CO多位數(shù)加法器

用74LS283構(gòu)成四位減法器四位減法器3.4常用的組合邏輯電路編碼器譯碼器數(shù)據(jù)分配器數(shù)據(jù)選擇器加法器數(shù)值比較器6.數(shù)值比較器

數(shù)值比較器：對(duì)兩個(gè)二進(jìn)制數(shù)（A、B）的大小進(jìn)行比較，并給出比較結(jié)果的邏輯電路。一位數(shù)值比較器的設(shè)計(jì)輸入：兩個(gè)1位二進(jìn)制數(shù)A、B。輸出：FA>B=1，表示A大于BFA<B=1，表示A小于BFA=B=1，表示A等于B真值表10011001010101010000FA=BFA<BFA>BBA輸出輸入6.數(shù)值比較器

數(shù)值比較器：對(duì)兩個(gè)二進(jìn)制數(shù)（A、B）的大小進(jìn)行比較，并給出比較結(jié)果的邏輯電路。一位數(shù)值比較器的設(shè)