10觸發(fā)器和時序邏輯電路10.1觸發(fā)器10.2時序邏輯電路的分析10.3寄存器10.4計數(shù)器10.5D/A和A/D轉(zhuǎn)換器10.6555定時器

10.1觸發(fā)器10.1.1觸發(fā)器的概念10.1.2RS觸發(fā)器10.1.3JK觸發(fā)器10.1.4D觸發(fā)器10.1.5

T觸發(fā)器10.1.1觸發(fā)器的概念

觸發(fā)器——時序邏輯電路的基本單元，具有記憶功能。觸發(fā)器的性質(zhì)：（1）具有兩個穩(wěn)定狀態(tài)（1態(tài)和0態(tài)），在一定條件下，可保持一個狀態(tài)不變。（2）在一定外加信號作用下，可以從一種穩(wěn)態(tài)變到另一穩(wěn)態(tài)。

根據(jù)邏輯功能的不同，可將觸發(fā)器分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器等。觸發(fā)器的分類：

根據(jù)電路結(jié)構(gòu)不同，可將觸發(fā)器分為基本觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器。1.基本RS觸發(fā)器（與非門構(gòu)成）（b）邏輯符號&B&A（a）邏輯圖互為反狀態(tài)且Q端為觸發(fā)器的狀態(tài)RESET：直接置0端，低電平有效SET：直接置1端，低電平有效10.1.2RS觸發(fā)器

：觸發(fā)器的現(xiàn)態(tài)，未加信號前的狀態(tài)。1.基本RS觸發(fā)器（與非門構(gòu)成）（b）邏輯符號&B&A（a）邏輯圖00011011010101不定×（c）特性表1.基本RS觸發(fā)器（與非門構(gòu)成）&B&A（a）邏輯圖指信號同時去掉時狀態(tài)不定。那么信號同時加上時狀態(tài)為？00011011010101不定×（c）特性表1.基本RS觸發(fā)器（與非門構(gòu)成）1.基本R-S觸發(fā)器（與非門構(gòu)成）00011011010101不定×（c）特性表（d）工作波形不定狀態(tài)010101不定×（c）特性表1.基本R-S觸發(fā)器（與非門構(gòu)成）000110112.有記憶功能：電路具有兩個穩(wěn)定狀態(tài)，在無外來觸發(fā)信號作用時，電路將保持原狀態(tài)不變。4.缺點：輸出狀態(tài)直接受輸入信號的控制，使用范圍受限。

說明100置0011置111保持記憶功能

00不定應(yīng)禁止

3.有置0或置1功能:在外加觸發(fā)信號時，電路可以觸發(fā)翻轉(zhuǎn)。&GB&GASdRdQQRdSd基本RS觸發(fā)器特點歸納1.Rd、

Sd負(fù)脈沖觸發(fā)。Qn+1

時鐘脈沖CP(同步信號)——是一種控制命令（觸發(fā)信號），控制觸發(fā)器翻轉(zhuǎn)，是一串矩形脈沖。

可控（鐘控或同步）RS觸發(fā)器——通過控制門實現(xiàn)時鐘脈沖對輸入信號控制的觸發(fā)器。同步——各觸發(fā)器翻轉(zhuǎn)由同一時間控制。

基本RS觸發(fā)器缺點：輸出狀態(tài)直接受輸入信號的控制，使用范圍受限。

增加兩個控制門和一個觸發(fā)信號，讓輸入控制信號通過控制門傳送。2.同步RS觸發(fā)器(一)電路組成&GD&GCSdRdQQ&GB&GACPSR時鐘脈沖輸入信號直接復(fù)位端直接置位端基本RS觸發(fā)器輸入控制門

輸入控制門——實現(xiàn)時鐘脈沖對輸入信號的控制。時鐘脈沖——采用正脈沖（CP高電平時翻轉(zhuǎn)）。SdRdQQCP&GD&GC&GB&GASR

工作過程一般不用，不用時,兩者處于1狀態(tài)（高電平或懸空）。

加負(fù)脈沖（低電平）有效

直接復(fù)位端和直接置位端——實際應(yīng)用中，必須將觸發(fā)器設(shè)置成某一初始狀態(tài)，不經(jīng)時鐘脈沖控制，就可置0或置1。SDRDSdRdQQCP&GD&GC&GB&GASR邏輯符號QQSR

CPRdSdSCRSdRdQQCP&GD&GC&GB&GASR1.當(dāng)CP＝0時：R、S無論如何，GC、GD門輸出均為1,被封鎖，觸發(fā)器保持原狀態(tài)。R、S不起作用。2.當(dāng)CP＝1時：GC、GD被解除封鎖,R、S輸入端的信號作用到基本R-S觸發(fā)器，觸發(fā)器輸出狀態(tài)隨R、S的狀態(tài)而變化。(二)工作原理R、S經(jīng)控制門變?yōu)榉疵}沖。011SdRdQQCP&GD&GC&GB&GASRCP＝1時100①S=R=0：控制門輸出1，保持原態(tài)。②S=1、R=0：GC門輸出0，則Q=1。

111010討論SdRdQQCP&GD&GC&GB&GASRCP＝1時1100?S=0、R=1：GD門輸出0，則Q=0。

?S=1、R=1：GC、GD門輸出0，則觸發(fā)器輸出不確定。01110？討論邏輯狀態(tài)表不允許出現(xiàn)

R

S說明00

不變100輸出為0011輸出為111

?不定Qn+1QnSdRdQQCP&GD&GC&GB&GASR20[例10-1]假設(shè)Q的初始狀態(tài)為0，畫出輸出端Q的波形圖。RSCP不定CP高電平時觸發(fā)器狀態(tài)由R、S確定Q0000SR1010111不定Qn+1Qn邏輯狀態(tài)表00保持10101011可控RS觸發(fā)器主要特點歸納邏輯符號QQSR

CPRdSdSCR邏輯狀態(tài)表

R

S說明00

不變100輸出為0011輸出為111

?不定Qn+1QnRdSdQQCP&GD&GC&GB&GASR2.電平觸發(fā)方式：在CP＝1期間接收輸入信號，CP＝0時狀態(tài)保持不變。要求：在CP＝1期間觸發(fā)信號保持不變。1.電路具有兩個穩(wěn)定狀態(tài)。3.有記憶功能：在無外來觸發(fā)信號作用時，電路將保持原狀態(tài)不變。5.缺點:計數(shù)時存在空翻問題。4.有計數(shù)功能：來一個計數(shù)脈沖，電路翻轉(zhuǎn)一次，計數(shù)一次。歸納同步RS觸發(fā)器主要特點1.電路組成

一種功能完善，應(yīng)用極廣泛的電路。JCPK1RDSDQQ從觸發(fā)器CSRCRS主觸發(fā)器QQ

兩個可控RS觸發(fā)器通過一個非門(反相器)相連,分別稱主觸發(fā)器和從觸發(fā)器。

從RS觸發(fā)器的狀態(tài)就是主從觸發(fā)器的狀態(tài)。

主觸發(fā)器具有雙RS端,其中一對輸入端標(biāo)以J、K端。10.1.3JK觸發(fā)器QQJCPKRDSD1從觸發(fā)器CSRCRS主觸發(fā)器QQ

反相器作用：主觸發(fā)器和從觸發(fā)器分別得到相位相反的時鐘信號，把接收輸入信號和改變輸出狀態(tài)從時間上分開。CP

CP=1期間:

主觸發(fā)器接受輸入信號J和K,從觸發(fā)器被封鎖，狀態(tài)不變。

CP由1→0時:

主觸發(fā)器被封鎖，狀態(tài)不變，從觸發(fā)器按照主觸發(fā)器的輸出狀態(tài)轉(zhuǎn)換。1001QQJCPKRDSD1從觸發(fā)器CSRCRS主觸發(fā)器QQCP2.工作原理主、從觸發(fā)器分兩步工作：第一步：在CP為高電平時:

輸入信號J、K存入主觸發(fā)器，從觸發(fā)器狀態(tài)不變。第二步：在CP下降為低電平時:

主觸發(fā)器中保存的狀態(tài)傳送到從觸發(fā)器，使兩者狀態(tài)一致。而主觸發(fā)器狀態(tài)不變。QQJCPKRDSD1從觸發(fā)器CSRCRS主觸發(fā)器QQCP

J

K說明00不變010輸出為0101輸出為111計數(shù)翻轉(zhuǎn)Qn+1QnQn邏輯狀態(tài)表結(jié)論:當(dāng)J=K=1時,每來一個時鐘脈沖下降沿,觸發(fā)器就翻轉(zhuǎn)一次,具有計數(shù)功能UCCSdCPK3K2K1Q141312111098134572J1J2J3RDQGND6CT1072QQJCKJK

CPRdSdQQJCK&&K1

CPRdSdK2J2J1多輸入結(jié)構(gòu)J=J1·J2CT1072型外引線排列圖邏輯符號歸納主從JK觸發(fā)器特點邏輯符號

J

K說明00不變010輸出為0101輸出為111計數(shù)翻轉(zhuǎn)Qn+1QnQn邏輯狀態(tài)表QQJCKJK

CPRdSdQQJCPKRDSD1從觸發(fā)器CSRCRS主觸發(fā)器QQCP29（1）具有置數(shù)、記憶、計數(shù)功能。

（3）克服了觸發(fā)器空翻現(xiàn)象：主從觸發(fā)器把信號的接收和輸出分為兩個過程，任何時刻輸入信號都不會影響輸出的狀態(tài)。歸納主從JK觸發(fā)器特點

（2）邊沿觸發(fā)方式——在CP＝1期間接收輸入信號,在CP下降沿到來時觸發(fā)翻轉(zhuǎn)。4.具有邊沿觸發(fā)方式的JK觸發(fā)器為了增強抗干擾能力。

觸發(fā)器僅僅在時鐘CP跳轉(zhuǎn)時刻（脈沖的上升沿或下降沿到來時）才發(fā)生翻轉(zhuǎn)，而在CP=1或CP=0期間，觸發(fā)器的狀態(tài)保持不變。輸入端的任何變化都不影響觸發(fā)器的次態(tài)輸出。

常用集成邊沿觸發(fā)器有：雙JK邊沿觸發(fā)器：CT3112/4112、CT2108等。單JK邊沿觸發(fā)器：CT2101/2102（下降沿觸發(fā)）、CT1070（上升沿觸發(fā)）。1011111CP101J0K11CP下降沿處翻轉(zhuǎn)[例10-2]某型號主從JK觸發(fā)器，試畫出輸出端Q的波形圖。QQ

1.邊沿觸發(fā)方式在時鐘脈沖CP上升沿到來時接收輸入信號，同時改變輸出狀態(tài)。在CP周期的其他時間，觸發(fā)器的輸出狀態(tài)與輸入信號無關(guān)。邏輯符號QQCDD

CPRdSd上升沿觸發(fā)翻轉(zhuǎn)多為維持阻塞型D觸發(fā)器。

2.功能

在時鐘脈沖CP觸發(fā)后，輸出狀態(tài)就是輸入端D的狀態(tài)。Qn+1=D10.1.4D觸發(fā)器

時鐘脈沖到來之后Q的狀態(tài)和它來到之前D的狀態(tài)一樣CPCP上升沿處翻轉(zhuǎn)QQn+1

=

DD1010CP來前D狀態(tài)CP來后Qn+1=D工作波形圖34D觸發(fā)器特點歸納

D

Qn+10011邏輯符號邏輯狀態(tài)表QQCDD

CPRdSd2.克服了觸發(fā)器空翻現(xiàn)象。1.邊沿觸發(fā)方式——在CP上升沿到來時觸發(fā)翻轉(zhuǎn)。3.增強了抗干擾能力。1011111CP0CP下降沿處翻轉(zhuǎn)Q[例10-3]已知邏輯電路如圖（a）,分析其邏輯功能。已知輸入信號D和時鐘脈沖CP的波形如圖（b）,

試畫出輸出端Q的波形。101D(b)10.2時序邏輯電路的分析10.2.1時序邏輯電路的概述10.2.2時序邏輯電路的分析10.2.1時序邏輯電路的概述

時序邏輯電路：含有具有記憶能力的存儲器件，任何一個時刻的輸出狀態(tài)不僅取決于當(dāng)時的輸入信號，還與電路的原狀態(tài)有關(guān)。10.2.2時序邏輯電路的分析步驟：（1）由邏輯圖寫出方程式（時鐘方程、輸出方程、驅(qū)動方程、狀態(tài)方程）。（2）列寫狀態(tài)轉(zhuǎn)換真值表。（3）說明邏輯功能。（4）畫出狀態(tài)轉(zhuǎn)換圖和時序圖。1.同步時序電路分析舉例例10.4分析所示電路的邏輯功能。[解](1)三個同步觸發(fā)的下降延JK觸發(fā)器：CP統(tǒng)一控制FF0的CP、FF1的CP與FF2的CP，三觸發(fā)器一同翻轉(zhuǎn)。例10.4分析所示電路的邏輯功能。[解](3)狀態(tài)方程(4)輸出方程(5)狀態(tài)表000 0 0 1 0C001 0 1 0 0010 0 1 1 0011 1 0 0 0100 1 0 1 0101 0 0 0 1110 1 1 1 0111 0 0 0 1(6)狀態(tài)圖(7)時序圖2.異步時序電路分析舉例(2)驅(qū)動方程例10.5圖示為74LS290主體電路，試分析這部分電路的邏輯功能。(1)三個異步觸發(fā)的下降延JK觸發(fā)器：CPB控制FF0的CP，Q1控制FF1的CP，Q2控制FF2的CP。FF1FF2FF3[解](3)狀態(tài)方程(4)狀態(tài)表13一月2026退出(5)狀態(tài)圖(6)時序圖（工作波形）10.3寄存器10.3.1數(shù)碼寄存器10.3.2移位寄存器10.3.1數(shù)碼寄存器74LS175的邏輯圖11表10.2.174HS175功能表輸入輸出13一月2026用D觸發(fā)器構(gòu)成的移位寄存器串行輸入移位脈沖并行輸出串行輸出10.3.2移位寄存器10.4計數(shù)器10.4.1同步二進(jìn)制加法計數(shù)器10.4.2異步二進(jìn)制加法計數(shù)器

計數(shù)器概述：計數(shù)器是一種具有計數(shù)功能的時序邏輯部件，非常重要的數(shù)字電路部件。計數(shù)器的主要組成部分是具有記憶功能的雙穩(wěn)態(tài)觸發(fā)器。計數(shù)器的分類按計數(shù)步長分:二進(jìn)制、十進(jìn)制和任意進(jìn)制;按計數(shù)增減趨勢分:加計數(shù)器、減計數(shù)器和可逆計數(shù)器;按觸發(fā)器的CP脈沖分:同步計數(shù)器和異步計數(shù)器;按內(nèi)部器件分:TTL和CMOS計數(shù)器。Q3Q2Q1Q0計數(shù)脈沖JKQF0JKQF1JKQF2JKQF3CPRD

特點：各個觸發(fā)器的時鐘脈沖為同一個計數(shù)輸入脈沖，它們狀態(tài)的更新是同時的。清零J端之間和K端之間是與邏輯關(guān)系

對每一個觸發(fā)器而言，只有幾個J端全為1時，J端是1，否則是0。多個J端和K端10.4.1同步二進(jìn)制加法計數(shù)器

（1）F0：每來一個計數(shù)脈沖就翻轉(zhuǎn)一次。故J0=K0=1。

（2）F1：在Q0=1時再來一個脈沖才翻轉(zhuǎn)一次，故J1=K1=Q0。

（3）F2：在Q1=Q0=1時再來一個脈沖才翻轉(zhuǎn)一次，故J2=K2=Q1Q0。

（4）F3：在Q2＝Q1=Q0=1時再來一個脈沖才翻轉(zhuǎn)一次，故J3=K3=Q2Q1Q0。1.工作原理

當(dāng)J＝K＝1時，計數(shù)脈沖使觸發(fā)器翻轉(zhuǎn)。

當(dāng)J＝K＝0時，計數(shù)脈沖來到觸發(fā)器CP端后觸發(fā)器狀態(tài)不變。

計數(shù)脈沖數(shù)

二進(jìn)制十進(jìn)制

Q3

Q2

Q1

Q0000000100011200102300113401004501015601106701117810008

9

1

0

0

1910

10

1010111011111211001213110113141110141511111516000004位二進(jìn)制加法計數(shù)器最高位恢復(fù)原始狀態(tài)0000

計數(shù)器溢出——在4位二進(jìn)制計數(shù)器中，當(dāng)輸入第16個計數(shù)脈沖時，計數(shù)器返回原始狀態(tài)0000，若有第5位觸發(fā)器，應(yīng)為10000（二進(jìn)制16），但現(xiàn)只有4位觸發(fā)器，10000記錄不下來，稱計數(shù)器溢出。4位二進(jìn)制加法計數(shù)器,能記最大十進(jìn)制數(shù)15：42-1=151個4位二進(jìn)制加法計數(shù)器也是個1位十六進(jìn)制加法計數(shù)器,“逢十六進(jìn)一”。10.4.2異步二進(jìn)制加法計數(shù)器1.電路組成RDQ3Q2Q1Q0計數(shù)脈沖CPJKQCF3JKQCF2JKQCF1JKQCF0清零4個主從型J－K觸發(fā)器J、K端懸空，相當(dāng)于1C端與相鄰低位觸發(fā)器的Q端相連

最低位觸發(fā)器每來一個計數(shù)脈沖就翻轉(zhuǎn)一次，高位觸發(fā)器只有當(dāng)相鄰的低位觸發(fā)器從1變0,而向其輸出進(jìn)位脈沖時才翻轉(zhuǎn)。

異步計數(shù)器：計數(shù)脈沖CP

不是同時加到各位觸發(fā)器。各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后,后級觸發(fā)器才能翻轉(zhuǎn)。同步計數(shù)器：計數(shù)脈沖CP同時接到各個觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。優(yōu)點:電路較簡單。缺點：各觸發(fā)器逐級翻轉(zhuǎn)，工作速度較慢。優(yōu)點：各觸發(fā)器同步翻轉(zhuǎn)，工作速度快。缺點：電路較復(fù)雜。2.異步和同步計數(shù)器的區(qū)別RDQ3Q2Q1Q0計數(shù)脈沖CPJKQCF3JKQCF2JKQCF1JKQCF0清零3.工作過程①清零:RD為負(fù)脈沖，Q=0。②第一個CP后沿來時:F0翻轉(zhuǎn),Q=1,F1~F2狀態(tài)不變。③第二個CP后沿來時:F0、F1翻轉(zhuǎn),F2狀態(tài)不變。④Q0每來一個CP后沿，改變一次。而Q1、Q2看前一位的后沿而定。下降沿觸發(fā)翻轉(zhuǎn)000011059第三節(jié)、計數(shù)器第三節(jié)計數(shù)器

工作波形圖2分頻4分頻8分頻

每個觸發(fā)器翻轉(zhuǎn)的時間與計數(shù)脈沖不同步C12345678分頻概念:CP:f=

f0Q0:f=1/2f0二分頻Q0Q1Q2Q3Q1:f=1/4f0四分頻10.5D/A和A/D轉(zhuǎn)換器10.5.1D/A轉(zhuǎn)換器10.5.2A/D轉(zhuǎn)換器

模/數(shù)轉(zhuǎn)換器：能將模擬量轉(zhuǎn)換為數(shù)字量的電路，簡稱A/D轉(zhuǎn)換器或ADC。

數(shù)/模轉(zhuǎn)換器：能將數(shù)字量轉(zhuǎn)換為模擬量的電路，簡稱D/A轉(zhuǎn)換器或DAC。

Digital-AnalogConverter

Analog-DigitalConverter轉(zhuǎn)換的概念模/數(shù)轉(zhuǎn)換：將模擬量轉(zhuǎn)換為數(shù)字量的過程。數(shù)/模轉(zhuǎn)換：將數(shù)字量轉(zhuǎn)換為模擬量的過程。

將輸入的每一位二進(jìn)制代碼按其“權(quán)”的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后將各位的模擬量相加，即可得到與該數(shù)字量成正比的總模擬量，實現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。(一)數(shù)/模變換的基本思想數(shù)/模變換器框圖d0d1dn-2dn-1…DACuO或iOn

位二進(jìn)制數(shù)輸入輸出模擬量10.5.1D/A轉(zhuǎn)換器每位二進(jìn)制代碼

模擬量權(quán)四位二進(jìn)制代碼16位最低位二進(jìn)制代碼0000→模擬量0V最高位二進(jìn)制代碼1111→

模擬量+UR輸出模擬電壓為：輸入數(shù)字量為：例(1001)2＝1×23＋0×22＋0×21＋1×20=(9)10(二)T形電阻網(wǎng)絡(luò)數(shù)/模變換器1.組成：對4位二進(jìn)制數(shù)字量進(jìn)行數(shù)模轉(zhuǎn)換。電子模擬開關(guān)基準(zhǔn)電壓源T形電阻網(wǎng)絡(luò)4位二進(jìn)制數(shù)

I2R2R2R2R2RRRRS0S1S2S300001111Q3 Q2 Q1Q0數(shù)碼寄存器

D3

D2

D1

D0DCBAI3I2I1I0URUO∞+_+RF運算放大器

電子開關(guān)：S3、S2、S1、S0是各位的電子模擬開關(guān)。

T形電阻網(wǎng)絡(luò)：由R、2R共8個電阻構(gòu)成，n位數(shù)-模變換器由2n個電阻構(gòu)成。它的輸出端接到運算放大器的反相輸入端。運算放大器：與T形電阻網(wǎng)絡(luò)一起構(gòu)成反相輸入加法運算電路，輸出模擬電壓UO。

基準(zhǔn)電壓源：由UR提供，稱為基準(zhǔn)電壓。

D3D2D1D0是輸入數(shù)字量:是存放在數(shù)碼寄存器中的4位二進(jìn)制數(shù)。輸入數(shù)碼狀態(tài)分別控制相應(yīng)各位開關(guān)。電子模擬開關(guān)T形電阻網(wǎng)絡(luò)4位二進(jìn)制數(shù)

各位開關(guān)分別受相應(yīng)輸入數(shù)碼狀態(tài)的控制

0101

I2R2R2R2R2RRRRS0S1S2S300001111Q3 Q2 Q1Q0數(shù)碼寄存器

D3

D2

D1

D0DCBAI3I0URUO∞+_+RFQ=0時開關(guān)接0(地)Q=1時開關(guān)接UR2.工作原理電阻網(wǎng)絡(luò)的主要特點：不論數(shù)字量Dk為1或0，每節(jié)電路的輸入電阻都為R，所以D、C、B、A各節(jié)點的電位逐節(jié)減半，每節(jié)2R支路中的電流也逐位減半。每經(jīng)過一級節(jié)點，支路的電流衰減I/2。當(dāng)Dk

為1時，此電流引入運算放大器的反向輸入端；

當(dāng)Dk為0時，此電流直接入地，對運放輸出電壓UO無影響。68第四節(jié)數(shù)/模和模/數(shù)轉(zhuǎn)換器電子模擬開關(guān)基準(zhǔn)電壓源T形電阻網(wǎng)絡(luò)

I2R2R2R2R2RRRRS0S1S2S300001111DCBAI3I2I1I0URUO∞+_+RFURUR/2UR/4UR/8每節(jié)電路的輸入電阻都為R電路中D、C、B、A各節(jié)點的電位逐節(jié)減半Q3 Q2 Q1Q0數(shù)碼寄存器

D3

D2

D1

D0RRRR

每經(jīng)過一級節(jié)點，支路的電流衰減IR/2。電阻網(wǎng)絡(luò)流出總電流為：運放輸出模擬電壓可表示為：模擬輸出量：由此推廣到一般情況，若有n位二進(jìn)制Dn-1Dn-2Dn-3…D2D1D0,其相應(yīng)的十進(jìn)制數(shù)是N＝2n-1·Dn-1+2n-2·Dn-2+…21·D1+20·D04位二進(jìn)制按“權(quán)”的展開式相應(yīng)的十進(jìn)制數(shù)根據(jù)反相比例加法運算電路輸出電壓與各輸入電壓的關(guān)系式?；颍篕如果將其輸入到n位數(shù)/模變換器中，相應(yīng)的輸出模擬電壓為：可見，輸入的數(shù)字量被轉(zhuǎn)換成模擬量，模擬電壓與輸入二進(jìn)制的大小成正比。實現(xiàn)了從數(shù)字量到模擬電壓的轉(zhuǎn)換。已制成了各種數(shù)/模集成電路芯片供選用。按輸入的二進(jìn)制數(shù)的位數(shù)分有8位、10位、12位、16位等。例如:對4位數(shù)-模變換器,當(dāng)D3D2D1D0=1001時,（三）DAC0832數(shù)-模變換器D7DDQQ

輸入寄存器DDQQ

數(shù)據(jù)寄存器

D/A轉(zhuǎn)換器&&&DAC0832137D019ILECS12WR1WR21817XFER10VCCAGND3121198DGND一種帶有雙緩沖的、分辨率為8位的數(shù)/模變換器,功耗200mW。8位數(shù)/模變換器兩個8位寄存器1.兩種工作方式（1）單極緩沖：輸入寄存器處于受控狀態(tài)，數(shù)據(jù)寄存器處于直通狀態(tài)，輸入的數(shù)據(jù)先送到輸入寄存器，并立即送入數(shù)-模變換器完成數(shù)模轉(zhuǎn)換。一般用于一路的數(shù)模變換器。

（2）雙級緩沖：兩級寄存器均處于受控狀態(tài)，數(shù)字量的輸入鎖存和數(shù)模轉(zhuǎn)換分兩步完成，一般用于多路數(shù)模的同步轉(zhuǎn)換。因此，DAC0832可同時保存兩組數(shù)據(jù)，一組是即將轉(zhuǎn)換的數(shù)據(jù)，在數(shù)模轉(zhuǎn)換器中，另一組是下一組數(shù)據(jù)，在輸入寄存器中。2.管腳功能簡介D11CS234567VREF8911101213141516VCCILEWR2XFERD4D5D6D717182019DGNDRfIout1Iout2DAC0832D2D3D0AGNDWR1DAC0832的管腳引線圖Iout1、Iout2:電流輸出端D7～D0：數(shù)據(jù)輸入端Rf：反饋電阻VREF：參考電壓輸入VCC：電源電壓AGND：模擬地DGND：數(shù)字地CS：片選信號ILE：輸入寄存器選通信號WR1：寫信號1XFER：傳輸控制信號WR2：寫信號23.應(yīng)用電路配接單片微型計算機8031的單緩沖方式接口電路D7ILEVCCVREFD0WR1WR2CSXFERDAC0832Iout1Iout2DGNDAGNDRf＋5VuOP07P00WRP278031∞+_+A地址選擇線寫信號端接高電平

當(dāng)?shù)刂肪€選通后，只要發(fā)出WR信號（WR＝0），就能一步完成數(shù)字量的輸入鎖存和數(shù)模轉(zhuǎn)換模/數(shù)變換器框圖ADCd0d1dn-2dn-1…ui輸出n

位二進(jìn)制數(shù)模擬輸入信號將模擬量轉(zhuǎn)換為數(shù)字量。10.5.2A/D轉(zhuǎn)換器以逐次逼近型模/數(shù)變換器為例。其轉(zhuǎn)換過程類似天平稱物體重量的過程。若有四個分別重為8、4、2、1g的砝碼。稱重13g的物體，可采用下表步驟稱量：砝碼重第一次第二次第三次第四次加4g加2g加1g8g砝碼總重<待測重量，故保留砝碼總重仍<待測重量，故保留砝碼總重>待測重量，故撤除砝碼總重＝待測重量，故保留暫時結(jié)果8g12g12g13g

比較判別

類型:逐次逼近型雙積分型稱量過程遵循的規(guī)則：（1）按砝碼重量逐次減半的順序加入砝碼；（2）砝碼是否保留，取決于加入新砝碼后總重量是否超過待測物體；（3）到最輕的砝碼試過后，天平上所有砝碼重量總和就是待測物重量。

逐次逼近型模/數(shù)變換器的工作原理與上述過程十分相似。（二）基本原理順序脈沖發(fā)生器逐次逼近寄存器電壓比較器DAC輸出數(shù)字量輸入電壓UIUO

1.順序脈沖發(fā)生器輸出的順序脈沖先將寄存器的最高位置1，使輸出數(shù)字為100…0。經(jīng)數(shù)/模變換器轉(zhuǎn)換為相應(yīng)的模擬電壓UO送入比較器與待轉(zhuǎn)換的輸入電壓UI進(jìn)行比較。

若UO＜UI，說明數(shù)字量還不夠大，應(yīng)將這一位的1保留。若UO＞UI，說明數(shù)字過大，將最高位的1除去。

順序脈沖發(fā)生器逐次逼近寄存器電壓比較器DAC輸出數(shù)字量輸入電壓UIUO

這樣逐次比較下去，一直到最低位比較完為止。2.然后，再按同樣的方式將次高位置成1，并且經(jīng)過比較以后確定這個1是否應(yīng)該保留。

待轉(zhuǎn)換的模擬電壓UI好比重物，從大到小的一套二進(jìn)制參考電壓UO好比砝碼，兩者不斷比較，最后，參考電壓UO逐次逼近并取替模擬電壓UI

。寄存器的存數(shù)就是輸入電壓UI轉(zhuǎn)換成的輸出數(shù)字量。（三）單片集成模/數(shù)變換器ADC0809IN41IN52IN63IN74START5EOC6D47OE8910CLKDAC080911121314GNDD6REF(+)VCC192021222324IN2IN1IN0ADDAADDBADDCALED02526282718171516D5D7D3D2D1REF(-)IN3IN0～I(xiàn)N7：8個模擬量輸入通道ADDC、ADDB、ADDA:通道號選擇端口D7～D0：數(shù)字量輸出端START：啟動數(shù)/模轉(zhuǎn)換EOC：轉(zhuǎn)換結(jié)束信號OE：輸出允許控制端CLK：實時時鐘VCC：電源電壓REF(＋)、REF(－)：外接參考電壓接口GND：接地端ALE：地址鎖存信號ADC0809逐次逼近型模/數(shù)變換器（四）ADC0809的典型應(yīng)用ADDCCLKIN0ADDBADDASTARTALEOEADC0809D0EOCWRCPREF(＋)≥1≥1模擬信號輸入REF(－)D7D7D0去中斷數(shù)字量輸出＋5VCSRDADC0809的典型應(yīng)用連線圖其中地址輸入CBA＝000，是選中通道IN0為輸入通道（C、B、A端可由計算機控制，以選擇不同的模擬量輸入通道）。由計算機發(fā)出的片選信號CS可使本片模/數(shù)轉(zhuǎn)換器被選中。寫控制信號WR控制模/數(shù)轉(zhuǎn)換開始，讀控制信號RD允許輸出數(shù)字量。

EOC信號可作為模/數(shù)轉(zhuǎn)換器的狀態(tài)查詢信號，也可作向計算機申請中斷處理的信號。

讀控制信號RD允許輸出數(shù)字量。10.6555定時器10.6.1555定時器10.6.2555定時器的應(yīng)用10.6.1555定時器555集成定時器，是一種模擬和數(shù)字電路相結(jié)合的集成電路。應(yīng)用555電路可以構(gòu)成極簡約的多諧振蕩器、施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器，其工作電壓范圍寬，輸出具有一定的負(fù)載能力，因而應(yīng)用廣泛。以下是其結(jié)構(gòu)圖。555定時器分為：三個5K電阻分壓器A1A2組成的電壓比較器基本RS觸發(fā)器（1有效）放電管VT倒相緩沖輸出門G共五個部分，右圖為引腳圖。2/3UCC1/3UCC其5腳無效時，由于集成運放的“虛斷”特性，A1輸入端以2/3UCC為參考電壓，A2以1/3UCC為參考電壓。電壓比較器輸入端uI1>2/3UCC時，A1輸出（接入R端）為0，否則為1；uI2>1/3UCC時，A2輸出（接入S端）為1，否則為0。1有效的基本RS觸發(fā)器，當(dāng)R=S=0時Q保持原態(tài)，R=1、S=0時清零，R=0、S=1時置1，R=S=1時輸出狀態(tài)不定。G將觸發(fā)器的反相輸出倒相并加強輸出電流。放電管VT當(dāng)uO輸出為1時截止，為0時導(dǎo)通放電端7腳和接地端1腳。

工作原理uI1uI2RSuoVT0××××10導(dǎo)通10101截止1010導(dǎo)通00保