觸發(fā)器：數(shù)字世界的記憶單元Flip-flop:MemoryUnitsoftheDigitalWorld觸發(fā)器：數(shù)字世界的記憶單元Flip-flop:MemoryUnitsoftheDigitalWorld觸發(fā)器：數(shù)字世界的記憶單元Flip-flop:MemoryUnitsoftheDigitalWorldTeacher:JiaLisi授課教師：賈麗斯組合邏輯電路

Combinationallogiccircuit

輸出決于輸入信號

Theoutputdependsontheinputsignal.

觸發(fā)器Flip-flop時序邏輯電路的基本單元

Basicunitofsequentiallogiccircuit

觸發(fā)器：數(shù)字世界的記憶單元Flip-flop:MemoryUnitsoftheDigitalWorld觸發(fā)器Flip-flop存儲單元Storageunit計數(shù)器Counter觸發(fā)器：數(shù)字世界的記憶單元Flip-flop:MemoryUnitsoftheDigitalWorld教學目標Teachingobjective理解觸發(fā)器概念、特點、分類；Understandtheconcept,characteristics,andclassificationofflip-flops;分析簡單時序電路、依需求選觸發(fā)器設計電路。Analyzesimplesequentialcircuitsanddesigncircuitsbyselectingflip-flopsaccordingtorequirements.培養(yǎng)嚴謹態(tài)度，注重設計細節(jié)。Cultivatearigorousattitudeandpayattentiontodesigndetails.掌握RS/D/JK觸發(fā)器的邏輯功能、真值表、特性方程、狀態(tài)轉換圖。masterthelogicfunctions,truthtables,characteristicequations,andstatetransitiondiagramsofRS/D/JKflip-flops.Part01日常生活應用Dailylifeapplications日常生活應用Dailylifeapplications交通信號燈控制系統(tǒng)Trafficsignallightcontrolsystem數(shù)字時鐘電路Digitalclockcircuit用觸發(fā)器記憶/控制燈的狀態(tài)，觸發(fā)信號（特定時間間隔）到來時切換紅黃綠。Useaflip-floptoremember/controlthestateofthelight,andswitchbetweenred,yellow,andgreenwhenthetriggersignal(ataspecifictimeinterval)arrives.在時鐘脈沖作用下，實現(xiàn)時間存儲與顯示更新。Theclockpulseenablestimestorageanddisplayupdates.Part02觸發(fā)器的基本特點和作用

Basiccharacteristicsandfunctionsofflip-flops

別稱：雙穩(wěn)態(tài)觸發(fā)器Alternativename:Bistableflip-flop兩大核心特性：Twocorecharacteristics:雙穩(wěn)態(tài)：穩(wěn)定的“0”“1”兩種狀態(tài)Bistablestate:twostablestates,"0"and"1".記憶性：輸入驅動狀態(tài)翻轉，輸入消失后新狀態(tài)長期保持（可存二進制信息）Memory:inputdrivesstatetransition,andthenewstateisretainedlong-termaftertheinputdisappears(binaryinformationcanbestored).觸發(fā)器的基本特點和作用Basiccharacteristicsandfunctionsofflip-flops與門電路區(qū)別：輸出不僅看當前輸入，還關聯(lián)原狀態(tài)；是時序邏輯電路的關鍵組件。Thedifferencebetweengatecircuits:theoutputdependsnotonlyonthecurrentinputbutalsoonthepreviousstate;theyarekeycomponentsofsequentiallogiccircuits.觸發(fā)器的類型Typesofflip-flops基本RS觸發(fā)器BasicRSflip-flop同步RS觸發(fā)器SynchronousRSflip-flop同步D觸發(fā)器SynchronousDflip-flop邊沿D觸發(fā)器EdgeDflip-flop邊沿JK觸發(fā)器EdgeJKflip-flop脈沖觸發(fā)器Pulseflip-flop觸發(fā)器：數(shù)字世界的記憶單元Flip-flop:MemoryUnitsoftheDigitalWorldPart03觸發(fā)器的類型Typesofflip-flops觸發(fā)器的類型Typesofflip-flops互補輸出端正常工作時，它們的輸出狀態(tài)相反。Whenthecomplementaryoutputterminalsareworkingnormally,theiroutputstatesareopposite.置1端，也稱置位端，S即SetState1terminal,alsocalledsetterminal.SstandsforSet置0端，也稱復位端，R即ResetState0terminal,alsocalledresetterminal.RstandsforReset基本RS觸發(fā)器BasicRSflip-flop由兩個與非門或或非門交叉耦合構成（以與非門型為例）?。ItconsistsoftwoNANDgatesorNORgatescross-coupled(takingtheNANDgatetypeasanexample).Q=1，Q=0時，稱為觸發(fā)器的1狀態(tài)，記為Q=1;

WhenQ=1andQ=0,itiscalledthe1stateoftheflip-flop,denotedasQ=1;Q=0,Q=1時，稱為觸發(fā)器的0狀態(tài)，記為Q=0。

WhenQ=0andQ=1,itiscalledthe0stateoftheflip-flop,denotedasQ=0.觸發(fā)器的類型Typesofflip-flops互補輸出端正常工作時，它們的輸出狀態(tài)相反。Whenthecomplementaryoutputterminalsareworkingnormally,theiroutputstatesareopposite.置1端，也稱置位端，S即SetState1terminal,alsocalledsetterminal.SstandsforSet置0端，也稱復位端，R即ResetState0terminal,alsocalledresetterminal.RstandsforReset基本RS觸發(fā)器BasicRSflip-flop由兩個與非門或或非門交叉耦合構成（以與非門型為例）?。ItconsistsoftwoNANDgatesorNORgatescross-coupled(takingtheNANDgatetypeasanexample).抗干擾弱；狀態(tài)變化不受時鐘控制。Weakanti-interference;statechangesarenotcontrolledbytheclock.特點Features觸發(fā)器的類型Typesofflip-flopsWhenCP=1:同步RS觸發(fā)器SynchronousRSflip-flop基本RS觸發(fā)器+時鐘脈沖（CP）端。BasicRSflip-flop+clockpulse(CP)terminal.觸發(fā)器的類型Typesofflip-flops同步RS觸發(fā)器SynchronousRSflip-flop基本RS觸發(fā)器+時鐘脈沖（CP）端。BasicRSflip-flop+clockpulse(CP)terminal.核心控制端：CP、R、S

Corecontrolterminals:CP,R,S邏輯功能/關鍵特性：Logicalfunctions/keyfeatures:CP=1→按S/R改變狀態(tài)CP=1→ChangethestatusaccordingtoS/RCP=0→保持狀態(tài)CP=0→Maintainstate局限性/注意事項：仍需遵守SR=0約束。

Limitations/precautions:TheconstraintSR=0stillapplies.觸發(fā)器的類型Typesofflip-flops同步D觸發(fā)器SynchronousDflip-flop在同步RS觸發(fā)器基礎上改進而來，只有一個數(shù)據輸入端（D）。AnimprovementonthesynchronousRSflip-flop,ithasonlyonedatainputterminal(D).核心控制端：CP、數(shù)據端（D）Corecontrolterminals:CP,Dataterminal(D)邏輯功能/關鍵特性：Logicalfunctions/keyfeatures:當CP=1時，輸出次態(tài)Qn+1=D。CP=1→Qn+1=Dinnextstate局限性/注意事項：解決輸入約束，但CP=1期間D變化會“空翻”，可靠性低。

Limitations/precautions:Itsolvesinputconstraints,butchangesinDduringCP=1will"flip",resultinginlowreliability.觸發(fā)器的類型Typesofflip-flops邊沿D觸發(fā)器EdgeDflip-flop僅在時鐘脈沖CP的上升沿（或下降沿）時刻接收輸入信號。receivesinputsignalsonlyatthepositive(ornegative)edgeoftheclockpulseCP.核心控制端：CP（上升沿/下降沿）、DCorecontrolterminals:CP(positiveedge/negativeedge),D邏輯功能/關鍵特性：Logicalfunctions/keyfeatures:僅CP觸發(fā)沿時刻接收D信號TheDsignalisreceivedonlyattheCPtriggeredge.其他時段D變化不影響輸出。ChangesinDatothertimesdonotaffecttheoutput.局限性/注意事項：無“空翻”，抗干擾強，應用廣。Limitations/precautions:No"flipping",stronganti-interference,andwideapplication.觸發(fā)器的類型Typesofflip-flops邊沿JK觸發(fā)器：EdgeJKflip-flop僅在時鐘脈沖CP的上升沿（或下降沿）時刻接收輸入信號。EdgeDflip-flop:receivesinputsignalsonlyatthepositive(ornegative)edgeoftheclockpulseCP.核心控制端：CP（觸發(fā)沿）、J、KCorecontrolterminals:CP(triggerededge),J,K下降沿JK觸發(fā)器工作波形

JKflip-flopoperatingwaveforminnegativeedge下降沿JK觸發(fā)器的邏輯符號

ThelogicsymbolofJKflip-flopinnegativeedge邏輯功能/關鍵特性：Logicalfunctions/keyfeatures:J=0,K=0→保持J=0,K=0→MaintainstateJ=0,K=1→置0J=0,K=1→Resetto0J=1,K=0→置1J=1,K=0→Setto0J=1,K=1→觸發(fā)沿翻轉J=1,K=1→Triggeredgeflip局限性/注意事項：功能全、速度高、抗干擾強，實用。Limitations/precautions:Full-featured,high-speed,stronganti-interference,practical.觸發(fā)器的類型Typesofflip-flops脈沖觸發(fā)器（主從SR為例）master-slaveSRflip-flopasanexample)僅在時鐘脈沖CP的上升沿（或下降沿）時刻接收輸入信號。Itonlyreceivestheinputsignalatthepositive(ornegative)edgeoftheclockpulseCP.主觸發(fā)器

Masterflip-flop從觸發(fā)器

Slaveflip-flop核心控制端：CLKCorecontrolterminal:CLK邏輯功能/關鍵特性：Logicalfunctions/keyfeatures:CLK=1時主觸發(fā)器翻轉，下降沿從觸發(fā)器翻轉；WhenCLK=1,themasterflip-floptoggles;onthenegativeedge,theslaveflip-floptoggles.周期內輸出僅變1次。Theoutputchangesonlyoncewithinthecycle.局限性/注意事項：需關注信號穩(wěn)定性。Limitations/Precautions:Signalstabilityneedstobemonitored.觸發(fā)器的類型Typesofflip-flops脈沖觸發(fā)器（主從SR為例）master-slaveSRflip-flopasanexample)僅在時鐘脈沖CP的上升沿（或下降沿）時刻接收輸入信號。Itonlyreceivestheinputsignalatthepositive(ornegative)edgeoftheclockpulseCP.主觸發(fā)器

Masterflip-flop從觸發(fā)器

Slaveflip-flop核心控制端：CLKCorecontrolterminal:CLK邏輯功能/關鍵特性：Logicalfunctions/keyfeatures:CLK=1時主觸發(fā)器翻轉，下降沿從觸發(fā)器翻轉；WhenCLK=1,themasterflip-floptoggles;onthenegativeedge,theslaveflip-floptoggles.周期內輸出僅變1次。Theoutputchangesonlyoncewithinthecycle.局限性/注意事項：需關注信號穩(wěn)定性。Limitations/Precautions:Signalstabilityneedstobemonitored.Part04實踐案例：4位數(shù)字搶答器設計

PracticalCaseStudy:Designofa4-DigitNumberBuzzer實踐案例：4位數(shù)字搶答器設計PracticalCaseStudy:Designofa4-DigitNumberBuzzer核心組件Corecomponent邊沿D觸發(fā)器EdgeDflip-flop實踐案例：4位數(shù)字搶答器設計PracticalCaseStudy:Designofa4-DigitNumberBuzzer實現(xiàn)邏輯：

Implementationlogic:4個上升沿D觸發(fā)器的D端接選手按鈕（未按=0，按下=1），CLK端接公共時鐘

TheDterminalsofthefourpositiveedgeDflip-flopsareconnectedtotheplayerbuttons(notpressed=0,pressed=1),andtheCLKterminalisconnectedtothecommonclock.主持人啟動時鐘后，率先按按鈕的選手觸發(fā)對應觸發(fā)器：CP上升沿存D端高電平，點亮指示燈

Afterthehoststartstheclock,thefirstcontestanttopressthebuttontriggersthecorrespondingflip-flop:thepositiveedgeofCPstoresahighlevelattheDterminal,illuminatingtheindicatorlight.用兩個電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器Anedgeflip-flopcomposedoftwolevel-triggeredDflip-flops.實踐案例：4位數(shù)字搶答器設計PracticalCaseStudy:Designofa4-DigitNumberBuzzer實現(xiàn)邏輯：

Implementationlogic:主持人啟動時鐘后，率先按按鈕的選手觸發(fā)對應觸發(fā)器：CP上升沿存D端高電平，點亮指示燈

Afterthehoststartstheclock,thefirstcontestanttopressthebuttontriggersthecorrespondingflip-flop:thepositiveedgeofCPstoresahighlevelattheDterminal,illuminatingtheindicatorlight.用兩個電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器Anedgeflip-flopcomposedoftwolevel-triggeredDflip-flops.該觸發(fā)器輸出低電平至其他3個觸發(fā)器的時鐘使能端，封鎖時鐘，禁止后續(xù)搶答

Thelow-leveloutputofthisflip-flopenablestheclockoftheotherthreeflip-flops,blockingtheclockandpreventingsubsequentresponses.實踐案例：4位數(shù)字搶答器設計PracticalCaseStudy:Designofa4-DigitNumberBuzzer觸發(fā)器的邊沿觸發(fā)特性+邏輯互聯(lián)，實現(xiàn)信號鎖定與互斥。

Theedge-triggeredcharacteristicoftheflip-flop,combinedwithlogicinterconnection,enablessignallockingandmutualexclusion.關鍵作用

KeyfunctionPart05重點內容梳理KeyContentSummaryD觸發(fā)器

Dflip-flop教學重點梳理

Keypointsofteaching觸發(fā)器的邏輯功能

Thelogicalfunctionofaflip-flop掌握置位（1）、復位（0）、保持功能，牢記SR=0約束。

Masterthefunctionsofset(1),reset(0),holdfunctions,andremembertheSR=0constraint.RS觸發(fā)器

RSflip-flop掌握數(shù)據跟隨特性（Qn+1=D）。

Understandthedatafollowercharacteristic(Qn+1=D).掌握保持、置0、置1、翻轉（計數(shù)）功能。

Masterthefunctionsofholdfunctions,reset,set,andflip(count).JK觸發(fā)器

JKflip-flop教學重點梳理

Keypointsofteaching特性方程與狀態(tài)轉換圖

flopCharacteristicequationsandstatetransitiondiagrams描述次態(tài)（Qn+1）與現(xiàn)態(tài)（Qn）、輸入的邏輯關系。Describethelogicalrelationshipbetweenthenextstate(Qn+1),thecurrentstate(Qn),andtheinput.特性方程

Characteristicequation

直觀展示輸入條件下的狀態(tài)轉換路徑。Itvisuallydemonstratesthestatetransitionpathunderinputconditions.狀態(tài)轉換圖

Statetransitiondiagram

是分析觸發(fā)器工作、設計時序電路的基礎。Itisthefoundationforanalyzingtheoperationofflip-flopsanddesigningsequentialcircuits.核心作用

Corerole

教學重點梳理

Keypointsofteaching觸發(fā)方式

Triggeringmethods

重點：邊沿觸發(fā)無“空翻”、抗干擾強，需明晰其在CP邊沿對輸入的響應機制

Keypoints:Edge-triggeredinputwithno"flip"andstronganti-interferencecapabilities;itsresponsemechanismtoinputattheCPedgeneedstobeclearlyunderstood.理解：電平、邊沿、脈沖觸發(fā)的特點。

Understandthecharacteristicsoflevel-triggered,edge-triggered,andpulse-triggeredflip-flops.

Part06未來職業(yè)崗位的應用

ApplicationofFutureProfessionalPositions

未來職業(yè)崗位的應用ApplicationofFutureProfessionalPositions電子工程師ElectronicsEngineer硬件測試工程師Hardwaretestengineer微處理器控制電路中選觸發(fā)器，實現(xiàn)指令存儲與狀態(tài)控制。Inthemicroprocessorcontrolcircuit,flip-flopsareselectedtorealizeinstructionstorageandstatecontrol.數(shù)字電路板/存儲芯片測試中，分析信號驗證功能，制定測試方案。Indigitalcircuitboard/memorychiptesting,analyzesignalstoverifyfunctionalityanddeveloptestplans.觸發(fā)器：數(shù)字世界的記憶單元Flip-flop:MemoryUnitsoftheDigitalWorld基本RS觸發(fā)器（結構/功能）

BasicRSflip-flop(structure/function)同步、邊沿觸發(fā)器（原理/觸發(fā)方式）

ynchronousandedge-triggeredflip-flops(principles/triggeringmethods)

知識梳理

Knowledgesummary觸發(fā)器：數(shù)字世