電子工程電子制造嵌入式工程師實(shí)習(xí)報(bào)告一、摘要

2023年7月1日至2023年8月31日，我在電子工程電子制造嵌入式工程師崗位實(shí)習(xí)。核心工作成果包括完成3個(gè)嵌入式系統(tǒng)調(diào)試測(cè)試，累計(jì)編寫并驗(yàn)證532行驅(qū)動(dòng)程序代碼，優(yōu)化MCU功耗管理方案使系統(tǒng)待機(jī)功耗降低18%，設(shè)計(jì)并實(shí)現(xiàn)2個(gè)自動(dòng)化測(cè)試腳本，覆蓋硬件接口與固件邏輯。專業(yè)技能應(yīng)用覆蓋了AltiumDesigner電路板設(shè)計(jì)（完成2塊原理圖繪制與PCB布局）、STM32CubeMX固件配置（應(yīng)用HAL庫(kù)開(kāi)發(fā)GPIO和ADC模塊）、以及JTAG調(diào)試工具使用（解決4次硬件復(fù)位問(wèn)題）。提煉出模塊化代碼重構(gòu)方法，通過(guò)抽象共通接口提升代碼復(fù)用率達(dá)40%。

二、實(shí)習(xí)內(nèi)容及過(guò)程

2023年7月1日至8月31日，我在一家做智能硬件的企業(yè)實(shí)習(xí)。主要是跟著團(tuán)隊(duì)做嵌入式開(kāi)發(fā)，涉及從硬件調(diào)試到固件燒錄的全流程。初期階段熟悉開(kāi)發(fā)板，用STM32CubeMX配置時(shí)鐘和通信接口，花了兩周時(shí)間把基礎(chǔ)外設(shè)驅(qū)動(dòng)跑通，比如ADC采樣和CAN總線收發(fā)。

第3周開(kāi)始參與一個(gè)智能門鎖項(xiàng)目，負(fù)責(zé)藍(lán)牙模塊的集成。當(dāng)時(shí)遇到藍(lán)牙連接不穩(wěn)定的問(wèn)題，數(shù)據(jù)顯示掉線率超過(guò)15%。我重新排查了SPI時(shí)序配置，發(fā)現(xiàn)是晶振頻率偏差導(dǎo)致協(xié)議解析錯(cuò)誤，調(diào)整后掉線率降到3%以下。還用CMake搭建了自動(dòng)化測(cè)試環(huán)境，把原本手動(dòng)測(cè)試的效率提高了60%。

團(tuán)隊(duì)用的開(kāi)發(fā)流程挺規(guī)范的，需求評(píng)審會(huì)、代碼審查和周報(bào)制度都挺嚴(yán)格。但有時(shí)候項(xiàng)目經(jīng)理臨時(shí)插入需求，會(huì)打亂原有計(jì)劃。比如有次緊急要增加溫濕度傳感器功能，我連續(xù)加班三天才把驅(qū)動(dòng)和協(xié)議棧整合進(jìn)固件。這個(gè)過(guò)程讓我意識(shí)到，敏捷開(kāi)發(fā)不是瞎改，得學(xué)會(huì)權(quán)衡優(yōu)先級(jí)。

實(shí)習(xí)期間最大的挑戰(zhàn)是PCB設(shè)計(jì)。第一次獨(dú)立負(fù)責(zé)一塊帶無(wú)線功能的板子，對(duì)EMC設(shè)計(jì)沒(méi)經(jīng)驗(yàn)。仿真軟件報(bào)了很多告警，最后請(qǐng)教了師兄才把地線層優(yōu)化成全平面?，F(xiàn)在回想起來(lái)，光看理論不夠，得親手處理這些細(xì)節(jié)。

公司的培訓(xùn)機(jī)制其實(shí)挺欠缺的，很多工具和流程都沒(méi)系統(tǒng)教。比如調(diào)試時(shí)用到的高頻示波器，剛開(kāi)始連探頭選型都搞不清楚。好在部門有位老工程師，手把手教我怎么看眼紋信號(hào)和眼高?，F(xiàn)在自己也能用BERT工具分析信號(hào)完整性問(wèn)題了。

有次調(diào)試FPGA下載口，發(fā)現(xiàn)JTAG協(xié)議時(shí)序在高速模式下對(duì)時(shí)鐘精度要求極高。原廠的下載器時(shí)鐘漂移超過(guò)2%，導(dǎo)致編程失敗。我花了兩天時(shí)間用DDS生成穩(wěn)定晶源，還把FPGA的PLL參數(shù)調(diào)到最優(yōu)，最后下載成功率穩(wěn)定在99%以上。這段經(jīng)歷讓我明白，硬件問(wèn)題有時(shí)候得靠軟件手段解決。

職業(yè)規(guī)劃上，這次實(shí)習(xí)讓我更想做硬件開(kāi)發(fā)。之前總覺(jué)得嵌入式偏軟件，現(xiàn)在明白PCB布局、器件選型這些太重要了。不過(guò)也發(fā)現(xiàn)，單靠個(gè)人摸索效率太低，得多看行業(yè)論壇和開(kāi)源項(xiàng)目，比如TI的CodeComposerStudio里那些工程模板，比自己寫省事多了。

三、總結(jié)與體會(huì)

這8周，從2023年7月到8月，感覺(jué)像是把書(shū)本上的知識(shí)掰開(kāi)了揉碎了用。以前看《嵌入式系統(tǒng)設(shè)計(jì)》那本書(shū)，覺(jué)得DMA控制器就是個(gè)黑盒，實(shí)習(xí)時(shí)親自配置了12個(gè)通道給ADC和USB傳輸用，才知道時(shí)序錯(cuò)1ns數(shù)據(jù)就亂碼，這感覺(jué)太真實(shí)了。

實(shí)習(xí)最大的收獲是建立了完整的開(kāi)發(fā)閉環(huán)。記得7月15號(hào)第一次用JTAG把FPGA配置文件燒進(jìn)去，失敗5次都沒(méi)成功，光看原理圖根本找不出問(wèn)題。后來(lái)用邏輯分析儀抓了3小時(shí)數(shù)據(jù)流，發(fā)現(xiàn)是復(fù)位信號(hào)持續(xù)時(shí)間不夠，改了時(shí)序后一次過(guò)。這種從問(wèn)題到方案再到驗(yàn)證的過(guò)程，比學(xué)校做實(shí)驗(yàn)有深度多了。

現(xiàn)在回頭看，實(shí)習(xí)確實(shí)改了我對(duì)職業(yè)規(guī)劃的看法。之前想當(dāng)純軟件工程師，現(xiàn)在覺(jué)得掌握硬件調(diào)試的技能太重要了。比如7月28號(hào)調(diào)試那個(gè)無(wú)線模塊，PCB返修了3次，最后發(fā)現(xiàn)是電容ESR選錯(cuò)了導(dǎo)致VCO頻率漂移。這讓我意識(shí)到，真正的嵌入式工程師得懂射頻、電源和結(jié)構(gòu)這些。下學(xué)期打算報(bào)個(gè)EEA認(rèn)證的PCB設(shè)計(jì)課，把阻抗計(jì)算和SI/PI都啃下來(lái)。

行業(yè)里現(xiàn)在都在提AIoT，但很多方案功耗控制沒(méi)做好。我參與的智能傳感器項(xiàng)目，最初設(shè)計(jì)的MCU在待機(jī)時(shí)耗流高達(dá)45mA，后來(lái)參考TI的白皮書(shū)，改用LDO+DCDC雙路供電，現(xiàn)在降到8μA，這讓我覺(jué)得做硬件還是得跟上趨勢(shì)。9月底想去參加那個(gè)嵌入式技術(shù)展，看看今年哪些新器件適合做低功耗產(chǎn)品。

最深的體會(huì)是心態(tài)變了。以前覺(jué)得調(diào)試失敗是老師代碼寫錯(cuò)，現(xiàn)在明白很多問(wèn)題都是自己沒(méi)考慮周全。比如8月10號(hào)優(yōu)化那個(gè)藍(lán)牙固件，為了省內(nèi)存刪了幾個(gè)緩沖區(qū)，結(jié)果在高并發(fā)時(shí)溢出，差點(diǎn)導(dǎo)致產(chǎn)品召回。幸好導(dǎo)師及時(shí)發(fā)現(xiàn)了問(wèn)題。這種責(zé)任感現(xiàn)在特別強(qiáng)烈，以后做項(xiàng)目肯定不敢亂改代碼了。

未來(lái)打算把實(shí)習(xí)中用的那些工具系統(tǒng)化。比如STM32CubeMX的生成工程，我整理了50個(gè)常用外設(shè)的配置模板，8月25號(hào)用的時(shí)候發(fā)現(xiàn)能省不少時(shí)間。10月開(kāi)始考那個(gè)FEA證書(shū)，把射頻和熱仿真也捎帶手學(xué)，爭(zhēng)取下個(gè)項(xiàng)目能用上去。畢竟現(xiàn)在很多公司招人都要求會(huì)仿真，這年頭不學(xué)點(diǎn)東西真混不下去。

四、致謝

在實(shí)習(xí)期間得到許多幫助，在此表示感謝。

1.感謝實(shí)習(xí)單位提供的機(jī)會(huì)，讓我接觸到了真實(shí)的電子制