《計算機組成原理》/sundae_meng

直播課堂內容1.布置控制器教學實驗2.布置內存擴展教學實驗布置串行接口入出教學實驗3.布置第四、五章作業(yè)4.第四、五章教學內容輔導/sundae_meng1.控制器教學實驗(1)教學實驗計算機介紹有8位或16位兩種字長，可以選組合邏輯的控制器、或是微程序的控制器方案。有監(jiān)控程序、交叉匯編程序、和PC仿真終端等軟件支持。/sundae_meng（2）教學實驗內容

實驗時以8位字長，組合邏輯控制器方案來進行，把第三章作業(yè)第18題的(1)、(2)、(3)、(5)

的設計在教學計算機上實現(xiàn)出來并調試正確，用在你的程序中。/sundae_meng（3）教學實驗步驟

學懂已有指令的格式和執(zhí)行步驟參照已有設計，完成你的設計：指令格式、功能、執(zhí)行步驟所用節(jié)拍與各控制信號寫出邏輯表達式、寫到GAL20V8中進行調試,并用在你設計的程序中/sundae_meng2.內存儲器教學實驗(1)教學實驗計算機介紹整機為8位字長，組合邏輯控制器方案，內存儲器為8位字長，使用16位的地址，按字節(jié)訪問。/sundae_meng（2）教學實驗內容

教學計算機已有8KB的ROM、

2KB的RAM內存空間，在此基礎上再擴展出2KB的RAM存儲空間，用LS6116（20488）靜態(tài)存儲器芯片進行內存容量擴展。/sundae_meng（3）教學實驗步驟學懂教學計算機內存儲器設計，把新的一片LS6116芯片插到板上。主要工作是接好該芯片的地址線，數(shù)據線，片選和讀寫控制信號等。對硬件進行調試,并在程序中使用這片存儲區(qū)，檢查讀寫的正確性。/sundae_meng

使用串行接口的教學實驗(1)教學實驗計算機介紹教學計算機上有串行接口，

8位并行與主機交換信息，串行地和PC仿真終端通信，用IN、OUT指令完成入出，采用狀態(tài)查詢方式工作。/sundae_meng（2）教學實驗內容在教學計算機已有監(jiān)控程序，串行口能正常運行，串行口的端口地址:00(數(shù)據),01(狀態(tài))，參照教材上已有的I/O程序例子，設計用串口完成I/O操作的程序/sundae_meng（3）教學實驗步驟

學懂教材中使用串行接口的程序，學習查詢串行口運行狀態(tài)的方法，用狀態(tài)查詢方式使用IN、OUT指令。寫出幾個小的完成輸入/輸出操作功能的程序，具體內容自己確定。/sundae_meng3.第四章作業(yè)

第四章習題中的第1題，第2題，第3題，第6題，第12題，第13題，第27題，第31題。

（8個作業(yè)題均必做）

/sundae_meng

第五章作業(yè)

第五章習題中的第2題，第4題，第9題，第14題，第15題，第19題第27題，第29題。

（8個作業(yè)題均必做）

/sundae_meng

4.第四、五章內容輔導第四、五兩章的教學內容各占全部教學內容的20%

，涉及概念性的知識比較多，原理性的內容一般理解即可；實用性的知識較多，有些線路或設備組成實例，勿背。輸入設備輸出設備入出接口和總線外存設備主存儲器高速緩存控制器運算器第三單元第四單元第二單元第一單元計算機硬件系統(tǒng)

第四章內容概要存儲器，三級連，局部、一致且包含提速主體擴容量，緩存主存虛存盤字位擴展、體交叉，完全直接組相聯(lián)段表、頁表和快表，盤帶陣列容錯連

第四章多級結構的存儲器系統(tǒng)

一.層次存儲器系統(tǒng)概述

二.主存儲器部件

三.高速緩存CACHE

四.虛擬存儲器部件

五.外存儲器設備陣列技術與容錯

一.層次存儲器系統(tǒng)概述

1.概念與追求的目標

2.程序運行的局部性特性

3.各層存儲器所用介質其特性

4.一致性、包含性層次存儲器系統(tǒng)概述用途：存儲器系統(tǒng)是計算機中用于存儲程序和數(shù)據的部件。對其要求是：盡可能快的讀寫速度盡可能大的存儲容量

盡可能低的成本費用

怎樣才能同時實現(xiàn)這些要求呢？用多級結構的存儲器系統(tǒng)把要用的程序和數(shù)據，按其使用的急迫和頻繁程度，分塊調入存儲容量不同、運行速度不同的存儲器中，并由硬軟件來統(tǒng)一管理與調度。

程序運行時的局部性原理在一小段時間內，最近被訪問過的程序和數(shù)據很可能再次被訪問在空間上，這些被訪問的程序和數(shù)據往往集中在一小片存儲區(qū)在訪問順序上，指令順序執(zhí)行比轉移執(zhí)行的可能性大(大約5:1)

解決方案

選用生產與運行成本不同的、存儲容量不同的、讀寫速度不同的多種存儲介質，組成一個統(tǒng)一管理的存儲器系統(tǒng)。

解決方案

使每種介質都處于不同的地位，起到不同的作用，充分發(fā)揮各自在速度

容量成本方面的優(yōu)勢，從而達到最優(yōu)性能價格比，以滿足使用要求。

1993年大型計算機的存儲器系統(tǒng)

存取速度存儲容量存儲成本

(美分/KB)CPU10ns512B1800緩存20~40ns128KB72主存60~100ns512MB5.6虛存10~20ms60~228GB0.23后援2~20M512GB~2TB0.01

使CPU大部分時間訪問高速緩存，速度最快；僅在從緩存中讀不到數(shù)據時,才去讀主存，速度略慢但容量更大；當從主存中還讀不到數(shù)據時,才去批量讀虛存，速度很慢容量極大,就解決了對速度、容量、成本的需求。

層次之間應滿足的原則

一致性原則：處在不同層次存儲器中的同一個信息應保持相同的值，是保證正確地使用數(shù)據的最基本的要求之一，必須滿足

包含性原則：

存儲在內層（靠近CPU）的信息一定被包含在其外層的存儲介質中，反之則不成立。即內層存儲器中的全部信息，都是其相鄰外層存儲器中一小部分信息的復制品。

二.主存儲器的組成與設計WRITEREAD

CPUMainMemoryABk位（給出地址）DBn位（傳送數(shù)據）READY靜態(tài)和動態(tài)存儲器芯片特性

SRAMDRAM存儲信息觸發(fā)器電容破壞性讀出非是需要刷新不要需要送行列地址同時送分兩次送

靜態(tài)和動態(tài)存儲器芯片特性

SRAMDRAM

運行速度快慢集成度低高發(fā)熱量大小存儲成本高低主存儲器的讀寫過程

數(shù)據寄存器

讀過程:

給出地址主存儲體給出片選與讀命令保存讀出內容寫過程:

給出地址給出片選與數(shù)據地址寄存器給出寫命令/WE/CS0/CS1靜態(tài)存儲器字、位擴展地址總線低11位實現(xiàn)片內選單元高位地址譯碼給出片選信號/CS0/CS1高八位數(shù)據低八位數(shù)據/WE

2K*8bit

2K*8bit

2K*8bit

2K*8bit譯碼器靜態(tài)存儲器字、位擴展

TEC-2機的存儲器的容量為

4096個字，為16位字長，用2048*8的存儲器芯片實現(xiàn)。為此,必須用兩個芯實現(xiàn)由2048擴展容量到

4096個存儲單元（字擴展）

靜態(tài)存儲器字、位擴展再用兩個芯片實現(xiàn)由8位擴展長度到16位字長（位擴展）

要用4片芯片實現(xiàn)該存儲器系統(tǒng)。

靜態(tài)存儲器字、位擴展

為訪問2048個存儲單元，要用11位地址，把地址總線的低11位地址送到每個存儲器芯片的地址引腳；對地址總線的高位進行譯碼，譯碼信號送到各存儲器芯片的/CS引腳，靜態(tài)存儲器字、位擴展

用于選擇存儲器芯片，使不同芯片分時運行。還要向存儲器芯片提供讀寫控制信號/WE，以區(qū)分讀寫，/WE為高電平是讀操作，為低是寫操作。主存儲器的多體結構

為了提高計算機系統(tǒng)的工作效率,需要提高主存儲器的讀寫速度。為此可以實現(xiàn)多個能夠獨立地執(zhí)行讀寫的主存儲器體，以便提高多個存儲體之間并行讀寫的能力。主存儲器的多體結構

多體結構同時適用于靜態(tài)和動態(tài)的存儲器?？紤]到程序運行的局部性原理，多個存儲體應按低位地址交叉編址的方式加以組織。類似的也可按一體多字的方式設計主存儲器部件。地址寄存器

主存儲器存儲體

WWWW數(shù)據總線一體多字結構選擇地址寄存器

數(shù)據總線

0字1字2字3字多體結構

破壞性讀出：執(zhí)行讀操作后，被讀單元的內容一定被清為零，會破壞所保存的信息為正常工作，必須把剛讀出的內容立即寫回去，通常稱為預充電延遲，它影響存儲器的工作頻率，在結束預充電前不能開始下一次讀。動態(tài)存儲器

定期刷新：在不進行讀寫操作時，DRAM存儲器的各單元處于斷電狀態(tài)，由于漏電的存在，保存在電容CS上的電荷會慢慢地漏掉，為此必須定時予以補充，稱為刷新操作。

刷新不是按字處理，而是每次刷新一行，即為連接在同一行上所有存儲單元的電容補充一次能量。刷新有兩種方式：集中和分散刷新。

行、列地址要分兩次給出，在連續(xù)地使用相同的行地址讀寫時，也可以在前一次就將行地址鎖存，之后僅送列地址，快速分頁組織以節(jié)省送地址的時間，支持這種運行方式的存儲器被稱為快速分頁組織的存儲器?？焖俜猪摻M織只用于動態(tài)存儲器?？焖俜猪摻M織

三.高速緩沖存儲器的組成與運行原理三.高速緩存CACHE用途：設置在CPU和主存儲器之間，完成高速與CPU交換信息，盡量避免CPU不必要地多次直接訪問慢速的主存儲器，從而提高計算機系統(tǒng)的運行效率。。高速緩存CACHE實現(xiàn)：這是一個存儲容量很小，但讀寫速度更快的，以關聯(lián)存儲器方式運行、用靜態(tài)存儲器芯片實現(xiàn)的高速靜態(tài)存儲器系統(tǒng)。要求：有足夠高的命中率，當CPU需用主存中的數(shù)據時，多數(shù)情況下可以直接從CACHE中得到，盡量少讀主存儲器。稱二者之比為命中率。MEMORY

CACHECONTROLCACHE的基本運行原理數(shù)據總線譯碼選一單元比較選一單元讀過程為例地址總線ADDRDATACACHE

CPU

全相聯(lián)方式CPU數(shù)據地址有效位主存儲器CACHE比較譯碼標志數(shù)據直接映射方式CPU數(shù)據地址有效位主存儲器CACHE比較譯碼譯碼頁內地址頁號標志數(shù)據兩路組相聯(lián)方式CPU數(shù)據地址有效位主存儲器CACHE譯碼比較比較譯碼譯碼標志數(shù)據影響CACHE命中率的因素1.CACHE的容量，大一些好2.CAC