1、嵌入式系統(tǒng)硬件基礎(chǔ),2,總攬,嵌入式系統(tǒng)硬件部分,嵌入式系統(tǒng)軟件部分,如人的靈魂，掌控著所有硬件的操作模式。通過優(yōu)異的操作系統(tǒng)以及應(yīng)用程序，把硬件功能發(fā)揮到及至。,如人的手、腳、頭腦及感覺神經(jīng)等部位，掌控了嵌入式系統(tǒng)的先天功能。如運算能力和擴(kuò)展功能等。,1、嵌入式微處理器的發(fā)展 2、Soc 3、嵌入式微處理器體系結(jié)構(gòu) 4、總線 5、高速輸入輸出接口 6、輸入輸出設(shè)備 7、存儲器,嵌入式系統(tǒng)硬件基礎(chǔ),4,1. 嵌入式微處理器的發(fā)展,初期的劃分： 一般用途型（僅包含單純的CPU） 單片機(jī)控制器型（將CPU、ROM、RAM、I/O做在一芯片上）,5,1.1 按照處理器位數(shù)劃分,以處理器的位數(shù)來劃分,

2、6,1.2 不同等級的處理器應(yīng)用：,7,1.3 協(xié)同微處理器（Co-processor),協(xié)同微處理器是一種輔助性的嵌入式系統(tǒng)微處理器，它并不是嵌入式系統(tǒng)數(shù)據(jù)處理的核心部分 。 協(xié)同微處理器針對浮點運算的數(shù)據(jù)處理而設(shè)計，它擁有硬件架構(gòu)的優(yōu)勢，在處理浮點運算時會大幅縮短運算所需要的時間，也可以減輕嵌入式系統(tǒng)微處理器的負(fù)擔(dān)。,8,Intel推出的協(xié)處理器及其搭配的X86架構(gòu),9,1.4 計算機(jī)體系結(jié)構(gòu)分類,1.馮諾依曼結(jié)構(gòu),10,ALU，Controller, Memory, Input,Output 核心部件：早期是CPU，后來是Memory 存儲程序(stored program)：程序以數(shù)字

3、形式存在，可以與數(shù)據(jù)一樣被讀寫,馮諾依曼結(jié)構(gòu)五大部件,11,指令執(zhí)行次序： 順序 跳轉(zhuǎn) 程序計數(shù)器Program Counter（PC）,馮諾依曼結(jié)構(gòu),12,2.哈佛體系結(jié)構(gòu),13,哈佛體系結(jié)構(gòu),程序與數(shù)據(jù)有單獨的存儲器 PC只能指向程序存儲器 目前仍然廣泛應(yīng)用 指令cache與數(shù)據(jù)cache 適用于實時信號處理（大部分的DSP） 大量數(shù)據(jù)流入計算機(jī) 數(shù)據(jù)必須在精確的時間內(nèi)處理完成,14,1.5 RISC和CISC,計算機(jī)自40年代中葉問世以來，其體系結(jié)構(gòu)的發(fā)展經(jīng)歷了： 簡單復(fù)雜極其復(fù)雜簡單復(fù)雜極其復(fù)雜 CISC：復(fù)雜指令系統(tǒng)計算機(jī) RISC：精簡指令系統(tǒng)計算機(jī) RISC一般性能比CISC高,

4、CISC和RISC,CISC：復(fù)雜指令集（Complex Instruction Set Computer） 具有大量的指令和尋址方式，指令長度可變 8/2原則：80%的程序只使用20%的指令 大多數(shù)程序只使用少量的指令就能夠運行。,RISC：精簡指令集（Reduced Instruction Set Computer) 只包含最有用的指令，指令長度固定 確保數(shù)據(jù)通道快速執(zhí)行每一條指令 使CPU硬件結(jié)構(gòu)設(shè)計變得更為簡單,CISC與RISC的數(shù)據(jù)通道,IF,ID,REG,ALU,MEM,開始,退出,IF,ID,ALU,MEM,REG,微操作通道,開始,退出,單通數(shù)據(jù)通道,RISC：Load/St

5、ore結(jié)構(gòu),CISC：尋址方式復(fù)雜,CISC的背景和特點,背景: 存儲資源緊缺, 強(qiáng)調(diào)編譯優(yōu)化 增強(qiáng)指令功能，設(shè)置一些功能復(fù)雜的指令，把一些原來由軟件實現(xiàn)的、常用的功能改用硬件的（微程序）指令系統(tǒng)來實現(xiàn) 為節(jié)省存儲空間，強(qiáng)調(diào)高代碼密度，指令格式不固定，指令可長可短，操作數(shù)可多可少 尋址方式復(fù)雜多樣，操作數(shù)可來自寄存器，也可來自存儲器 采用微程序控制，執(zhí)行每條指令均需完成一個微指令序列 CPI ，指令越復(fù)雜，CPI越大。,18,CISC的主要缺點,指令使用頻度不均衡。 高頻度使用的指令占據(jù)了絕大部分的執(zhí)行時間，擴(kuò)充的復(fù)雜指令往往是低頻度指令。 大量復(fù)雜指令的控制邏輯不規(guī)整，不適于VLSI工藝 V

6、LSI的出現(xiàn)，使單芯片處理機(jī)希望采用規(guī)整的硬聯(lián)邏輯實現(xiàn)，而不希望用微程序，因為微程序的使用反而制約了速度提高。(微碼的存控速度比CPU慢5-10倍)。 軟硬功能分配 復(fù)雜指令增加硬件的復(fù)雜度，使指令執(zhí)行周期大大加長，直接訪存次數(shù)增多，數(shù)據(jù)重復(fù)利用率低。 不利于先進(jìn)指令級并行技術(shù)的采用,19,RISC基本設(shè)計思想,減小CPI: CPUtime=Instr_Count * CPI * Clock_cycle 精簡指令集:保留最基本的,去掉復(fù)雜、使用頻度不高的指令 采用Load/Store結(jié)構(gòu)，有助于減少指令格式，統(tǒng)一存儲器訪問方式 采用硬接線控制代替微程序控制,20,RISC精華:減少指令平均執(zhí)行

7、周期數(shù),CPUtime= IC *CPI *CC ICRISC IC CISC, 30%-40% CCRISC CCCISC， CPIRISC CPICISC 差距在縮小 超標(biāo)量、超流水線、VLIW等系統(tǒng)結(jié)構(gòu)， 目標(biāo)在于減小CPI， 可使CPI1,21,RISC的提出與發(fā)展,Load/Store結(jié)構(gòu)提出： CDC6600(1963)-CRAY1(1976) RISC思想最早在IBM公司提出，但不叫RISC，IBM801處理器是公認(rèn)體現(xiàn)RISC思想的機(jī)器。 1980年，Berkeley的Patterson和Dizel提出RISC名詞，并研制了RISC-,實驗樣機(jī)。 1981年Stenford的H

8、ennessy研制MIPS芯片。 85年后推出商品化RISC: MIPS1(1986)和SPARC V1(1987),22,高性能RISC處理器典型,SUN公司的SPARC(1987) MIPS公司的SGI:MIPS(1986) HP公司的PA-RISC, IBM, Motorola公司的PowerPC DEC、Compac公司的Alpha AXP IBM的RS6000(1990)第一臺Superscalar RISC機(jī),CISC與RISC的對比,1.6 流水線技術(shù),流水線(Pipeline)技術(shù)：幾個指令可以并行執(zhí)行 提高了CPU的運行效率 內(nèi)部信息流要求通暢流動,譯碼,取指,執(zhí)行add,譯

9、碼,取指,執(zhí)行sub,譯碼,取指,執(zhí)行cmp,時間,Add,Sub,Cmp,指令流水線以ARM為例,為增加處理器指令流的速度，ARM7 系列使用3級流水線. 允許多個操作同時處理，比逐條指令執(zhí)行要快。 PC指向正被取指的指令，而非正在執(zhí)行的指令,Fetch,Decode,Execute,從存儲器中讀取指令,解碼指令,寄存器讀（從寄存器Bank） 移位及ALU操作 寄存器寫（到寄存器Bank ）,PC PC,PC - 4 PC-2,PC - 8 PC - 4,ARM Thumb,最佳流水線,該例中用6個時鐘周期執(zhí)行了6條指令 所有的操作都在寄存器中（單周期執(zhí)行） 指令周期數(shù) (CPI) = 1,

10、操作,周期,1 2 3 4 5 6,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Decode,Execute,Fetch,Decode,Fetch,Fetch,LDR 流水線舉例,該例中，用6周期執(zhí)行了4條指令 指令周期數(shù) (CPI) = 1.5,周期,操作,1 2 3 4 5 6,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Data,Writeba

11、ck,Fetch,Decode,Execute,Fetch,Decode,Fetch,分支流水線舉例,流水線被阻斷 注意:內(nèi)核運行在ARM狀態(tài),周期,1 2 3 4 5,地址 操作,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Fetch,Fetch,Decode,Execute,Linkret,Adjust,Fetch,Decode,Fetch,29,1)堆棧型匯編,Push a Push b Add Pop c,1.7 匯編的種類,30,2)累加器型匯編,Load a Add b Store c,31,3)通用寄存器型匯編,L

12、oad $1, A Load $2, B Add $3, $1, $2 Store $3, C,32,1.8 數(shù)字信號處理器(DSP),乘法與加法運算 離散傅立葉變換(DFT) 離散余弦變換(DCT) Finite Impluse Respones Filter,33,Process ability New Applications,2. SOC System on chip ！,半導(dǎo)體工業(yè)發(fā)展的精華,35,SOC System on Chip簡介,從狹義角度講，它是信息系統(tǒng)的芯片集成，是將系統(tǒng)集成在一塊芯片上 從廣義角度講，SoC就是一個微小型系統(tǒng) SoC不是各個芯片功能的簡單疊加，而是從整

13、個系統(tǒng)的功能和性能出發(fā)，用軟硬結(jié)合的設(shè)計和驗證方法，利用IP復(fù)用及深亞微米技術(shù)，在一個芯片上實現(xiàn)復(fù)雜的功能 SoC是ASIC(Application Specific Integrated Circuits) 設(shè)計方法學(xué)中的新技術(shù),36,2.1 嵌入式片上系統(tǒng)( SoC ),SoC - System on Chip CPU + DSP + USB + TCP/IP + GPRS + GSM + IEEE1394 + BLUETOOCH + SOC的優(yōu)點: 改變內(nèi)部工作電壓，減少功耗 減少芯片對外管腳數(shù)，簡化制造過程 減少外圍驅(qū)動與電路板之間的信號傳遞，提高速度 內(nèi)嵌的線路可以避免外部電路板在信

14、號傳遞時引起的干擾,37,2.2 SOC的設(shè)計開發(fā),38,SoC 是市場和技術(shù)共同推動的結(jié)果,從市場層面上看，人們對集成系統(tǒng)的需求也在提高 據(jù)預(yù)測，SoC 銷售額將從2002 年的136億美元，增長到2007 年的347 億美元，年增長率超過20%。 從技術(shù)層面上看，以下幾個方面推動了SoC 技術(shù)的發(fā)展 微電子技術(shù)的不斷創(chuàng)新和發(fā)展 計算機(jī)性能的大幅度提高 綜合開發(fā)工具的自動化和智能化程度不斷提高 硬件描述語言的發(fā)展,39,SoC 芯片設(shè)計中 的IP 模塊,SoC 的設(shè)計基礎(chǔ)是IP（Intellectual Property）復(fù)用技術(shù)。 已有的IC 電路以模塊的形式在SoC 芯片設(shè)計中調(diào)用這些可

15、以被重復(fù)使用的IC 模塊就叫做IP 模塊 IP 模塊是一種預(yù)先設(shè)計好，已經(jīng)過驗證，具有某種確定功能的集成電路、器件或部件。它有3 種不同形式：軟IP 核(soft IP core)、固IP 核(firm IP core)和硬IP 核(hard IP core),40,SoC的發(fā)展重點,總線結(jié)構(gòu)及互連技術(shù) 軟、硬件的協(xié)同設(shè)計技術(shù) IP可重用技術(shù) 低功耗設(shè)計技術(shù) 可測性設(shè)計方法學(xué) 超深亞微米實現(xiàn)技術(shù),41,SoC具有的優(yōu)勢,降低耗電量：隨電子產(chǎn)品向小型化、便攜化發(fā)展，對其省電需求將大幅提升，由于SoC 產(chǎn)品多采用內(nèi)部訊號的傳輸，可以大幅降低功耗。 減少體積：數(shù)顆IC 整合為一顆SoC 后，可有效縮

16、小電路板上占用的面積，達(dá)到重量輕、體積小的特色。 豐富系統(tǒng)功能：隨微電子技術(shù)的發(fā)展，在相同的內(nèi)部空間內(nèi)，SoC 可整合更多的功能元件和組件，豐富系統(tǒng)功能。 提高速度：隨著芯片內(nèi)部信號傳遞距離的縮短，信號的傳輸效率將提升，而使產(chǎn)品性能有所提高。 節(jié)省成本：理論上，IP 模塊的出現(xiàn)可以減少研發(fā)成本，降低研發(fā)時間，可適度節(jié)省成本。不過，在實際應(yīng)用中，由于芯片結(jié)構(gòu)的復(fù)雜性增強(qiáng)，也有可能導(dǎo)致測試成本增加，及生產(chǎn)成品率下降。,42,存儲器-可編程只讀存儲器,可編程只讀存儲器(Programmable Read-only Memory)是一種在嵌入式系統(tǒng)微處理器工作時，提供只可以讀取儲存在其中的數(shù)據(jù)，卻不可

17、以任意更改的一種內(nèi)存。 在嵌入式系統(tǒng)微處理器的使用中，可編程只讀存儲器主要是存儲該項嵌入式系統(tǒng)產(chǎn)品所需要使用的一些控制作序。 嵌入式系統(tǒng)微處理器會依照可編程只讀存儲器內(nèi)部所存儲的控制作序進(jìn)行指令所指定的操作。,43,存儲器-隨機(jī)存儲器（Random Access Memory),隨機(jī)存儲器是一種利用電子信號方式，存儲嵌入式系統(tǒng)微處理器的程序指令或是處理數(shù)據(jù)的一種內(nèi)存。 兩大類隨機(jī)存儲器：靜態(tài)隨機(jī)存儲器、動態(tài)隨機(jī)存儲器； 適合經(jīng)常改變的數(shù)據(jù)處理及指令編譯碼使用。,44,存儲系統(tǒng)機(jī)制,問題： 1。現(xiàn)代微處理器體系結(jié)構(gòu)的特性提高了存儲系統(tǒng)的速度和容量。而微處理器時鐘頻率提高比內(nèi)存速度提高要快，以致于

18、內(nèi)存速度遠(yuǎn)遠(yuǎn)落后于CPU速度。 2。雖然內(nèi)存容量不斷提升，但是程序大小也在跟著提高，而且設(shè)計者們可能不愿意支付應(yīng)用軟件所需的全部內(nèi)存。,45,高速緩存、 MMU,解決方法： 1。 求助于高速緩存來提高內(nèi)存的平均性能。 2。存儲管理單元（MMU）進(jìn)行地址轉(zhuǎn)換，它在一個小的物理內(nèi)存中提供相對較大的虛擬存儲空間。,46,高速緩存,用來提高內(nèi)存系統(tǒng)性能。能夠減少內(nèi)存平均訪問時間。 它提高了內(nèi)存訪問的可變性高速緩存中的訪問速度最快，而訪問不在緩存中的單元會慢一些。,47,1.高速緩存控制器,48,2存儲系統(tǒng)性能,平均內(nèi)存訪問時間為： tavhtcache（1-h) tmain 式中tcache是高速緩存

19、訪間時間， tmain是主存訪問時間。 h代表命中率（hit rate），即給定的內(nèi)存 單元在高速緩存中的概率。 1-h是未命中率，即給定的內(nèi)存單元不在高速緩存中的概率。,49,多級高速緩存,50,高速緩存組織,1. 直接映射高速緩存,51,2. 組相聯(lián)高速緩存,52,存儲管理單元MMU和地址轉(zhuǎn)換,存儲管理單元在CPU和物理內(nèi)存之間進(jìn)行地址轉(zhuǎn)換。將地址從邏輯空間映射到物理空間，這個轉(zhuǎn)換過程一般稱為內(nèi)存映射。 MMU被用來實現(xiàn)虛擬尋址。,53,虛擬地址存儲系統(tǒng),54,地址轉(zhuǎn)換方法：,分段：支持較大的、任意大小的內(nèi)存區(qū)域；段由起始地址和大小來描述，并允許不同的段有不同的大小。 分頁：支持較小的、大

20、小相等的內(nèi)存區(qū)域 ；頁都是統(tǒng)一大小，簡化了地址轉(zhuǎn)換所需的硬件設(shè)備。 段頁式尋址模式 ：通過將每個段分成頁并且其地址轉(zhuǎn)換分成兩步的方法來建立。,55,段和頁,56,段地址轉(zhuǎn)換,57,頁地址轉(zhuǎn)換,3 嵌入式處理器體系結(jié)構(gòu),59,目前嵌入式處理器按其體系結(jié)構(gòu)的不同可分為五大類 ARM MIPS POWER PC X86 SH系列,60,61,ARM,3.1 ARM 公司的ARM RISC處理器 ARM 7 Thumb 家族 ARM 9 Thumb 家族 ARM 10 Thumb 家族 ARM 11 系列,62,ARM公司簡介 ARM處理器的應(yīng)用場合 消費電子 手持設(shè)備 汽車電子 工業(yè)控制 網(wǎng)絡(luò)及無線

21、產(chǎn)品 。,63,64,ARM和RISC的關(guān)系,ARM體系結(jié)構(gòu)采用RISC設(shè)計思想 “Load-Store”的存儲結(jié)構(gòu) I-Cache和D-Cache 采用多寄存器結(jié)構(gòu) 指令32位定長 單機(jī)器周期每條指令,65,ARM7/9處理器系列,ARM7 ARM7TDMI ARM7TDMI-S ARM7EJ-S ARM720T ARM9 ARM920T ARM922T ARM940T ARM926JES ARM946JES T 16位Thumb指令集 D 支持片上調(diào)試 M 增強(qiáng)型內(nèi)嵌硬件乘法器 I 嵌入式ICE硬件,66,3.2 Intel StrongARM,StrongARM 110 StrongAR

22、M 1100 StrongARM 1110 StrongARM 1111,67,68,XScale處理器系列,采用ARMV5TE指令集。 特點 78級超級流水線結(jié)構(gòu) Wireless MMX I-Cache和D-Cache speed step技術(shù)。 調(diào)試接口 主要分類 PXA系列 IOP系列 IXP系列,69,XScale核,70,XScale的超級流水線,主流水線 存儲器流水線 MAC流水線,71,PXA255處理器,PXA255采用XScale核 集成眾多常用的外圍設(shè)備 功能強(qiáng)大，應(yīng)用廣泛,72,PXA255處理器的硬件特性,工作頻率 系統(tǒng)存儲器接口： 時鐘和電源控制器 DMA控制器 L

23、CD控制器 串行通信口 系統(tǒng)集成模塊 多媒體通信口,2007年intel將Xscale賣給了Marvell 35億美金！,74,3.3 德州儀器TMS320 DSP處理器,TMS320C5X DSP家族 TMS320C6X DSP家族,75,3.4 Philips公司的Trimedia,76,3.5德州儀器OMAP處理器,77,3.6 INTEL的Xscale架構(gòu)處理器,基于ARM V5TE體系結(jié)構(gòu) 兼容ARM V5TE ISA指令集（不支持浮點指令集） 在處理器內(nèi)核周圍提供了 指令和數(shù)據(jù)存儲器管理單元 指令、數(shù)據(jù)和微小數(shù)據(jù)緩存 寫緩沖、掛起緩沖和分支目標(biāo)緩沖器 電源管理 性能監(jiān)控 調(diào)試 JT

24、AG單元以及協(xié)處理器接口 MAC協(xié)處理器 內(nèi)核存儲總線,78,79,Thin Clients,Network Devices,Office Automation,Kiosk/ATM,Game Platforms,Industrial Automation,Embedded Devices,Retail POS,Set-Top-Box,Gateway/Media Store,Intel Architecture Intel XScale,80,3.7 MIPS RISC,81,82,從1986年推出R2000處理器以來，陸續(xù)推出R3000、R4000、R8000等。 之后,MIPS公司的戰(zhàn)略發(fā)生

25、變化，把重點放在嵌入式系統(tǒng)。 1999年，MIPS公司發(fā)布了MIPS32和MIPS64體系結(jié)構(gòu)標(biāo)準(zhǔn)，集成了原來所有的MIPS指令集，并且增加了許多更強(qiáng)大的功能。 此后MIPS公司又陸續(xù)開發(fā)了高性能、低功耗的32位和64位處理器內(nèi)核。,83,在MIPS的32位內(nèi)核中 4K系列對應(yīng)于SOC應(yīng)用設(shè)計； M4K系列內(nèi)核是為在下一代消費電子、網(wǎng)絡(luò)、寬帶應(yīng)用中越來越受歡迎的多CPU SOC所設(shè)計； 4KE系列具有目前32位通用嵌入式處理器中最高的DMIPS/MHz性能指標(biāo)； 4KS系列由于采用了特殊的SmartMIPS體系結(jié)構(gòu)，特別適用于需要安全數(shù)據(jù)傳輸?shù)念I(lǐng)域，比如網(wǎng)絡(luò)、智能卡等； Pro Series系

26、列則通過特有的CorExtend技術(shù)，使得SOC設(shè)計獲得了空前的靈活性； 24K系列除了支持CorExtend技術(shù)以外，還為Java和圖形應(yīng)用做了特別的優(yōu)化。 5K和20Kc系列屬于MIPS的64位內(nèi)核 5K能提供1.4DMIPS/MHz的性能以及最低350MHz的運行速率。 20Kc是當(dāng)今最快的可授權(quán)嵌入式處理器內(nèi)核。一般運行在600MHz，具有7段流水線的20Kc內(nèi)核，能提供1.2GFLOPS的峰值浮點運算能力。,84,85,在嵌入式處理器市場中，基于MIPS內(nèi)核的處理器占據(jù)了相當(dāng)大的數(shù)量 2002年，一共付運了8700萬片采用MIPS內(nèi)核的嵌入式處理器。 份額僅次于ARM位居全球第二。

27、在目前快速增長的比如Cable Modem、DSL Modem、DVD錄像機(jī)等領(lǐng)域內(nèi)，MIPS的市場份額位居第一。 MIPS的合作伙伴包括了AMD，IDT，NEC，TI，SONY等眾多廠商,86,3.8 Motorola的DragonBall VZ,87,3.9 Alchemy處理器,AMD公司在收購了Alchemy Semiconductor Inc.之后，推出了一系列的基于MIPS體系結(jié)構(gòu)的Alchemy處理器 用途： 便攜式設(shè)備、VoIP設(shè)備、NAS單元 AMD Alchemy處理器家族包括Au1000、Au1100、Au1500和Au1550等四款,88,89,3.10 Power P

28、C體系結(jié)構(gòu),Motorola半導(dǎo)體（現(xiàn)Freescale半導(dǎo)體）聯(lián)合IBM以及蘋果電腦,90,91,3.11 X86體系結(jié)構(gòu),Intel X86體系結(jié)構(gòu) AMD最新的X86體系結(jié)構(gòu)嵌入式處理器產(chǎn)品為Geode 系列處理器 Geode GX DB533,采用Geode 533的嵌入式硬件系統(tǒng),92,3.12 SH體系結(jié)構(gòu),SH(SuperH)系列是由前日立半導(dǎo)體公司（現(xiàn)Renesas公司）推出的嵌入式處理器 SH系列的CPU指令格式是固定的，只有一個字長，絕大多數(shù)指令是單周期完成的，即使是復(fù)雜的乘加指令也僅需2個時鐘周期 為了克服內(nèi)存訪問的瓶頸，SH的CPU簡化尋址方式，采用Load/Store

29、(裝載/存儲)結(jié)構(gòu)，并且在片內(nèi)設(shè)置高速緩存，以減少訪問內(nèi)存的時間,93,1999年底，SH系列累計生產(chǎn)達(dá)1.18億片。 SH系列投入市場后，用量最多的是工業(yè)，占總量的36%，第二位是辦公自動化，占總量的26%；第三位是消費領(lǐng)域；再其次的是通信領(lǐng)域。 此外，汽車導(dǎo)航、定位、控制系統(tǒng)，也是SH系列不小的一個市場。 在美國，SH系列占有較大的市場份額,94,95,4 總線,總線的主要參數(shù)有 總線的帶寬 總線的位寬 總線的工作時鐘頻率,總線機(jī)制,微處理器（CPU）是嵌入式系統(tǒng)硬件平臺的核心構(gòu)件，但不是全部。按照馮諾依曼體系結(jié)構(gòu)思想，計算機(jī)的硬件是由CPU、存儲器和I/O設(shè)備三部分組成的。總線是把CPU

30、與存儲器、I/O設(shè)備相連接的信息通道，但總線并不僅僅指的是一束信號線，而應(yīng)包含相應(yīng)的通信協(xié)議。按照使用場合的不同，總線分成芯片級總線（CPU總線）、板卡級總線（內(nèi)總線）和系統(tǒng)級總線（外總線）。,97,CPU總線,總線是CPU與存儲器和設(shè)備通信的機(jī)制。 總線至少是一束電線，而且總線還定義了CPU、存儲器和設(shè)備進(jìn)行通信的協(xié)議。,98,總線協(xié)議,基本構(gòu)件是四周期握手協(xié)議 ： 握手保證當(dāng)兩個設(shè)備想通信時，一個準(zhǔn)備好發(fā)送，另一個準(zhǔn)備好接收。 握手使用兩根用來進(jìn)行握手的電線enq（表示查詢）和ack（表示應(yīng)答）。 在握手期間，有專用的電線用來傳輸數(shù)據(jù)。,99,四周期握手描述,設(shè)備1升高它的輸出電平來發(fā)查詢

31、信號，它告訴設(shè)備2應(yīng)準(zhǔn)備好監(jiān)聽數(shù)據(jù)。 當(dāng)設(shè)備2準(zhǔn)備好接收數(shù)據(jù)時，它升高它的輸出電平來發(fā)應(yīng)答信號。這時，設(shè)備1和2已準(zhǔn)備好發(fā)送或接收。 一旦數(shù)據(jù)傳送完畢，設(shè)備2降低它的輸出電平表示它已經(jīng)接收完數(shù)據(jù)。 看見應(yīng)答信號變低，設(shè)備1降低它的輸出電平。 在握手結(jié)束時，雙方握手信號均為低電平，就像開始握手前一樣。因此，系統(tǒng)回到其初始狀態(tài)，為下一次以握手方式傳輸數(shù)據(jù)做準(zhǔn)備。,100,四周期握手協(xié)議,101,總線讀寫,微處理器總線在握手基礎(chǔ)上為CPU和系統(tǒng)其他部分建立通信。 基本總線操作是讀和寫 。 典型總線結(jié)構(gòu)的主要部分如下： Clock提供總線組件各部分同步。 當(dāng)總線讀時，R/W 為1。當(dāng)總線寫時，R/W

32、為0。 Address是一個a位信號束，為訪問提供地址。 Data是一個n位信號束，它可從CPU得到數(shù)據(jù)或向CPU傳送數(shù)據(jù)。 Data ready當(dāng)數(shù)據(jù)束上值合法時發(fā)信號。,102,典型的微處理器總線,103,ARM總線系統(tǒng)組成,104,4.1 ISA,IBM 公司于1981 年推出的基于8 位機(jī)PC/XT 的總線，稱為PC 總線。 IBM 公司于1984 年推出了16 位PC 機(jī)PC/AT，其總線稱為AT 總線。然而IBM 公司從未公布過他們的AT總線規(guī)格。 由Intel 公司，IEEE 和EISA 集團(tuán)聯(lián)合開發(fā)了與IBM/AT 原裝機(jī)總線意義相近的ISA 總線，即8/16 位的“工業(yè)標(biāo)準(zhǔn)結(jié)

33、構(gòu)”(ISA-Industry Standard Architecture)總線。,105,4.2 PCI,1991 年下半年，Intel 公司首先提出了PCI 的概念。 并聯(lián)合IBM、Compaq、AST、HP、DEC 等100 多家公司成立了PCI 集團(tuán)，其英文全稱為：Peripheral Component Interconnect Special Interest Group(外圍部件互連專業(yè)組)，簡稱PCISIG,106,4.3 I2C,PHILIPS 開發(fā)了一種用于內(nèi)部IC 控制的簡單的雙向兩線串行總線I2C(inter IC 總線),107,4.4 PC104,PC104是一種專

34、門為嵌入式控制而定義的工業(yè)控制總線，實質(zhì)上就是一種緊湊型的IEEE-P996 PC104 有兩個版本，8 位和16 位，分別與PC 和PC/AT 相對應(yīng)。PC104PLUS 則與PCI總線相對應(yīng),108,4.5 CAN,“Controller Area Network”即控制器局域網(wǎng) 被設(shè)計作為汽車環(huán)境中的微控制器通訊，在車載各電子控制裝置ECU 之間交換信息，形成汽車電子控制網(wǎng)絡(luò)。 發(fā)動機(jī)管理系統(tǒng)、變速箱控制器、儀表裝備、電子主干系統(tǒng)中，均嵌入CAN 控制裝置。,109,CPCI ATCA PCI EXPRESS,110,5 高速輸入與輸出接口,5.1 IrDA/FastIrDA 紅外線發(fā)光

35、二極管 發(fā)射 硅晶PIN光檢二極管 接受 控制電路,111,紅外傳輸特點,距離 小于一尺 低速 9.6115K bps 高速 14M bps 更高速 16M bps,112,紅外線接口,113,5.2 USB,IBM、Compaq、Nortel、NEC、 Intel以及Microsoft聯(lián)合 12M bps 距離5 米 樹拓?fù)浣Y(jié)構(gòu)，127個點 低速 1.5 M bps USB 2.0 速率高達(dá)480Mbps,114,5.3 Ethernet/Fast Ethernet,802.3 / 802.3n 10M Ethernet 100M Ethernet 采用什么協(xié)議? CSMA/CD,115,5

36、.4 IEEE1394,20400M bps 起源于APPLE的FireWire 支持63個器件 長度幾米,116,使用1394的數(shù)字機(jī)頂盒架構(gòu)圖,117,5.5 藍(lán)牙模塊 （bluetooth),無線傳輸收發(fā)單元 基頻處理單元 數(shù)據(jù)傳輸接口 通信頻率在1.2GHZ以內(nèi)。,Bluetooth 接口,功耗低 100M，100mW 10M，2.5mW 1M，1mW 2.4-2.4835 GHz (使用ISM頻段) 優(yōu)勢: 世界范圍內(nèi)可用 劣勢: 與IEEE 802.11b產(chǎn)品相互干擾 聲音和數(shù)據(jù)傳輸，總帶寬為1Mbps 成本低 低于US$5/藍(lán)牙芯片,119,120,藍(lán)牙和紅外線的比較：,121,

37、6 輸入輸出裝置,6.1 觸控面板 電容式 音波式 紅外線式 近場感應(yīng)式 電阻式 XGT式 防水、防火、防刮、抗菌,122,電阻式觸控面板結(jié)構(gòu),123,語音輸入輸出技術(shù),語音識別輸入的實現(xiàn)可以在嵌入式處理器功能足夠強(qiáng)大時用相應(yīng)的軟件實現(xiàn) 也可以使用專用芯片增加一個硬件功能模塊 語音識別技術(shù)以識別方法來分，有模板匹配法、隨機(jī)模型法和概率語法分析法。這三種方法都屬于統(tǒng)計模式識別方法。 以識別范圍來分，分為語音從屬（speaker-dependent） 模式和語音獨立（speaker-independent）模式,124,6 個I/O 口實現(xiàn)的55 按鍵矩陣的示意圖,125,6.2 LCD顯示器,L

38、iquid Crystal Display 液晶介于固態(tài)和液態(tài) 用于顯示GUI（圖象用戶界面）環(huán)境下的文字和圖象數(shù)據(jù) 適用于低壓、微功耗電路。,126,段式液晶 常見段式液晶的每字為8 段組成，即8 字和一點，只能顯示數(shù)字和部分字母。 字符型液晶 字符型液晶是用于顯示字符和數(shù)字的，對于圖形和漢字的顯示方式與段式液晶無異 圖形點陣式液晶 又將其分為TN、STN（DSTN）、TFT 等幾類,127,彩色LCD 分： 主動式LCD(有源, active) 高端產(chǎn)品使用,如TFT 被動式LCD(無源,passive) 中低端產(chǎn)品，如STN手機(jī)等,128,LCD結(jié)構(gòu)圖,129,觸摸屏,嵌入式系統(tǒng)中的觸摸

39、屏分為電阻式、電容式和電感式三種 其中電阻式觸摸屏最為常用 電阻觸摸屏的工作部分一般由三部分組成，兩層透明的阻性導(dǎo)體層、兩層導(dǎo)體之間的隔離層、電極 觸摸屏工作時，上下導(dǎo)體層相當(dāng)于電阻網(wǎng)絡(luò)，當(dāng)某一層電極加上電壓時，會在該網(wǎng)絡(luò)上形成電壓梯度。 如有外力使得上下兩層在某一點接觸，則在電極未加電壓的另一層可以測得接觸點處的電壓，從而知道接觸點處的坐標(biāo)。,130,電容式觸摸屏,電容式觸摸屏是一塊四層復(fù)合玻璃屏，玻璃屏的內(nèi)表面和夾層各涂一層ITO ，四個角引出四個電極 。 當(dāng)用戶觸摸電容屏?xí)r，由于人體電場，用戶手指和工作面形成一個耦合電容， 因為工作面上接有高頻信號，于是手指會吸收一個很小的電流，這個電流

40、分別從屏的四個角上的電極中流出， 理論上流經(jīng)四個電極的電流與手指頭到四角的距離成比例，控制器通過對四個電流比例的精密計算，得出位置,131,電感式觸摸屏,電感式觸摸屏的工作原理是在觸摸筆中安裝LC 諧振線圈 通過改變與安裝有激勵線圈及感應(yīng)線圈的觸摸屏之間的空間距離，使電磁場發(fā)生變化從而計算出觸點的位置,132,7 存儲器,RAM：隨機(jī)存取存儲器， SRAM：靜態(tài)隨機(jī)存儲器， DRAM：動態(tài)隨機(jī)存儲器 1）SRAM比DRAM快 2）SRAM比DRAM耗電多 3）DRAM存儲密度比SRAM高得多 4）DRM需要周期性刷新 ROM：只讀存儲器 EPROM EEPROM FLASH：閃存,存儲器系統(tǒng),寄存器,高速緩存SRAM,主存儲器DRAM,本地存儲器 Flash、ROM、磁盤,網(wǎng)絡(luò)存儲器 Flash、ROM、磁盤,時鐘周期,0,110,50100,20000000,分層結(jié)構(gòu),閃速存儲器(FLASH),相對傳統(tǒng)的EPROM芯片，這種芯片可以用電氣的方法快速地擦寫 由于快擦寫存儲器不需要存儲電容器，故其集成度更高，制造成本低于DRAM 它使用方便，既具有SRAM讀寫的靈活性和較快的訪問速度，又具有ROM在斷電后可不丟失信息的特點，所以快擦寫存儲器技術(shù)發(fā)展十分迅速,NOR技術(shù),NOR