1、4.1 概述,42 編碼器,退 出,43 譯碼器及數(shù)碼顯示電路,44 數(shù)據(jù)分配器和選擇器,45 數(shù)據(jù)比較器,46 加法器,第4單元 常用組合邏輯電路模塊,通過(guò)這一單元的學(xué)習(xí)，主要掌握如下知識(shí)： 1掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)值比較器和加法器的功能。 2熟練使用某一型號(hào)的編碼器、譯碼器。,學(xué)習(xí)內(nèi)容,常用組合邏輯電路模塊的品種很多，主要有全加器、編碼器、譯碼器、數(shù)據(jù)分配器、數(shù)據(jù)選擇器、數(shù)值比較器等。,4.1 概述,對(duì)邏輯電路的學(xué)習(xí)主要掌握電路的端子名稱(chēng)、作用以及有效控制電平。,4.2 編碼器,二進(jìn)制編碼：輸入m位代碼 ，輸出n位二進(jìn)制代碼 m2n,編碼：用文字、符號(hào)或數(shù)碼表示特定

2、的對(duì)象。,4.2 編碼器,邏輯功能：任何一個(gè)輸入端接低電平時(shí)，三個(gè)輸出端有一組對(duì)應(yīng)的二進(jìn)制代碼輸出,（一）二進(jìn)制編碼器,將輸入信號(hào)編成二進(jìn)制代碼的電路,（1）二十進(jìn)制編碼器,十個(gè)按鍵8421碼編碼器功能表,（2）優(yōu)先編碼,二-十進(jìn)制（9-4）優(yōu)先編碼器74hc147,二-十進(jìn)制（9-4）優(yōu)先編碼器74hc147功能表,利用編碼器的使能端來(lái)實(shí)現(xiàn)擴(kuò)展。 如74148是8-3線編碼器，只能對(duì)8條輸入線進(jìn)行編碼，但如要對(duì)16條輸入線進(jìn)行編碼，則可以用兩塊74148進(jìn)行編碼，編碼輸出4位二進(jìn)制碼的優(yōu)先編碼器。,（3）編碼器的擴(kuò)展,74148的擴(kuò)展,串行擴(kuò)展實(shí)現(xiàn)的16線4線優(yōu)先編碼器,將n個(gè)輸入轉(zhuǎn)換成對(duì)應(yīng)

3、的m個(gè)輸出的過(guò)程。 m2n 類(lèi)型：全部譯碼和部分譯碼； 二進(jìn)制譯碼和代碼譯碼器。,4.3 譯碼器及數(shù)碼顯示電路,4.3.1 二進(jìn)制譯碼器,二進(jìn)制譯碼器輸入輸出滿(mǎn)足：m=2n,38譯碼器74ls138,en = 1（ ）,en=0 ，禁止譯碼，輸出均為,使能端,輸 出端,輸入端,74138集成譯碼器的功能表,譯碼功能：根據(jù)輸出引腳哪一條線有效，就可知道具體輸入的二進(jìn)制代碼是哪一種組合。,想一想：10位地址輸入線最多可以表示多少種不同的地址，10根輸入線的二進(jìn)制數(shù)譯碼器的輸出線為多少？可否采用某種傳輸方式來(lái)減少輸出線數(shù)？,從真值表可得輸出邏輯函數(shù)表達(dá)式為：,從表達(dá)式中可知每一個(gè)輸出相當(dāng)于是3變量的

4、全部最小項(xiàng)取反。有些譯碼器其每一個(gè)輸出直接就是最小項(xiàng)的形式。,例31：用譯碼器實(shí)現(xiàn)電視頻段的選擇。電視信號(hào)通常分為三個(gè)頻段：vl、vh和u。如選中一個(gè)頻段，則由相應(yīng)的輸出端輸出12v電壓給后面的電路。,2、二十進(jìn)制譯碼器（又稱(chēng)bcd譯碼器）,二十進(jìn)制譯碼器是輸入編碼是bcd碼，輸出有10根引線與輸入10個(gè)bcd編碼對(duì)應(yīng)。 bcd碼有多種，對(duì)應(yīng)著多種譯碼器，常用的是8421bcd譯碼器。 bcd碼譯碼器都有4個(gè)輸入端，10個(gè)輸出端，常稱(chēng)之為 410線譯碼器,也是一種唯一地址譯碼器。,8421bced譯碼器74hc42,8421bced譯碼器74hc42真值表,3.唯一地址譯碼器的應(yīng)用,計(jì)算機(jī)系統(tǒng)

5、中利用譯碼器選通器件示意圖,4七段數(shù)字顯示譯碼器,在數(shù)字系統(tǒng)中計(jì)數(shù)器、定時(shí)器、數(shù)字電壓表等方面，需要將表示數(shù)字信息的二進(jìn)制數(shù)以人們習(xí)慣的十進(jìn)制數(shù)形式顯示出來(lái)，以便查看，因此，數(shù)字顯示電路是許多數(shù)字設(shè)備不可缺少的部分。數(shù)字顯示電路通常由譯碼器、驅(qū)動(dòng)器和顯示器等部分組成。,脈沖信號(hào),計(jì)數(shù)器,譯碼器,驅(qū)動(dòng)器,顯示器,（1）數(shù)碼顯示器件,數(shù)碼顯示器件種類(lèi)繁多，其作用是用以顯示數(shù)字和符號(hào)。用于十進(jìn)制數(shù)的顯示，目前使用較多的是分段式顯示器。如圖4.9是七段顯示器顯示字段布局及字形組合。,七段顯示器主要有熒光數(shù)碼管和半導(dǎo)體顯示器、液晶數(shù)碼顯示器。半導(dǎo)體（發(fā)光二極管）顯示器是數(shù)字電路中比較方便使用的顯示器。它

6、有共陽(yáng)極和共陰極兩種接法，如圖所示。,（1）數(shù)碼顯示器件,(2)數(shù)字顯示譯碼器,數(shù)字顯示譯碼器將bcd代碼譯成數(shù)碼管顯示字所需要的相應(yīng)高、低電平信號(hào)，使數(shù)碼管顯示出bcd代碼所表示的對(duì)應(yīng)十進(jìn)制數(shù)，這是一種代碼譯碼器。 74hc4511是8421bcd碼七段顯示譯碼器。,74hc511與顯示器的連接示意圖，如圖所示。,想一想：,1電梯樓層顯示電路，按動(dòng)標(biāo)有1、2、3、4、5、6、7、8的其一按鍵時(shí)，為什么可顯示相應(yīng)的數(shù)字？根據(jù)你的知識(shí)嘗試解析其原理。 2計(jì)算機(jī)內(nèi)字符是如何保存和顯示？字符的代碼與字形是否相同？字庫(kù)是什么？字庫(kù)存放的是字符的代碼還是字形？,在多個(gè)通道中選擇其中的某一路，或 個(gè)信息中

7、選擇其中的某一個(gè)信息傳送或加以處理，,將傳送來(lái)的或處理后的信息分配到各通道去。,數(shù)據(jù)選擇器,數(shù)據(jù)分配器,多輸入,一輸出,選擇,一輸入,多輸出,分配,4.4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器,1、數(shù)據(jù)分配器,(1)數(shù)據(jù)分配器的邏輯功能,數(shù)據(jù)分配器有一根輸入線，n根地址線(又稱(chēng)為選擇控制線)和2n根輸出線。根據(jù)n個(gè)選擇變量的不同代碼組合來(lái)選擇輸入數(shù)據(jù)從哪個(gè)輸出通道輸出。,(a) 方框圖 （b）用譯碼器實(shí)現(xiàn)分配器 （c)邏輯符號(hào),一輸入,多輸入出,(2)數(shù)據(jù)分配器的實(shí)現(xiàn)電路,有2n根輸入線，n根選擇控制線和一根輸出線。根據(jù)n個(gè)選擇變量的不同代碼組合，在2n個(gè)不同輸入中選一個(gè)送到輸出。,2.數(shù)據(jù)選擇器,(1)數(shù)

8、據(jù)選擇器的邏輯功能,(2)數(shù)據(jù)選擇器的實(shí)現(xiàn)電路,數(shù)據(jù)選擇器的主體電路一般是與或門(mén)陣列（也有用傳輸門(mén)開(kāi)關(guān)和門(mén)電路混合組合而成的）。,可見(jiàn)，輸出y取決于選擇變量s1s0的不同組合。當(dāng)s1s0=00時(shí)，y=d0；當(dāng)s1s0=01時(shí)，y=d1；當(dāng)s1s0=10時(shí)，y=d2；當(dāng)s1s0=11時(shí)，y=d3。,四路選擇器,數(shù)據(jù)選擇器在智能小區(qū)的應(yīng)用,(3)數(shù)據(jù)選擇器和分配器的應(yīng)用,由譯碼器連 成的數(shù)據(jù) 分配器,0 0 0,0,1,1,0,譯碼,禁止譯碼,0,1,傳送端,接收端,設(shè)1位數(shù)值比較器輸入1位二進(jìn)制數(shù)為a、b。當(dāng)a大于b時(shí)，對(duì)應(yīng)輸出yab為高電平； 當(dāng)ab=1表示，當(dāng)前的中斷請(qǐng)求對(duì)象級(jí)別比現(xiàn)行處理的

9、事件級(jí)別高，計(jì)算機(jī)必須暫停當(dāng)前的事件處理轉(zhuǎn)而響應(yīng)新的中斷請(qǐng)求。 如果ab=0表示，則表示中斷請(qǐng)求對(duì)象級(jí)別比現(xiàn)行處理的事件級(jí)別低，比較器不發(fā)出中斷信號(hào)，直到計(jì)算機(jī)處理完當(dāng)前的事件后再將現(xiàn)行狀態(tài)寄存器中的狀態(tài)清除，轉(zhuǎn)向?yàn)閯e的低級(jí)中斷服務(wù)。,4.6.1半加器 半加器可如組合邏輯電路分析的例3.1中介紹的用與非門(mén)組成，也可以如圖 (a)由異或門(mén)及與門(mén)組成。,4.6 加法器,4.6.2全加器,11位全加器,全加器：進(jìn)行加數(shù)、被加數(shù)和低位來(lái)的進(jìn)位信號(hào)相加，并根據(jù)求和結(jié)果輸出該位的進(jìn)位信號(hào)。,據(jù)3個(gè)二進(jìn)制數(shù)相加及加法規(guī)則，不難列出全加器的真值表。表中ai、bi為兩個(gè)1位二進(jìn)制數(shù)，ci是低位的進(jìn)位數(shù)，si為全

10、加和，ci+1是向相鄰高位的進(jìn)位數(shù)。,據(jù)表可得si和ci+1的邏輯表達(dá)式：,由表達(dá)式畫(huà)出全加器的邏輯圖和邏輯符號(hào)，如下圖所示。,用多個(gè)全加器可以組成多位二進(jìn)制加法器，它是最基本的算術(shù)運(yùn)算單元。例如它可以作加法運(yùn)算。在計(jì)算機(jī)中用補(bǔ)碼可以做減法運(yùn)算，把乘法轉(zhuǎn)化為連續(xù)的加運(yùn)算，把除法轉(zhuǎn)換為減法，再將減法轉(zhuǎn)換為補(bǔ)碼用加法來(lái)完成運(yùn)算。,2多位加法器,（3）加法器的應(yīng)用,四位全加器構(gòu)成的二進(jìn)制加法器。加數(shù)，被加數(shù)分別存放在a，b兩個(gè)變量寄存器，數(shù)據(jù)可以來(lái)源于各種方式或是上一級(jí)運(yùn)算器或是計(jì)算機(jī)的存儲(chǔ)單元，進(jìn)行的是加法運(yùn)算還是減法運(yùn)算則決定于所送入a，b寄存器本身的性質(zhì)，由它們是原碼還是反碼所決定。,(4)集

11、成加法器的應(yīng)用。,（1）加法器級(jí)聯(lián)實(shí)現(xiàn)多位二進(jìn)制數(shù)加法運(yùn)算,圖(a)所示74283是一種典型的集成加法器。一片74283只能進(jìn)行4位二進(jìn)制數(shù)的加法運(yùn)算，將多片74283進(jìn)行級(jí)聯(lián)，就可擴(kuò)展加法運(yùn)算的位數(shù)。,（2）用74283構(gòu)成一位8421bcd碼加法器。,本單元學(xué)習(xí)指導(dǎo),編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器加法器、數(shù)值比較器等是常用的組合電路器件。 編碼器主要是實(shí)現(xiàn)把一些數(shù)字、符號(hào)、文字等用二進(jìn)制代碼表示的器件。譯碼器相當(dāng)于是編碼器的逆過(guò)程。數(shù)據(jù)選擇器、數(shù)據(jù)分配器主要用于數(shù)據(jù)的傳送，從而實(shí)現(xiàn)數(shù)據(jù)點(diǎn)對(duì)點(diǎn)的傳送和數(shù)據(jù)傳送的并行-串行的轉(zhuǎn)換。數(shù)值比較器由于其可以比較數(shù)值的大小從而應(yīng)用于一些判斷電路

12、。加法器是cpu的核心器件，可以完成加法和減法的運(yùn)算。,中規(guī)模集成電路大多數(shù)都設(shè)置了附加的控制端（或稱(chēng)使能端、選通輸入端、片選端、禁止端等）。這些控制端既可用于控制電路的狀態(tài)（工作或禁止），又可作為輸出信號(hào)的選通輸入端，還能用作輸入信號(hào)的一個(gè)輸入端以擴(kuò)展電路功能。 設(shè)計(jì)組合邏輯電路時(shí)應(yīng)盡量選用集成電路。要掌握查集成電路參數(shù)的方法。使用中規(guī)模集成電路來(lái)實(shí)現(xiàn)組合邏輯電路時(shí)，方法與使用小規(guī)模集成電路基本一樣。,本單元學(xué)習(xí)指導(dǎo),實(shí)驗(yàn)四 編碼、譯碼和顯示驅(qū)動(dòng)電路綜合實(shí)驗(yàn),一、實(shí)驗(yàn)?zāi)康?熟悉編碼器、七段譯碼器、led和數(shù)據(jù)選擇器等中規(guī)模集成電路的典型應(yīng)用。,二、實(shí)驗(yàn)儀器及器件,1數(shù)字實(shí)驗(yàn)箱 2bcd碼（94線）優(yōu)先編碼器74hc147 1塊 3七段譯碼器74hc4511 1塊 4共陰極led 1塊 56反相器74ls04 2塊 62輸入四或門(mén)74ls32 1塊,三、實(shí)驗(yàn)內(nèi)容,1bcd碼編譯碼顯示電路,右圖所示是bcd碼編碼器和七段譯碼顯示電路的框圖。按框圖意示的邏輯要求選用適合的器件連接好（提示：其中bcd編碼器可選用94線優(yōu)先編碼器74hc147，七段譯碼顯示可選用74hc4511構(gòu)成的led顯示電路。選用各器件時(shí)要注意級(jí)連間輸入、輸出的有效電平要一致，否