1、FPGA應用,器件 知識,內(nèi)容安排,CPLD/FPGA概述 CPLD簡介 Xilinx FPGA結(jié)構(gòu)介紹 Altera FPGA簡介 其它,數(shù)字IC分類,可編程器件(PLD),簡單PLD PROM:與陣列固定，或陣列可編程，輸出不可編程 PLA:與陣列可編程，或陣列固定，輸出不可編程 PAL:與、或陣列可編程，輸出不可編程 GAL:與、或陣列可編程，輸出宏單元可編程 CPLD:復雜可編程邏輯器件 FPGA：現(xiàn)場可編程門陳列,可編程器件的發(fā)展過程,PROM,可編程器件的發(fā)展過程,PAL,可編程器件的發(fā)展過程,GAL,PLD基本結(jié)構(gòu),F1 = ABC+ABC,F2 = AB+ABC,PLD基本結(jié)構(gòu)

2、,可編程與或組合邏輯,可編程時序邏輯,可編程I/O,CPLD結(jié)構(gòu),FPGA應用,隨機邏輯,替代小規(guī)模邏輯芯片 原型設(shè)計,驗證 計算引擎 快速仿真 可重配置硬件 小批量生產(chǎn),Xilinx CPLD/FPGA系列,Xilinx FPGA當前主流產(chǎn)品分類,Xilinx產(chǎn)品型號,XC(n)(C)(m.m)(E) (C)：系列 S：Spartan V：Virtex;VP：Virtex Pro;VPX：Virtex Pro X; (n)：代 2,3. (m.m)：編號 (E)：子系列型 E:面向門邏輯 L:面向低功耗,Xilinx產(chǎn)品型號(Spartan-3),Xilinx產(chǎn)品型號(Virtex-4LX)

3、,Spartan系列結(jié)構(gòu),Spartan系列結(jié)構(gòu)組成,可配置模塊(CLB) 輸入/輸出接口模塊(IOB) BlockRAM 數(shù)字鎖向環(huán)(DLL),可配置模塊(CLB),每個CLB包括2個Slices 每個Slice包括2個LUT、2個觸發(fā)器及相關(guān)邏輯 邏輯單元(LC)：CLB基本結(jié)構(gòu)； 4輸入函數(shù)發(fā)生器(4輸入LUT，161bit同步RAM或移位寄存器) 存儲邏輯：D觸發(fā)器或鎖存器 進位控制邏輯,Slice結(jié)構(gòu),LUT結(jié)構(gòu),IOB結(jié)構(gòu),可編程延時(Programmable Delay) 可編程輸出緩沖器 可編程輸入緩沖器 偏置和ESD網(wǎng)絡(luò) 內(nèi)部基準 到下一個I/O的連接 到另一Bank Vre

4、f輸入端的連接 I/O到封裝腳的連接,IOB結(jié)構(gòu),Bank分布,BlockRAM,同步雙端口RAM 可實現(xiàn)FPGA內(nèi)部大容量數(shù)據(jù)存儲,可編程互連網(wǎng)絡(luò),數(shù)字延遲鎖向環(huán)(DLL),時鐘控制 比PLL鎖向性能穩(wěn)定，相為偏移不累加 應用： 消除分布延遲 倍頻、分頻、移相,Virtex系列結(jié)構(gòu),CLB：4個Slice結(jié)構(gòu) IOB BlockRAM 數(shù)字時鐘管理器(DCM) 乘法器,CLB,IOB,乘法器,乘法器,A17:0,B17:0,P35:0,Virtex-II Pro系列,PowerPC405處理器模塊 RocketIOMGT(多Gbit收發(fā)器) CLB IOB DCM BlockRAM 乘法器,

5、Virtex-IIPro版圖,PowerPC405處理器模塊,PowerPC405 硬核 OCM控制器與接口：硬核與BlockRAM接口 時鐘/控制接口邏輯 CPU-FPGA接口 PLB：處理器局部總線(ISBRAM、DSBRAM) DCR：設(shè)備控制寄存器接口 OCM：與FPGA內(nèi)部BlockRAM連接 EIC：外部中斷接口 CPM：時鐘電源管理 初始化接口，調(diào)試接口,RocketIO MGT(多Gbit收發(fā)器),速率可調(diào)全雙工串行收發(fā)器，速度800Mbps3.12Gbps 串行差分信號可調(diào),嵌入式FPGA(Virtex II Pro),內(nèi)嵌4個PowerPC405 CPU硬核 深埋式應用 復

6、雜嵌入式應用,深埋式應用,BlockRAM,數(shù)據(jù)處理,BlockRAM,PowerPC405,深埋式應用,結(jié)構(gòu)特點： CPU不與外界接口 CPU與FPGA構(gòu)造邏輯關(guān)聯(lián) 使用片內(nèi)BlockRAM作訪問存儲區(qū) 片外信息訪問由構(gòu)造邏輯處理 應用特點： 內(nèi)部復雜邏輯控制 數(shù)據(jù)包處理,復雜嵌入式應用,Altera FPGA系列,Altera產(chǎn)品型號,EP(n)(C1)(C2)(m.m) (n)：系列代，1、2、3 (C1):系列 C:Cyclone S:Stratix,Stratix-II M:Mercury (C2):子系列 L: E:擴展 (m.m)：編號,Cyclone-II,Stratix-II

7、I,嵌入式FPGA,SOPC：Nios,NiosII Cyclone,Stratix系列均支持 NiosII 32位軟核處理器 6級流水線 最高266M主頻 完整的開發(fā)工具集,CPLD vs FPGA,CPLD vs FPGA,FPGA vs CPLD,集成度 FPGA可以達到比 CPLD更高的集成度 ,同時也具有更復雜的布線結(jié)構(gòu)和邏輯實現(xiàn) 適合結(jié)構(gòu) FPGA更適合于觸發(fā)器豐富的結(jié)構(gòu) ,而 CPLD更適合于觸發(fā)器有限而積項豐富的結(jié)構(gòu) 編程 CPLD通過修改具有固定內(nèi)連電路的邏輯功能來編程, FPGA主要通過改變內(nèi)部連線的布線來編程 ; FPGA可在邏輯門下編程 ,而 CPLD是在邏輯塊下編程

8、,在編程上 FPGA比 CPLD具有更大的靈活性,FPGA vs CPLD,使用方便性 CPLD比 FPGA要好。 CPLD的編程工藝采用 E2或FASTFLASH技術(shù) ,無需外部存儲器芯片 ,使用簡單 ,保密性好。而基于 SRAM編程的FPGA,其編程信息需存放在外部存儲器上 ,需外部存儲器芯片 ,且使用方法復雜 ,保密性差,FPGA vs CPLD,編程方式 目前的 CPLD主要是基于E2 PROM或 FLASH存儲器編程 ,編程次數(shù)達 1萬次。其優(yōu)點是在系統(tǒng)斷電后 ,編程信息不丟失。CPLD又可分為在編程器上編程和在系統(tǒng)編程 (ISP) CPLD兩種。 FPGA大部分是基于 SRAM編程

9、 ,其缺點是編程數(shù)據(jù)信息在系統(tǒng)斷電時丟失 ,每次上電時 ,需從器件的外部存儲器或計算機中將編程數(shù)據(jù)寫入 SRAM中。其優(yōu)點是可進行任意次數(shù)的編程 ,并可在工作中快速編程 ,實現(xiàn)板級和系統(tǒng)級的動態(tài)配置 ,因此可稱為在線重配置的 PLD或可重配置硬件,Xilinx FPGA配置,外部配置 FPGA布線邏輯存儲在配置芯片中 FPGA工作時，從配置芯片中讀取配置信息，產(chǎn)生工作邏輯 外部配置芯片類型 PROM Flash MCU,FPGA配置工作方式,JTAG Parallel:并口 Master Serial模式：讀取串行PROM數(shù)據(jù)在線配置，配置時鐘在FPGA內(nèi)部 Slave Serial模式：配置

10、時鐘由外部提供 Master Select MAP模式：讀取串行PROM Slave Select MAP模式：其它可編程MCU支持,全球主要FPGA廠商,Xilinx: FPGA的發(fā)明者，老牌PLD公司，是最大可編程邏輯器件供應商之一。產(chǎn)品種類較全，主要有：XC9500/4000，Coolrunner ，Spartan, Vertex 。開發(fā)軟件為：ISE9.1i 。通常來說，在歐洲用Xilinx的人多，在日本和亞太地區(qū)用ALTERA的人多，在美國則是平分秋色。全球PLD/FPGA產(chǎn)品60%以上是由Altera和Xilinx提供的?？梢灾vAltera和Xilinx共同決定了PLD技術(shù)的發(fā)展方向。,全球主要FPGA廠商, 九十年代以后發(fā)展很快，是最大可編程邏輯器件供應商之一。主要產(chǎn)品有：MAX3000/7000,Cyclone,Stratix。普遍認為其開發(fā)工具QuartusII提供了對系列芯片的最好支持。,全球主要FPGA廠商, Lattice是ISP技術(shù)的發(fā)明者,ISP(In System