1、a,第 1 頁,數(shù) 字 電 子 技 術(shù) 自 測(cè) 練 習(xí),第 2 章 門電路,a,第 2 頁,數(shù)字電子技術(shù) 第 2 章 門電路 單項(xiàng)選擇題,1、如果將TTL與非門作非門使用，則多余輸入端的處理方法為 ( ) 。,與非門的輸入端為相與邏輯關(guān)系。 依邏輯式 A 1 = A ，多余輸入端應(yīng)為邏輯1，即接高電平。,a,第 3 頁,數(shù)字電子技術(shù) 第 2 章 門電路 單項(xiàng)選擇題,2、圖示電路中均為CMOS門， 多余輸入端接錯(cuò)的是 ( ) 。,各門輸出端所標(biāo)示的關(guān)系式是所要求實(shí)現(xiàn)的邏輯關(guān)系。 圖A，實(shí)際輸出邏輯表達(dá)式為 。 圖B， CMOS門的輸入端不允許懸空，電路不能正常工作。 圖C，實(shí)際輸出邏輯表達(dá)式為

2、。 圖D，實(shí)際輸出邏輯表達(dá)式為 。,a,第 4 頁,數(shù)字電子技術(shù) 第 2 章 門電路 單項(xiàng)選擇題,3、下列各種門中，輸入端、輸出端可以互換使用的是 ( ) 。,a,第 5 頁,數(shù)字電子技術(shù) 第 2 章 門電路 單項(xiàng)選擇題,4、下列各種門中，輸入信號(hào)即可以是數(shù)字信號(hào)又可以是模擬信號(hào) 的是 ( ) 。,a,第 6 頁,數(shù)字電子技術(shù) 第 2 章 門電路 單項(xiàng)選擇題,5、如圖所示OC門組成的電路，可等效為( ) 。,由圖示電路寫出輸出邏輯表達(dá)式并變形： 輸出函數(shù)和輸入變量為與或非邏輯關(guān)系。,a,第 7 頁,數(shù)字電子技術(shù) 第 2 章 門電路 單項(xiàng)選擇題,6、圖示均為TTL門，能實(shí)現(xiàn)表達(dá)式所要求邏輯功能的

3、是 ( ) 。,圖A，接10k電阻的輸入端為邏輯1，輸出邏輯表達(dá)式為 ，和所要求的邏輯功能相同。 圖B，接10k電阻的輸入端為邏輯1，輸出邏輯表達(dá)式為 。 圖C，接地的輸入端為邏輯0，輸出邏輯表達(dá)式為 。 圖D， 輸出邏輯表達(dá)式為 。,a,第 8 頁,數(shù)字電子技術(shù) 第 2 章 門電路 單項(xiàng)選擇題,7、圖示為CMOS與或非門，輸出邏輯表達(dá)式為 ( ) 。,接 VDD 的輸入端為邏輯 1；因 MOS 門的輸入電流為 0，接100k 電阻的輸入端為邏輯 0。 輸出邏輯表達(dá)式為,a,第 9 頁,數(shù)字電子技術(shù) 第 2 章 門電路 單項(xiàng)選擇題,8、圖示電路中均為CMOS門，輸出邏輯表達(dá)式為 ( ) 。,當(dāng)

4、C= 0時(shí)，傳輸門TG為高阻態(tài)輸出，后邊 CMOS或非門的一個(gè)輸入端相當(dāng)于懸空，是不允許的。,a,第 10 頁,數(shù)字電子技術(shù) 第 2 章 門電路 單項(xiàng)選擇題,9、圖示電路中均為CMOS門，輸出邏輯表達(dá)式為 ( ) 。,由各門的邏輯功能有 時(shí)， ； 時(shí)， 。 即 。,a,第 11 頁,數(shù)字電子技術(shù) 第 2 章 門電路 單項(xiàng)選擇題,10、圖示各門電路，能實(shí)現(xiàn)真值表所要求功能的是 ( ) 。,a,第 12 頁,數(shù)字電子技術(shù) 第 2 章 門電路 單項(xiàng)選擇題,11、OC門組成的電路如圖所示，其輸出邏輯表達(dá)式為 ( ) 。,圖中2個(gè)OC與非門輸出端并聯(lián)，外接電阻和電源，為正確的連接方式。上邊門的輸出邏輯表

5、達(dá)式為 ，下邊門的輸出邏輯表達(dá)式為 ，“線與”得輸出函數(shù)邏輯表達(dá)式：,a,第 13 頁,數(shù)字電子技術(shù) 第 2 章 門電路 單項(xiàng)選擇題,12、 下列邏輯門中，可以實(shí)現(xiàn)“線與”邏輯的門是 ( ) 。,“線與”是指不用與門電路，而是通過將幾個(gè)門的輸出端并聯(lián)實(shí)現(xiàn)邏輯與關(guān)系。只有OC 門才可無條件的將幾個(gè)門的輸出端并聯(lián)。,a,第 14 頁,數(shù)字電子技術(shù) 第 2 章 門電路 填空題,1、 門是一種輸出端允許相互連接的特殊 TTL 門電路， 將多個(gè)這種門的輸出端連接在一起，其總的輸出為各個(gè)門輸出的邏輯 與，這樣實(shí)現(xiàn)的邏輯與稱為 。,OC門 線與,OC門，即集電極開路門，其內(nèi)部電路輸出級(jí)晶體管為集電極開路形式

6、。 幾個(gè)OC門的輸出端連接在一起，在輸出端即內(nèi)部電路的輸出級(jí)晶體管集電極外接一個(gè)電源和電阻，以保證輸出級(jí)晶體管正常工作，其總的輸出為各個(gè)門輸出的邏輯與，這種不用與門電路所實(shí)現(xiàn)的邏輯與稱為“線與”。,a,第 15 頁,數(shù)字電子技術(shù) 第 2 章 門電路 填空題,2、三態(tài)門除了“0”或“1”兩種輸出狀態(tài)外，還具有高阻輸出的第三 態(tài)即 態(tài)，此時(shí)三態(tài)門輸出端與其它電路的連接相當(dāng)于 。,高阻 斷開,三態(tài)門有三種輸出狀態(tài)，即輸出高電平（邏輯1）、輸出低電平（邏輯0）、輸出高阻態(tài)。 高阻態(tài)輸出時(shí)，門的輸出端和內(nèi)部相當(dāng)于斷開。,a,第 16 頁,數(shù)字電子技術(shù) 第 2 章 門電路 填空題,3、除了三態(tài)門 ， 也有

7、高阻輸出狀態(tài) 。,CMOS傳輸門,a,第 17 頁,數(shù)字電子技術(shù) 第 2 章 門電路 填空題,4、在三態(tài)門、OC門和CMOS傳輸門中，需在輸出端外接電源和電阻 的是 。,OC門,OC門，即集電極開路門，其內(nèi)部電路輸出級(jí)晶體管為集電極開路形式。 使用OC門時(shí)，需在輸出端即內(nèi)部電路的輸出級(jí)晶體管集電極外接電源和電阻，以保證輸出級(jí)晶體管正常工作。,a,第 18 頁,數(shù)字電子技術(shù) 第 2 章 門電路 填空題,5、 能保證有多余輸入端的任何邏輯門電路工作邏輯正確的多余輸入端處理方法是 。,和一個(gè)使用的輸入端并聯(lián),處理多余輸入端時(shí)，將各種門分為“輸入端為相與關(guān)系”和“輸入端為相或關(guān)系”兩大類型。 “輸入端為相與關(guān)系”門，多余輸入端處理方法： 依 A1 = A ，多余輸入端