數字電子技術基礎第四版_第1頁
數字電子技術基礎第四版_第2頁
數字電子技術基礎第四版_第3頁
數字電子技術基礎第四版_第4頁
數字電子技術基礎第四版_第5頁
已閱讀5頁，還剩28頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、數字電子技術基礎(第4版)教育課件遼寧石化大學楊雅杰，聯系地址：遼寧石化大學電氣和電子教育郵政編碼：11301電子郵件：聯系電話：(0413) 686571，第8章可編程邏輯設備，第8章可編程邏輯設備(PLD，PLD)數字集成電路在功能上分為一般型、專用型兩類。2.PLD的特征是按通用設備生產的，而邏輯功能是由用戶編程設置的。數字系統，第二，PLD開發(fā)和分類PROM是最早的PLD PAL可編程邏輯陣列FPLA現場可編程陣列邏輯GAL通用陣列邏輯EPLD可編程邏輯單元FPGA現場可編程門陣列ISP-PLD系統可編程PLD，第三，LSI中使用的邏輯圖符號，8.2 FPLA，組合和第二，編程設備出廠

2、時，所有交叉點均包括熔斷器，第三，PAL輸出電路結構和反饋形式，第一，專用輸出結構，用途：生成組合邏輯電路，2?？删幊梯斎?輸出結構，用途：組合邏輯電路，用于將輸出用作輸入的總線連接的三態(tài)控制，3 .寄存器輸出結構，用途：生成順序邏輯電路，4 .isoor輸出結構，順序邏輯電路也可以輕松反轉“and-or”輸出，5 .運算反饋結構，順序邏輯電路可以生成a、b的16種算術運算，邏輯運算，8.4通用陣列邏輯(GAL)，1，電路結構可編程“and”陣列固定，或“陣列可編程輸出電路OLMC，”IOB 2 .CLB 3 .互連資源4。SRAM，1 .IOB，可設置為輸入/輸出；輸入時可設置：同步(使用觸

3、發(fā)器)異步(不使用觸發(fā)器)，2 .CLB包含組合電路和觸發(fā)器，可以將許多CLB分組到較小的計時電路中，以構成大型系統3。互連資源，4 .SRAM分布式每個觸發(fā)器包括一個編程點控制，第二個，加載編程數據，將數據插入EPROM或PC并打開電源，然后直接啟動FPGA內部的時序控制邏輯電路，在將EPROM中存儲的數據讀取到FPGA中的SRAM中“加載”結束后，進入編程設置的運行狀態(tài)！每次停電時，SRAM中的數據都會消失然后重新加載任務，8.7 PLD編程，這些PLD必須脫機編程開發(fā)系統1，開發(fā)系統硬件：計算機程序員軟件：開發(fā)環(huán)境(軟件平臺)VHDL，Verilog真跡，表達式，電路邏輯圖主要特性*使用E2CMOS進程*對寫/清除控制電路和讀/寫脈沖發(fā)生電路進行集成*搓、寫和正常運行電壓(包括增壓電路)*無需從系統主板拔下插頭即可編程；2，低密度ISP-PLD基于GAL16V8進行搓ISP設備的編程接口

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論