1、1,1、時序邏輯電路概述 2、鎖存器,第十一講 時序邏輯電路（一）,2,第十一講 時序邏輯電路（一）,時序邏輯電路概述,一、時序邏輯電路的特點(diǎn)與組成,1. 時序邏輯電路的定義,電路在任一時刻的穩(wěn)態(tài)輸出，不僅取決于當(dāng)時的輸入，還與電路歷史的輸入有關(guān)。,3,第十一講 時序邏輯電路（一）,時序邏輯電路概述,輸入部分 外部輸入：X1 Xj 內(nèi)部輸入：Q1 Qj,輸出部分 外部輸出：Z1 Zk 內(nèi)部輸出：W1 Wm,記憶部分 激勵函數(shù)：W1 Wm 輸出： Q1 Qj,2. 時序電路組成,輸入信號,輸出信號,激勵信號,狀態(tài)信號,4,第十一講 時序邏輯電路（一）,時序邏輯電路概述,為了能夠分別表示狀態(tài)信號在

2、激勵信號作用之前與激勵信號作用之后的變化，把激勵信號作用之前的電路狀態(tài)稱為現(xiàn)態(tài)，記為Qn，或簡記為Q； 把激勵信號作用之后的電路狀態(tài)稱為次態(tài)，記為Qn+1。,5,第十一講 時序邏輯電路（一）,時序邏輯電路概述,二、時序電路的功能描述,1、方程組,6,第十一講 時序邏輯電路（一）,時序邏輯電路概述,例：一位串行二進(jìn)制加法器 .,輸出方程 ：S = f (A, B, Q),= AB Q,驅(qū)動方程：D = g (A, B, Q) = AB +BQ+AQ,狀態(tài)方程：Qn+1 = h (D, Q) = D = AB+BQ+AQ,7,第十一講 時序邏輯電路（一）,時序邏輯電路概述,2、狀態(tài)表,以圖形方式更

3、加直觀、形象地反映出時序電路的狀態(tài)、狀態(tài)數(shù)、狀態(tài)轉(zhuǎn)換的條件和轉(zhuǎn)換結(jié)果。,輸入信號組合,狀態(tài)數(shù),次態(tài)/輸出,8,第十一講 時序邏輯電路（一）,時序邏輯電路概述,3、狀態(tài)圖,4、時序圖,9,第十一講 時序邏輯電路（一）,時序邏輯電路概述,三、時序電路的分類,同步時序電路 電路中有統(tǒng)一的時鐘脈沖，電路狀態(tài)的轉(zhuǎn)換在 時鐘脈沖的特定時刻發(fā)生。簡稱同步電路。,異步時序電路 電路中沒有時鐘脈沖，或雖有時鐘脈沖但電路 狀態(tài)的轉(zhuǎn)換與時鐘脈沖不同步。簡稱異步電路 。,10,第十一講 時序邏輯電路（一）,時序邏輯電路概述,Mealy型時序電路 電路的輸出是輸入和現(xiàn)態(tài)的函數(shù)，即 Yi = fi (X1Xn , Q1

4、Qr ) 。,Moore型時序電路 電路的輸出僅僅是現(xiàn)態(tài)的函數(shù), 即 Yi = fi (Q1 Qr ) 。,11,第十一講 時序邏輯電路（一）,時序電路記憶單元,鎖存器（latch）和觸發(fā)器（flip- flop）都是具有記憶功能的基本邏輯單元。由于它們具有兩個穩(wěn)定的狀態(tài)，因此又稱為雙穩(wěn)態(tài)電路（0態(tài)和1態(tài)）。,把有效輸入信號作用之前的電路狀態(tài)稱為現(xiàn)態(tài)，用Qn或Q表示，把有效輸入信號作用之后的電路狀態(tài)稱為次態(tài)，用Qn+1表示。,鎖存器與觸發(fā)器的區(qū)別是：鎖存器利用電平控制數(shù)據(jù)的輸入，而觸發(fā)器則利用時鐘脈沖或時鐘脈沖的邊沿控制數(shù)據(jù)的輸入。,12,第十一講 時序邏輯電路（一）,時序電路記憶單元RS鎖存

5、器,1. 工作原理,R=1、S=1,狀態(tài)不變,13,第十一講 時序邏輯電路（一）,時序電路記憶單元RS鎖存器,0,1,1,0,無論初態(tài)Q n為0或1，鎖存器的次態(tài)為為1態(tài)。 信號消失后新的狀態(tài)將被記憶下來。,R=1、S=0,置1（低電平有效，S0，SET）,14,第十一講 時序邏輯電路（一）,時序電路記憶單元RS鎖存器,0,1,1,0,無論初態(tài)Q n為0或1，鎖存器的次態(tài)為0態(tài)。 信號消失后新的狀態(tài)將被記憶下來。,R=0 、 S=1,置0（低電平有效，R0，RESET）,15,第十一講 時序邏輯電路（一）,時序電路記憶單元RS鎖存器,1,0,0,1,S=0 、 R=0,無論初態(tài)Q n為0或1，

6、觸發(fā)器的次態(tài) 、 都為0 。,狀態(tài)不確定,約束條件: S+R = 1,當(dāng)S、R 同時回到1時，由于兩個與非門的延遲時間無法確定，使得觸發(fā)器最終穩(wěn)定狀態(tài)也不能確定。,觸發(fā)器的輸出既不是0態(tài)，也不是1態(tài),16,第十一講 時序邏輯電路（一）,時序電路記憶單元RS鎖存器,17,第十一講 時序邏輯電路（一）,時序電路記憶單元RS鎖存器,R S = 0 1,Qn+1= 0 R：置0端,R S = 1 1,Qn+1= Q 狀態(tài)保持,R S = 1 0,Qn+1= 1 S：置1端,R S = 0 0,（1）門1、門2輸出都為1，破壞互補(bǔ)； （2）低電平撤消以后，狀態(tài)不確定。,18,第十一講 時序邏輯電路（一）

7、,時序電路記憶單元RS鎖存器,2. 功能描述,特性表,次態(tài)K圖,特性方程,狀態(tài)圖,19,第十一講 時序邏輯電路（一）,時序電路記憶單元RS鎖存器,設(shè)初態(tài)為0，即Q = 0,波形圖,R,Q,Q,20,第十一講 時序邏輯電路（一）,時序電路記憶單元RS鎖存器,設(shè)初態(tài)為1 ，即Q = 1,21,21,第十一講 時序邏輯電路（一）,時序電路記憶單元RS鎖存器,基本鎖存器的特點(diǎn)總結(jié),由于反饋線的存在，無論是復(fù)位還是置位，有效信號只需要作用很短的一段時間，即“一觸即發(fā)”,有兩個互補(bǔ)的輸出端，有兩個穩(wěn)定的狀態(tài),有復(fù)位（Q=0）、置位（Q=1）、保持原狀態(tài)三種功能, R為復(fù)位輸入端，S為置位輸入端，可以是低電

8、平有效，也可以是高電平有效，取決于鎖存器的結(jié)構(gòu),22,帶使能端的RS鎖存器,第十一講 時序邏輯電路（一）,在與非門構(gòu)成的R-S鎖存器基礎(chǔ)上加一級輸入引導(dǎo)門，便構(gòu)成了帶使能端的R-S鎖存器。,23,功能描述,特性表,次態(tài)K圖,特性方程,狀態(tài)圖,23,帶使能端的RS鎖存器,第十一講 時序邏輯電路（一）,24,24,帶使能端的RS鎖存器,第十一講 時序邏輯電路（一）,設(shè)Q = 0,波形圖舉例,25,25,帶使能端的RS鎖存器,第十一講 時序邏輯電路（一）,波形圖,不變,不變,不變,不變,不變,不變,置1,置0,置1,置0,不變,26,26,帶使能端的RS鎖存器,第十一講 時序邏輯電路（一）,主要特點(diǎn),（1）時鐘電平控制。在CP1期間接收輸入信號，CP0時狀態(tài)保持不變，與基本RS觸發(fā)器相比，對觸