1、集成電路設計技術與工具,第十二章 集成電路測試,內容提要,12.1 引言 12.2 集成電路測試信號連接方法 12.3 模擬集成電路測試方法 12.4 數(shù)字集成電路測試方法概述 12.5 數(shù)字集成電路的可測性設計 12.6 本章小結,12.1 引言,集成電路是當今發(fā)展最快的技術領域之一。隨著VLSI技術進入納米時代，電路日趨復雜，集成度日益增高，同時人們對集成電路的可靠性要求也越來越高，集成電路的測試技術也隨之得到了長足的發(fā)展，并成為保證其可靠性的決定性因素之一。 集成電路的測試方法主要分為模擬和數(shù)字兩大類集成電路的測試方法。當然還有一部分集成電路既有模擬部分又有數(shù)字部分，稱為混合信號集成電路

2、，這種電路的測試方法綜合了模擬和數(shù)字兩類集成電路測試方法。,12.2 集成電路測試信號連接方法,根據測試的目的，通常集成電路測試可以分為四種： 1）驗證測試。 2）生產測試。 3）老化測試。 4）成品檢測。,12.2 集成電路測試信號連接方法,通常的測試都會按照正在加工、晶圓和封裝后的步驟來進行，雖然在晶圓加工階段會針對器件參數(shù)做一些測試，但絕大部分的測試是在晶圓加工完成以后進行的。 在對晶圓進行的測試稱為在晶圓測試（中測），這種測試依靠探針臺（probe station）分選，將潛在的失效電路標記并分離，再經劃片和封裝進入封裝完畢的成品測試（成測）。,12.2.1 芯片在晶圓測試的連接方法,

3、芯片在晶圓測試需要在探針臺（測試臺）上進行 ，基本的探針臺主要由四部分組成： 1）載片部分。 2）接觸和調整部分。 3）顯微鏡部分。 4）控制部分。,12.2.1 芯片在晶圓測試的連接方法,載片部分根據晶圓的尺寸大小來設計，目前主流的載片臺有6英寸載片臺、8英寸載片臺和12英寸載片臺，載片臺的功能是用具有水平平面且可以旋轉的圓柱體金屬平面裝載晶圓或芯片，并利用真空吸盤將它固定 。 接觸和調整部分用來裝配和調整探針、探針陣列或探頭，通過裝配部分來固定探針卡，再利用調整部分來手動粗調以保持探針分布與晶圓上的芯片焊盤分布一致。,12.2.1 芯片在晶圓測試的連接方法,顯微鏡也包括一個位置調整裝置，以

4、便對待測芯片進行聚焦，操作人員利用顯微鏡來細微的調整晶圓上芯片焊盤與探針的相對位置，以便能使焊盤與探針接觸。 控制部分用來控制載片臺的移動、升降和旋轉，并可通過一些按鍵實現(xiàn)其他一些功能，如激活標記不合格芯片的標記筆（打點器），記錄晶圓上被測芯片數(shù)和合格與不合格芯片數(shù)及各自的坐標等信息等。,12.2.1 芯片在晶圓測試的連接方法,在一般的制造工藝中，焊盤的面積總是比較小的，為了將焊盤上的引腳引出來，就必須用到探針、探針陣列或探頭。 探針和探針陣列由于其阻抗比較高，抗干擾能力差，一般只用來測試低速芯片或高速芯片的直流參數(shù)。通常的探針都是以陣列或成組的形式應用在晶圓測試中，但是在某些實驗性的測試中，

5、則可利用單個可調節(jié)的探針，靈活的選擇接觸位置。,12.2.1 芯片在晶圓測試的連接方法,隨著集成電路設計水平的不斷提高，芯片的時鐘速度也在成倍增長，部分高速的芯片時鐘頻率已經達到GHz，若要在晶圓上測試這些高速芯片，就必須要用微波探針。共面波導結構的微波探針基本結構主要包括SMA同軸連接器、共面波導探頭和接頭體。,12.2.2 芯片成品測試的連接方法,對于封裝后的成品測試，既可以直接設計電路板通過電纜與測試機連接來測試（手動成測），也可以將測試系統(tǒng)與機械手相連，用機械手來替代中測時探針臺所做的分選工作（自動成測）。,12.3 模擬集成電路測試方法,模擬集成電路的測試方法遠比數(shù)字集成電路測試復雜

6、的多，難以從理論上做出分析和總結，出現(xiàn)的故障往往沒有規(guī)律可循。 但由于模擬集成電路的開發(fā)也已經經歷了半個多世紀的歷程，人們已經針對品種繁多的電路確定了測試方法，開發(fā)出了測試儀器，加上這些電路往往規(guī)模不大，對它們的測試還是大體明確的 ，主要包括了直流、交流和瞬態(tài)測試三個方面,12.3.1 直流工作點測試,一般而言，模擬集成電路首先要進行直流工作點測試，以判斷電路的工作點是否正確: 1）通過測量電壓源總電流，得到電路的靜態(tài)功耗。 2）使用測量設備測量電路輸入、輸出節(jié)點的偏置電壓或電路中各可觀測點的電壓值。比較電路中各關鍵節(jié)點的直流工作電壓值是否與仿真電壓值一致，從而判斷電路直流工作是否正常。 3）

7、輸入電壓掃描測試。以運算放大器的直流測試為例，為獲得運算放大器的輸入失調電壓，需要測量運算放大器的直流傳輸特性。這時，在電源電壓的作用下，可以在輸入端加一個連續(xù)可調的直流電壓源，逐點測試記錄輸出電壓值，然后再進行繪圖。,12.3.2 交流特性測試,模擬集成電路的交流特性測試相當于電路仿真中的AC分析，其輸入信號一般為頻率可變的正弦波。因此，一般的數(shù)?；旌蠝y試機除了具有采集測試數(shù)據的功能外，還能夠產生交流信號。此外，各種信號發(fā)生器或波形發(fā)生器也可以用于交流特性的測試。,12.3.3 瞬態(tài)特性測試,瞬態(tài)測試同樣需要各種信號發(fā)生器或波形發(fā)生器。進行電路瞬態(tài)特性測試時，通常在電路輸入端加一個電壓隨時間

8、變化的信號，然后用示波器、邏輯分析儀等儀器直接觀測電路的輸出波形，并可以測量輸出波形的信號幅度、周期、上升/下降時間等特性參數(shù)。,12.3.4 頻譜與噪聲測試,頻譜測通常采用頻譜分析儀進行測試。主要用于大信號放大電路諧波分量分析，確定其非線性失真；用于混頻器和調制解調器輸出波形分析，得到各混頻器輸出頻率分量的幅度；確定其混頻增益和待濾除分量的大??；用于振蕩器分析，確定輸出信號頻譜純度?？傊l譜測試用于各類大信號非線性電路的性能評估。 測試噪聲系數(shù)通常采用噪聲分析儀進行。主要用于低噪聲放大器和振蕩器的性能評估。,12.3.5 模擬集成電路測試實例,在大規(guī)模生產中，一個典型的模擬集成電路測試系統(tǒng)

9、如圖所示。 測試系統(tǒng)的各個板卡與儀器接口卡通過儀器總線連接；測試系統(tǒng)通過接口電纜與計算機連接；安裝有VC等高級語言的計算機通過用戶開發(fā)設計的程序控制儀器接口板來控制測試系統(tǒng)。系統(tǒng)的各類信號資源或通過矩陣或直接連接到被測電路。數(shù)?；旌蠝y試機主要對被測件進行直流測試、交流測試和其他一些功能的測試。,12.3.5 模擬集成電路測試實例,數(shù)模混合自動測試系統(tǒng)的測試程序開發(fā)和管理是通過用戶程序完成的，其程序開發(fā)流程一般可分為七個步驟 ：,測試程序開發(fā)流程,12.3.5 模擬集成電路測試實例,下面首先以一種低頻功率放大器的靜態(tài)工作電流測試為例，較為詳細地說明模擬集成電路自動測試的基本過程，然后簡要介紹輸出

10、功率、總諧波失真和電源抑制比的測試方法。,12.3.5 模擬集成電路測試實例,1）靜態(tài)工作電流測試 （1）分析測試要求 無論哪一種測試，首先要分析電路的具體測試要求。例如，該低頻功率放大器要求在指定的多個電源電壓和不同負載條件下測量其靜態(tài)電流，并且在實際電路測試過程不僅要記錄測試數(shù)據還要判斷測試結果是否符合相應的測試規(guī)范，對不符合要求的電路要進行篩選。,12.3.5 模擬集成電路測試實例,（2）設計測試電路板 要測量上述6組靜態(tài)電流數(shù)據需要有可變的電源電壓VDD和兩種不同的負載條件。 這樣當繼電開關K1斷開時，實現(xiàn)了無負載測試條件；當繼電開關K1合上，同時繼電開關K2指向右側時，則對應著兩個輸

11、出端口P5和P6間接8負載的測試條件。,12.3.5 模擬集成電路測試實例,（3）編寫測試程序 測試程序一般都采用VC（或VC）高級語言實現(xiàn)。測試程序是根據測試要求和測試方法進行編寫的。 電路的靜態(tài)工作電流測試方法是：電路控制端口P1接電源電壓使電路處于正常工作狀態(tài)，輸入端口P4接地（無輸入信號），電源端口P3接直流電壓，該端口的電流就是要求測量的低頻功率放大器靜態(tài)工作電流。,12.3.5 模擬集成電路測試實例,根據上述要求，無負載情況下的靜態(tài)電流測試程序示例如下： MYDLLAPI double IDD1(double* grpTestValue,short* pingrp) ; /初始化設

12、置等 hvforce_v ( 1,5,100); /P1端口接5V電源電壓 hvforce_v( 4,0,10);/ 輸入端口P4接地 set_rcbit(1);/ 繼電器開關K1斷開 hvforce_v(3,5,100);/ 電源上電 5V/ clr_rcbit( 1 ); /繼電器開關K1閉合 testvalue=hvmeasure_i(4); / 測idd/ ,12.3.5 模擬集成電路測試實例,（4）調試測試程序 按所有測試要求編寫好測試程序后，就可以在測試機系統(tǒng)環(huán)境下進行程序調試。同時還要進行測試機系統(tǒng)的初始化設置，例如設置各種測試規(guī)范等。 （5）測試靜態(tài)工作電流 完成上述過程后，就

13、可以對電路進行測試了。測試的方法是：當電路控制端口P1接電源電壓、輸入端口P4接地時，測端口P3，即電源電壓（VDD）端口的電流。根據表中列出的測試規(guī)范，當測試值在測試規(guī)范的范圍內時認為電路直流工作正常，否則為次品。,12.3.5 模擬集成電路測試實例,2）輸出功率測試（Po） 其測試方法是：電路控制端口P1接電源電壓、輸入端口接頻率為1kHz的正弦波，并且當負載為8時，正弦波幅度為2.236V；負載為4時，正弦波幅度為2V，測總諧波失真不超過1%的情況下電路輸出端口P5或P6的輸出功率。 3）總諧波失真測試（THD） 總諧波失真測試是指在輸出功率一定的條件下測試輸出波形的失真度。其測試方法是

14、：電路控制端口P1接電源電壓、輸入端口接頻率為1kHz的正弦波，并且當負載為8時，正弦波幅度為1.414V；負載為4時，正弦波幅度為1V，測量輸出波形的失真度。 4）電源抑制比測試（PSRR） 該項目是測量電路對電源波動的抑制能力，其測試方法是：電路控制端口P1接電源電壓、輸入端口接地，電源電壓上疊加一個幅度為200mV的正弦波，測量輸出端信號的均方值，然后用疊加信號的有效值除以該均方值后取dB值。,12.4 數(shù)字集成電路測試方法概述,大規(guī)模數(shù)字集成電路測試主要包括邏輯值測試和參數(shù)值測試兩個方面。數(shù)字電路測試的研究主要集中在基于電壓測量的邏輯值測試方法的研究。電壓測試的優(yōu)點是速度快，識別0、1

15、要求的精度不高?；陔妷簻y量的邏輯值測試方法已經成為目前測試數(shù)字集成電路的主流。 目前數(shù)字集成電路的測試主要還是依靠自動測試。所謂自動測試就是自動推導被測電路的測試向量，自動對被測電路的輸入加載測試激勵并回收其測試輸出的響應，通過分析測試響應來自動的給出電路的故障征兆并孤立故障。,12.4.1 數(shù)字集成電路測試的基本概念,數(shù)字集成電路測試的意義在于可以直觀地檢查設計的具體電路是否能像設計者要求的那樣正確地工作。 被測試的電路稱為被測器件（DUT：Device Under Test），產生被測電路測試向量的過程稱為測試生成（Test Generation），產生的測試向量又稱為測試圖形（Test

16、 Pattern）。 整個測試過程是通過自動測試設備（Automatic Test Equipment）對DUT施加測試圖形并捕獲和分析DUT的響應來實現(xiàn)的。,12.4.1 數(shù)字集成電路測試的基本概念,集成電路芯片的測試分為功能測試和參數(shù)測試，其中功能測試又分為兩種基本形式： 1）完全測試就是對芯片進行全部狀態(tài)和功能的測試，要考慮集成電路所有的可能狀態(tài)和功能，即使在實際應用中某些狀態(tài)并不會出現(xiàn)。 2）功能測試就是只對在集成電路設計之初所要求的運算功能或邏輯功能是否正確進行測試。,12.4.1 數(shù)字集成電路測試的基本概念,從測試的結果來看，所有的錯誤都表現(xiàn)為電路有故障。通常設計錯誤稱為設計故障，

17、制造錯誤、物理失效合稱為物理故障。 根據電路故障的穩(wěn)定性，可將故障劃分為永久性故障、間歇性故障和瞬時性故障。 在測試的時候，所有的故障都是通過邏輯值來確定的，邏輯故障映射了物理故障對系統(tǒng)的影響，在電路的模型中，邏輯功能和時序是分開的，因此邏輯故障主要包含了邏輯功能故障和邏輯時序故障。,12.4.2 故障模型和測試向量的生成,12.4.2.1故障模型 將物理故障轉化為邏輯故障有利于抽象地理解系統(tǒng)的故障，同時有些物理故障可以轉化為同一個邏輯故障，簡化了故障的復雜度。根據系統(tǒng)在某一時刻出現(xiàn)故障的個數(shù)，故障類型可分為單故障和多重故障。,12.4.2 故障模型和測試向量的生成,一般來說，在門級故障模型中

18、，通常認為元器件是無故障的，只有器件之間的互連可能發(fā)生問題。常見的互連問題有固定開路和固定短路，將其轉化為邏輯故障，主要有以下幾種： 1）單固定故障 單固定型故障主要反映電路中某根線上的信號不可控，即永遠運行在某一個固定值上。,12.4.2 故障模型和測試向量的生成,由圖可知，一個單固定故障包含了3個特征： （1）故障線永遠固定于某一個邏輯值。 （2）故障可以是一個門的輸入也可以是一個門的輸出。 （3）在某一時刻只能有一個故障。,12.4.2 故障模型和測試向量的生成,在單固定故障中，一個故障往往存在多個測試圖形。 上述A、B、C、D分別輸入0111、1111、1011 時可以檢測到OR門的

19、s-a-0故障,12.4.2 故障模型和測試向量的生成,2）多固定故障 如果電路中在某一時刻同時存在兩根或兩根以上的信號線固定于某一邏輯值，則這樣的故障稱為多固定故障。 通過一些學者的研究發(fā)現(xiàn)，對于單固定故障覆蓋率達到100的測試，可以期望檢測大部分的多固定故障。,12.4.2 故障模型和測試向量的生成,如圖是一個多固定故障的例子。這個多固定故障是由兩個單固定故障組合而成，并且當與門（AND1）不存在故障，或門（OR）的固定于0故障是可以被檢測到的，反之當OR門不存在故障，AND1的固定于1故障也是可以被檢測到的。,12.4.2 故障模型和測試向量的生成,橋接故障 電路中信號短接在一起的故障稱

20、為橋接故障。常見的橋接故障有兩種：一是輸入端之間的橋接故障，二是元件輸入端和輸出端之間的反饋式橋接故障。 橋接故障與所采用的工藝有一定關系，根據橋接所引入的功能不同，可以區(qū)分為AND橋接故障和OR橋接故障。單固定故障的測試集也可用來檢測橋接故障，對一些特殊的電路還會有100%的故障檢測率。,12.4.2 故障模型和測試向量的生成,實際的電路中，并非所有的故障都會對電路產生影響，有一些故障并不修改電路的功能，因此稱這種故障為冗余故障 。 有冗余故障的電路 去除冗余故障的電路,12.4.2 故障模型和測試向量的生成,在單固定故障中，一個故障能被多個測試圖形所檢測。其實一個測試圖形通常也能檢測到多個

21、故障。 設有一個n位輸入的電路，其輸出函數(shù)為f（x），x為n位的輸入向量。假設電路存在兩個單固定故障，其輸出函數(shù)分別為f0（x）和f1（x），故障0的測試圖形為a，故障1的測試圖形為b。則顯然f0（a） f（a）、f1（b） f（b）。如果存在一個測試圖形c（c可以為a或者b），滿足f0（c） f1（c） f（c），那么就可以說故障0和故障1是等價故障。等價故障是不可區(qū)分的。,12.4.2 故障模型和測試向量的生成,如圖（a）所示，A/0、B/0、C/1是等價故障，圖（b）中，X/1、Y/1、Z/0則是等價故障。采用等價故障可降低故障集合的規(guī)模。例如，圖（a）中故障A/1的測試為01；同時01

22、也為故障C/0的測試。,12.4.2 故障模型和測試向量的生成,對于兩故障f、g，若f的任意測試均可檢測g，則稱g控制故障f 。上圖（a）中，C/0控制A/1和B/1； 圖（b）中，Z/1控制X/0和Y/0。 這種情況下，在生成測試圖形的過程中，只需要找到故障f的測試圖形就能檢測故障g。因此，故障精簡時將所有的等價故障集只用一個故障來表示，并且若g支配f，則只保留f。,12.4.2 故障模型和測試向量的生成,如圖所示電路為一個二輸入的多路轉換器，采用故障精簡以后故障集為A/1，B/1，C/0，E/1，F(xiàn)/1，G/0，H/0，I/0,12.4.2 故障模型和測試向量的生成,測試向量的生成 故障檢

23、測就是對輸入端施加信號，觀察輸出信號，然后比較該輸出響應和無故障時理想的輸出響應，如果二者不同，則說明檢測到電路故障，所施加的信號稱為測試圖形（測試向量）。,12.4.2 故障模型和測試向量的生成,對于如圖所示的與非門電路，其故障及故障檢測表如表中所示。表中列出了輸入、無故障時的輸出響應、故障類型及有故障時的輸出響應。,單固定故障的與非門,與非門的故障及故障檢測表,12.4.2 故障模型和測試向量的生成,故障檢測分故障激活與故障敏化傳播兩個過程。圖中（a）、（b）分別描述激活與傳播故障G/1。,（a）激活故障 （b）傳播故障,12.4.2 故障模型和測試向量的生成,上述產生故障測試矢量的方法稱

24、為路徑敏化法，其主要思想是尋找一條從故障源到原始輸出的路徑，這條路徑稱為敏化路徑。 路徑敏化法生成測試矢量包括3個環(huán)節(jié)： 1）為了能夠反映在電路內部節(jié)點所存在的故障，必須對該節(jié)點設置正常邏輯值，設置的正常邏輯值應為故障值的非量，這個步驟稱為故障激活。,12.4.2 故障模型和測試向量的生成,2）為了能夠將故障效應傳播到某個原始輸出，則沿著故障傳播路徑的所有邏輯門必須被選通，也就是使其處于選通狀態(tài)，這也被稱為敏化。 3）根據激活和傳播故障的要求而設置的節(jié)點信號值對應到原始輸入端的信號，從而得到測試矢量。,12.4.2 故障模型和測試向量的生成,路徑敏化測試生成法是一種面向故障的測試生成方法，其關

25、鍵在于敏化路徑的選擇，對于無扇出分支的電路來說，敏化路徑選擇是唯一的。但是對于具有扇出分支的電路，路徑選擇就成為了耗費測試時間的核心問題。(面臨走G5還 是G6路徑的問題),12.4.2 故障模型和測試向量的生成,具體例子：,測試生成例子,首先，假設內部節(jié)點A存在固定于1的故障，求測試矢量 第一步：為了使A節(jié)點的故障能夠被激活，設置或門輸入信號ab為00，則A節(jié)點的正常邏輯值為0 第二步：為了將S點的故障傳播到輸出F，沿著AF的路徑必須被敏化，這就要求c=1，D=0.滿足這兩個條件后，固定于1的故障A被倒相的傳播到原始輸出端F，因此在F端可以看到一個倒相的故障效應0,第三步：根據故障激活的要求

26、和路徑敏化的要求可以推斷a=b=0，又由c=1，D=0推出d可取任意值，用x表示 結論：測試固定于1的故障A所要求的測試矢量，即輸入為abcd=0010或0011.如果A點確實存在固定于1的故障，則輸出的信號為0；如果A點不存在加假設的故障，則輸出信號的值為1,12.4.3 數(shù)字集成電路測試實例,以某一遙控系統(tǒng)用編碼器為例，說明這種測試的基本原理與過程 。 該編碼器有四個地址輸入端（A0A3），一個電源VDD（5V），一個脈沖輸入端OSC和一個輸出端Dout。在輸入端（A0A3）給一組編碼，經過編碼器編碼，在Dout端順序輸出。,12.4.3 數(shù)字集成電路測試實例,該編碼器隨著地址位邏輯值的不

27、同，編碼輸出的規(guī)律如下圖所示，輸出順序為：A0編碼A1編碼 A2編碼A3編碼同步位,12.4.3 數(shù)字集成電路測試實例,該芯片的功能測試主要就是用真值表來驗證編碼器功能是否正確的過程。上述編碼器輸入端可接三種狀態(tài)：高電平（1）、低電平（0）和懸空（f）。 為了使編碼器功能錯誤出現(xiàn)的可能性比較小，我們使用了三組真值表來對該編碼器進行測試：輸入端分別為1010、0101和ffff。,12.4.3 數(shù)字集成電路測試實例,輸入為1010 時的驗證真值表1,12.4.3 數(shù)字集成電路測試實例,輸入為0101時的驗證真值表2,12.4.3 數(shù)字集成電路測試實例,輸入為ffff時的驗證真值表3,12.5 數(shù)

28、字集成電路的可測性設計,為了解決這一系列測試中的難題，人們希望能在芯片設計階段就考慮到測試的問題，通過增加輔助電路和結構化設計來降低芯片的測試難度，這就是可測性設計（DFT：Design For Testability）。事實上DFT已經成為了當今集成電路設計中不可缺少的一部分。 DFT的最終目的就是為了增加電路的可測性，降低測試成本。DFT雖然能降低測試成本，但是其本身在降低測試難度的同時，修改了原有電路，影響了電路的一些參數(shù)，增加了芯片的I/O管腳數(shù)目和芯片面積。,12.5.1 特定的可測性設計方法,1）增加測試點 對于一個規(guī)模較大的電路或系統(tǒng)來說，增加測試點可以增強該電路的可測試性和可控

29、制性。測試點主要包括兩種類型：控制點（CP：Control Point）和觀測點（OP：Observation Point）。控制點是用于增強電路可控制性的原始輸入，觀測點是增強電路可觀測性的原始輸出。,12.5.1 特定的可測性設計方法,述電路中，與門G的輸出很難通過模塊A2觀察到，如果在與門G的輸出增加一個輸出點OP的話，那么G門的輸出便很容易觀測到:,12.5.1 特定的可測性設計方法,對于與門G，如果很難通過模塊A1將與門G輸出置為0，則我們可以通過插入一個控制節(jié)點CP來強制將與門G的輸出置0，當控制節(jié)點CP為1時，電路在正常狀態(tài)下工作:,0注入電路,0/1注入電路,12.5.1 特定

30、的可測性設計方法,2）分塊 眾所周知，對于一個電路來說，電路的規(guī)模越小便越容易測試，分塊就是根據這個思想將一個大規(guī)模的組合電路分割成小的子電路以減少測試成本。,12.5.1 特定的可測性設計方法,電路分塊最常用的方法就是硬件分塊法：,原始電路,分塊電路,12.5.1 特定的可測性設計方法,3）制定可測性設計規(guī)則 為了設計時就能考慮到測試的問題，可以通過遵循一些設計規(guī)則來降低測試的復雜性。設計時主要遵循的規(guī)則有以下幾條： （1）設計易于初始化的電路。 （2）避免使用冗余的邏輯。 （3）避免使用異步反饋。 （4）避免使用大扇入的門。 （5）對難以控制的重要信號要提供外部控制管腳。,12.5.2 掃

31、描路徑法,由于時序電路存在記憶單元，狀態(tài)相當復雜，生成的測試圖形非常多，因此測試也相當復雜。要改善時序電路的測試，就必須使這些記憶單元的狀態(tài)易于外部設定和觀測。掃描路徑法是一種應用較為廣泛的結構化可測性設計方法，其主要思想是獲得對觸發(fā)器的控制和觀測,12.5.2 掃描路徑法,1）基本的掃描設計 在設計掃描路徑時，可以通過在芯片上附加一個連接電路內部關鍵節(jié)點的移位寄存器實現(xiàn)。顯然，這種方法要增大芯片的面積。更加有效的方法是將芯片中使用的所有觸發(fā)器用專門設計的掃描觸發(fā)器（SFF）代替：,12.5.2 掃描路徑法,一個同步時序電路可以模型化為如圖所示的組合電路和觸發(fā)器兩部分：,12.5.2 掃描路徑

32、法,用掃描觸發(fā)器代替圖中的D觸發(fā)器，便可實現(xiàn)同步時序電路模型的掃描路徑設計：,12.5.2 掃描路徑法,2）掃描電路的測試 在掃描方式下，掃描觸發(fā)器構成一個位移位寄存器，組合邏輯的輸出與觸發(fā)器無關，。利用這個工作方式，可以把同步時序電路的測試轉化為組合電路的測試。,12.5.2 掃描路徑法,基于掃描設計的電路，只要對組合邏輯和不在掃描路徑上的觸發(fā)器進行測試，對于掃描路徑上的觸發(fā)器測試，測試方法和測試圖形都是固定的。因此，掃描電路的測試可以分為以下兩個階段完成： (1)第一個階段主要是測試掃描寄存器。 (2)第二個階段是對時序電路中的組合邏輯部分進行測試。,12.5.2 掃描路徑法,掃描路徑法的

33、主要優(yōu)點是只需要三個附加的管腳，即測試使能（TC）、掃描輸入（SCAN_IN）和掃描輸出（SCAN_OUT），就可以控制和觀測電路內部的主要節(jié)點，因而得到了廣泛的應用。其主要缺點是對電路速度及芯片面積的影響都比較大。若想得到最佳的測試結果，則需完全的掃描路徑，即將所有的觸發(fā)器都置于掃描路徑上。,12.5.3 內建自測試BIST,人們開發(fā)了一種新的DFT技術，希望能在電路內部建立測試生成、施加和分析，利用電路自身來結構來測試自己，這就是內建自測試（BIST） 。,12.5.3 內建自測試BIST,1） BIST的結構和層次化應用 基本的BIST結構要求在硬件系統(tǒng)中增加三個硬件模塊：測試矢量生成電

34、路、測試響應分析電路和測試控制電路：,內建自測試的一般結構,12.5.3 內建自測試BIST,對于一個典型的數(shù)字系統(tǒng)，一般都是由門、觸發(fā)器完成芯片級設計，再由芯片組成模塊（板），最后由模塊構成系統(tǒng)這樣一種層次化方式組成。利用BIST技術可層次化應用的特點，可以建立由底向上的層次化測試結構：,12.5.3 內建自測試BIST,BIST的層次化結構,12.5.3 內建自測試BIST,2）BIST的測試生成 測試向量的產生是數(shù)字電路測試中的重要工作之一，對于BIST技術常用的測試向量產生方法有三種;確定性方法、窮舉或偽窮舉方法和偽隨機方法。,12.5.3 內建自測試BIST,（1）確定性方法 這種方法是利用一定的算法（如D算法、FAN算法等）在被測電路中進行敏化搜索來確定測試向量，產生出的測試矢量可以固化在芯片內部的ROM中。在測試時，再將測試矢量從ROM中取出，施加到被測電路的輸入端，并將被測電路的響應輸出與預先存儲的正確響應相比較。,12.5.3 內建自測試BIST,（2）窮