1、北 京 科 技 大 學2014年碩士學位研究生入學考試試題=試題編號： 869 試題名稱： 計算機組成原理 （共 9 頁）適用專業(yè)： 計算機科學與技術、軟件工程、計算機技術（專業(yè)學位） 、軟件工程 （專業(yè)學位） 說明： 所有答案必須寫在答題紙上，做在試題或草稿紙上無效。=一、 填空（滿分40分，每題2分）1存儲程序原理是指 ，它是 型計算機體系結構的核心思想。2設浮點數(shù)長16位，高8位是階碼，含1位階符，低8位是尾數(shù)，含1位數(shù)符，階碼和尾數(shù)均用補碼表示，基值（底）為2，尾數(shù)為規(guī)格化、無隱藏位，機器數(shù)為FC60H的十進制真值是 ，十進制真值ll/128的規(guī)格化浮點編碼是 （16進制助記形式）。3

2、已知x補=x0.x1x2.xn，則-x補=_。4設機器數(shù)長8位，定點小數(shù)，最高位是符號位，的原碼是 ，的補碼是 。5若浮點數(shù)格式中階碼的底一定，且尾數(shù)采用規(guī)格化表示法，則浮點數(shù)的表示范圍取決于_的位數(shù)，而精度取決于_的位數(shù)。6半導體隨機讀寫存儲器包括_和_，前者的速度比后者快，但集成度不如后者高。7存儲系統(tǒng)中，CPU能直接訪問_ 和_ ，但不能直接訪問磁盤和光盤。8設主存儲器容量為64K32位，則CPU中用做主存接口的寄存器MAR的位數(shù)是 ，MBR的位數(shù)是 。9中斷周期前的CPU工作周期是 ，中斷周期后的CPU工作周期是 。10移碼表示法主要用于表示 ，以利于在加減運算的 操作中比較大小。11

3、某機指令字長24位，定長操作碼，共能完成129種操作，采用單地址格式可直接尋址的范圍是_，采用二地址格式指令，可直接尋址范圍是_。12用74181和74182組成64位多重進位運算器，則需_片74181和_片74182。13寄存器間接尋址方式中，操作數(shù)存放在 ，寄存器中存放的是 。14CPU從_取出一條指令并執(zhí)行這條指令的時間稱為_。15微程序中的微指令是指 。16當前正在執(zhí)行的指令保存在CPU的 寄存器中，運算結果如溢出、為負、為零等狀態(tài)標志保存在CPU的 寄存器中。17設相對尋址的轉移指令占兩個字節(jié),第一字節(jié)是操作碼，第二字節(jié)是用補碼表示的相對位移量，若轉移指令地址為200aH ，要求轉移

4、到2002H ，則該轉移指令第二字節(jié)內(nèi)容為 。18為運算器構造的簡單性，運算方法中常采用_加減法、_乘除法或補碼乘除法。19組合邏輯控制器的基本思想是：某一微操作控制信號是_譯碼輸出，_信號和各種狀態(tài)信號的邏輯函數(shù)。20組合邏輯控制器所采用的三級時序是指_、_和脈沖等三級。二、 選擇（滿分30分，每題1分）1一個8位的二進制整數(shù)，若采用補碼表示，且由3個“1”和5個“0”組成，則最小值為_。A-127 B-32 C-125 D-32下列數(shù)中最大的數(shù)是 。A(10011001)2 B(227)8 C(98)16 D(152)103若浮點數(shù)用補碼表示，則判斷運算結果是否為規(guī)格化數(shù)的方法是 。A階符

5、與數(shù)符相同為規(guī)格化數(shù)B階符與數(shù)符相異為規(guī)格化數(shù)C數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相同為規(guī)格化數(shù) 4假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校驗的字符碼是 。A11001011 B11010110 C11001001D110000015計算機的存儲器采用分級方式是為了 。A減少主機箱的體積B解決容量、速度、價格三者之間的矛盾C存儲大量數(shù)據(jù)方便D操作方便6下面所述不正確的是 。ARAM可隨機存取信息，掉電后信息丟失B訪問RAM時，訪問時間與單元的物理位置無關C內(nèi)存中存儲的信息均是不可改變的D隨機存儲器和只讀存儲器可統(tǒng)一編址7某計算機字長32位，存

6、儲容量為4MB，若按半字編址，它的尋址范圍是_。A4M B3M C2M D1M8在定點二進制運算器中，減法運算一般通過 來實現(xiàn)。A原碼運算的二進制減法器B補碼運算的二進制減法器C補碼運算的十進制加法器D補碼運算的二進制加法器9在向下生成的堆棧中，如果入棧指令PUSH X的操作定義為：SP (SP)+1，M(SP) M(X)，則出棧指令POP X應定義為 。ASP(SP)-1，M(X)M(SP)BSP(SP)+1，M(X)M(SP)CM(X)M(SP)，SP(SP)-1DM(X)M(SP)，SP(SP)+110以下四種類型指令中，執(zhí)行時間最長的是 。ARR型BRS型CSS型DSR型11微程序控制

7、器中，機器指令與微指令的關系是 。A每一條機器指令由一條微指令來執(zhí)行B每一條機器指令由一段微指令編寫的微程序來解釋執(zhí)行C每一條機器指令組成的程序可由一條微指令來執(zhí)行D一條微指令由若干條機器指令組成12從控制存儲器中讀取一條微指令并執(zhí)行相應操作的時間叫 ACPU周期B微周期C時鐘周期D機器周期13掛接在總線上的多個部件 。A只能分時向總線發(fā)送數(shù)據(jù)，并只能分時從總線接收數(shù)據(jù)B只能分時向總線發(fā)送數(shù)據(jù)，但可同時從總線接收數(shù)據(jù)C可同時向總線發(fā)送數(shù)據(jù)，并同時從總線接收數(shù)據(jù)D可同時向總線發(fā)送數(shù)據(jù)，但只能分時從總線接收數(shù)據(jù)14單地址指令中為了完成兩個數(shù)的算術運算，除地址碼指明的一個操作數(shù)外，另一個常需采用_。

8、A堆棧尋址方式 B立即尋址方式C隱含尋址方式 D間接尋址方式15同步控制是_。A只適用于CPU控制的方式B只適用于外圍設備控制的方式C由統(tǒng)一時序信號控制的方式D所有指令執(zhí)行時間都相同的方式16為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用_。A通用寄存器 B堆棧 C存儲器 D外存17下面浮點運算器的描述中正確的句子是：_。A尾數(shù)部件只進行乘法和除法運算B階碼部件可實現(xiàn)加、減、乘、除四種運算C階碼部件只進行階碼相加、相減和比較操作D尾數(shù)部件只進行乘法和減法運算18在定點數(shù)運算中產(chǎn)生溢出的原因是 。A運算過程中最高位產(chǎn)生了進位或借位B參加運算的操作數(shù)超出了機器表示的范圍C寄存器的位數(shù)太少，不

9、得不舍棄最低有效位D運算的結果超出了機器的表示范圍19在浮點數(shù)加減法的對階過程中， 。A將被加（減）數(shù)的階碼向加（減）數(shù)的階碼看齊B將加（減）數(shù)的階碼向被加（減）數(shù)的階碼看齊C將較大的階碼向較小的階碼看齊D將較小的階碼向較大的階碼看齊20四片74181和1片74812器件相配合，具有如下進位傳遞功能_。A串行進位B組內(nèi)先行進位，組間先行進位C組內(nèi)先行進位，組間串行進位D組內(nèi)串行進位，組間先行進位21指令系統(tǒng)采用不同尋址方式的目的是_。A實現(xiàn)存貯程序和程序控制。B縮短指令長度，擴大尋址空間，提高編程靈活性。C可直接訪問外存。D提供擴展操作碼的可能并降低指令譯碼的難度。22系統(tǒng)總線地址的功能是_。

10、A選擇主存單元地址B選擇進行信息傳輸?shù)脑O備C選擇外存地址D指定主存和I / O設備接口電路的地址23算術右移指令執(zhí)行的操作是_。A符號位填0，并順次右移1位，最低位移至進位標志位B符號位不變，并順次右移1位，最低位移至進位標志位C進位標志位移至符號位，順次右移1位，最低位移至進位標志位D符號位填1，并順次右移1位，最低位移至進位標志位24某寄存器中的值有時是地址，因此只有計算機的_才能識別它。A譯碼器 B判斷程序 C指令 D時序信號25在虛擬存貯器中，當程序正在執(zhí)行時，由_完成地址映射。A程序員 B編譯器 C裝入程序 D操作系統(tǒng)26周期挪用方式常用于_方式的輸入/輸出中 。ADMA B中斷 C

11、程序傳送 D通道27至今為止，計算機中的所有信息仍以二進制方式表示的理由是_。A節(jié)約元件 B運算速度快C物理器件的性能決定D信息處理方便28下列敘述中正確的是_。A只有I/O指令可以訪問I/O設備。B在統(tǒng)一編址下，不能直接訪問I/O設備。C訪問存儲器的指令一定不能訪問I/O設備。D在具有專門I/O指令的計算機中，I/O設備才可以單獨編址。29在各種I/O方式中，中斷方式的特點是_。ACPU與外設串行工作，傳送與主程序串行工作。BCPU與外設并行工作，傳送與主程序串行工作。CCPU與外設串行工作，傳送與主程序并行工作。DCPU與外設并行工作，傳送與主程序并行工作。30某計算機的控制器采用微程序控

12、制方式，微指令中的操作控制字段采用分段直接編碼法，共有26個微命令，構成4個互斥類，分別包含3、5、12和6個微命令，則操作控制字段至少有_位。A4B12C15D26三、 簡答題（滿分30分，每題5分）1什么是軟件與硬件的邏輯等效性，并舉出兩個實例。2畫出微程序控制器的構成框圖，并說明各部分的功能。3某四位加法器的四位進位信號分別為C4、C3、C2、C1，低位來的信號為C0 ，請分別按下述兩種方式寫出C4、C3、C2、C1的邏輯表達式。（1） 串行進位方式 （2） 并行進位方式4當指令系統(tǒng)和數(shù)據(jù)通路結構確定后，給出組合邏輯控制器的設計步驟。比較組合邏輯控制器和微程序控制器的特點。5以打印機輸出

13、為例說明中斷的全過程，并比較中斷方式和DMA方式的特點。6比較Cache和虛擬存儲器，說明它們的相似點與不同。四、 綜合題（共50分）1（6分）（1）定點補碼加減運算溢出判斷的三種方法是什么？分別列出邏輯表達式并加以說明。（2）已知機器字長8位，x = - 0.0111100，y = +0.1100100，求x補，-x補，y補，-y補，x + y =？，x - y = ？要求給出運算器的計算過程，并用溢出判別方法判斷結果是否溢出。2（4分）已知X=0.1010,Y=-0.1101,用原碼一位乘法計算X*Y=？其中寄存器、加法器的寬度均為4位，要求寫出詳細計算過程與說明。解:X原 = Y原 =

14、X*Y原 = X*Y = 實現(xiàn)的具體過程：C(進位觸發(fā)器)P(部分積寄存器)Y(除數(shù)寄存器)說明3（6分）已知 X = -0.0110101211，Y = 0.11001002-11（此處數(shù)均為二進制）。浮點數(shù)階碼用4位移碼，尾數(shù)用8位補碼表示（含符號位），（1）寫出X，Y的浮點數(shù)表示（要求格式： 數(shù)符 階碼 尾數(shù)）。（2）計算X+Y，要求給出運算過程（舍入采用0舍1入法）。（3）如何判斷浮點補碼加減運算是否溢出?并說明發(fā)生溢出時如何處理？并判斷上述運算結果是否溢出。4（7分）有一個全相聯(lián)Cache系統(tǒng)，Cache由8個塊構成，CPU送出的主存地址流序列分別為：14、18、14、18、8、4、

15、8、10，求（1）每次訪問后，Cache的地址分配情況。（2）當Cache的容量換成4個塊，地址流為6、15、6、13、11、10、8、7時，求采用先進先出替換算法的相應地址分配和操作。5(3分)設指令字長為16位, 每個操作數(shù)的地址碼為6位, 指令有零地址、一地址、二地址3種格式。（1）設指令系統(tǒng)的操作碼長度和位置固定，若零地址指令有M種，一地址指令有N種，則二地址指令最多有幾種？（2）采用擴展操作碼技術，二地址指令最多有幾種？（3）采用擴展操作碼技術，若二地址指令有P條，零地址指令有Q條，則一地址指令最多有幾種？6（6分）設某機存儲字長、指令字長和機器字長均相等，該機的指令格式如下： OP

16、5M3A8其中，A為形式地址，補碼表示（包括一位符號位）；M為尋址方式，M=0立即尋址；M=1直接尋址（此時A視為無符號數(shù)）；M=2間接尋址（此時A視為無符號數(shù)）；M=3變址尋址（A為位移量，變址寄存器為Rx）；M =4相對尋址。求：（1）該指令格式能定義多少種不同的操作？立即尋址操作數(shù)的范圍是多少？（2）寫出各種尋址方式（M=1、2、3、4）計算有效地址的表達式。（3）當M=1、2、4時，能訪問的最大主存空間為多少機器字?7（8分）某半導體存儲器容量4K8位。其中固化區(qū)2K8位（低地址），用1K8位的EPROM芯片組成；隨機讀寫區(qū)2K8位（高地址），由2K4位的SRAM芯片組成。地址總線A11A0，雙向數(shù)據(jù)總線D7D0，控制讀寫。試問：（1）數(shù)據(jù)緩沖寄存器多少位？地址寄存器多少位？（2）二種芯片各需多少片？求每片芯片的片選邏輯式與地址分配完成下表。（3）設計并完成該存儲器邏輯圖，注明芯片與地址總線、數(shù)據(jù)總線和信號線的聯(lián)結，并實現(xiàn)片選邏輯。芯片編號芯片類型芯片容量芯片地址片選邏輯表達式地址范圍1EPROM1KA9A0CS1=2CS2=3CS3=4CS4=邏輯圖：D7D4D3D0地址A11A08（10分）