1、TTL與非門及CMOS門電路實驗,2,北航電工電子中心,實驗?zāi)康?掌握TTL與非門主要參數(shù)及傳輸特性的測試方法。 了解CMOS非門電路的性能和特點。 熟悉TTL與CMOS器件的互連方法。,3,北航電工電子中心,TTL與非門主要參數(shù),輸出高電平UOH 指與非門有一個以上輸入端接地或接低電平時的輸出電平值。 空載時UOH必須大于標(biāo)準(zhǔn)高電平(USU = 2.4V )，接有拉電流負(fù)載時UOH將下降。 測試UOH的電路如圖1所示。,圖1 輸出高電平UOH測試電路,4,北航電工電子中心,TTL與非門主要參數(shù),圖2 輸出低電平UOL測試電路,輸出低電平UOL 指與非門的所有輸入端都接高電平的輸出電平值。 空

2、載時UOL必須低于標(biāo)準(zhǔn)低電平： USL = 0.4V，接有灌電流負(fù)載時UOL將上升。 測試UOL的電路如圖2所示。,5,北航電工電子中心,TTL與非門主要參數(shù),輸入短路電流IIS 指被測輸入端接地，其 余輸入端懸空時，由被 測輸入端流出的電流。 前級輸出低電平時后級 門的IIS就是前級的灌電 流。一般IIS 1.6mA ， 測試IIS的電路見圖3。,圖3 短路電流IIS測試電路,6,北航電工電子中心,TTL與非門主要參數(shù),圖4 扇出系數(shù)N測量電路,扇出系數(shù)N 指能驅(qū)動同類門電路的數(shù) 目，用以衡量帶負(fù)載的能 力。 測量電路如圖4所示，即 測出輸出不超過標(biāo)準(zhǔn)低電 平時的最大允許負(fù)載電流 IOL,然

3、后計算： N = IOL / IIS 一般N 8的與非門才被 認(rèn)為是合格的。,7,北航電工電子中心,TTL與非門的傳輸特性,圖 5（a） TTL與非門電壓傳輸特性,圖5（b）傳輸特性的測試電路,如圖5(a）所示。利用電壓傳輸特性可以檢查和判斷TTL與非門是否工作正常，同時可以直接讀出其主要靜態(tài)參數(shù)如UOH、UOL、UON、UOFF和1、0。傳輸特性的測試電路如圖5（b）。,8,北航電工電子中心,CMOS集成電路的特點,靜態(tài)功耗極低。74系列的TTL門功耗約為10mW，而CMOS電路只有0.010.1W。 允許電源電壓有較大波動。CMOS電路的電源電壓范圍為315V，當(dāng)電源電壓波動較大時仍能正常

4、工作。 抗干擾能力強。CMOS電路抗干擾能力為1.56V，可達到電源電壓的45且隨電源電壓的增高抗干擾能力也增強,而TTL電路的抗干擾能力為0.8V左右，為電源電壓的 16。 扇出系數(shù)大。CMOS電路由于輸入阻抗極高扇出系數(shù)可達到50。但由于CMOS電路的負(fù)載是容性負(fù)載,負(fù)載數(shù)目的增加會導(dǎo)致傳輸時間上升、工作速度下降。 溫度穩(wěn)定性好。,9,北航電工電子中心,使用CMOS電路時注意問題： 由于CMOS電路的輸入阻抗高，容易感應(yīng)較高電壓，造成絕緣柵損壞，因此CMOS電路多余或臨時不用的輸入端不能懸空，可以把它們并聯(lián)起來或直接接到高電平（與非門）或低電平（或非門）上。 CMOS電源UDD接正極、US

5、S接負(fù)極或地，絕對不能接反。 CMOS的輸入電壓應(yīng)在USS UI UDD 范圍內(nèi)。 CMOS電路內(nèi)部一般都有保護電路，為使保護電路起作用，工作時應(yīng)先開電源再加信號，關(guān)閉時應(yīng)先關(guān)斷信號源再關(guān)電源。,10,北航電工電子中心,TTL與CMOS門電路的互連： UCC = +5V時，TTL及CMOS門電路的主要參數(shù)：,表1 TTL及CMOS門電路的主要參數(shù),11,北航電工電子中心,由表1可見，當(dāng)采用5V電源電壓時，TTL與CMOS的電平基本上是兼容的。 當(dāng)用CMOS驅(qū)動TTL時，CMOS的UOH,min =4.9V，而TTL的 UIH,min = 2.0 V，CMOS的 UOLmax = 0.1 V，而

6、TTL UIL,max = 0.8 V。 當(dāng)用TTL驅(qū)動CMOS時，TTL的UOL,max = 0.4 V，而CMOS的UIL,max = 1.0 V可以滿足需求，但當(dāng)TTL的 UOH,min =2.4 V時，CMOS的UIH,min = 3.5 V，在此種情況下TTL不能直接驅(qū)動CMOS，此時可在TTL輸出端與電源之間接上拉電阻，如圖7 所示。,TTL與CMOS門電路的互連：,12,北航電工電子中心,電阻R的取值可根據(jù)下式?jīng)Q定： 在忽略IIL,max情況下，其最小值,考慮CMOS的輸入電容，來決定其最大值。假設(shè)COMS的輸入電容為10Pf。,圖 7 上拉電阻R,TTL與CMOS門電路的互連：

7、,13,北航電工電子中心,一般要求t 500ns，則由上式可得 Rmax = 8.3K。 綜合上述情況，通常R值取3.3 K4.7 K。 如果CMOS電源較高，當(dāng)用TTL驅(qū)動CMOS電路時，TTL輸出端仍可接上拉電阻，但需采用集成電極開路門電路，或采用電平移動電路來實現(xiàn)電平的轉(zhuǎn)換。CMOS驅(qū)動TTL電路時可采用CD4049或CD4050緩沖器/電平轉(zhuǎn)換器等器件作為接口電路實現(xiàn)電平轉(zhuǎn)換。,TTL與CMOS門電路的互連：,14,北航電工電子中心,實驗內(nèi)容,測試TTL與非門（74LS00）的主要參數(shù)。 帶載、不帶載的輸出高電平UOH 帶載、不帶載的輸出低電平UOL 輸入短路電流IIS 扇出系數(shù) 測試

8、并繪制TTL與非門（74LS00）的電壓傳輸特性。 按圖5（b）接好電路，輸入500HZ鋸齒波信號，用示波器X-Y方式觀察電壓傳輸特性，并用坐標(biāo)紙繪出曲線，標(biāo)出UOH 、UOL 、UON 、UOFF ，計算出1和0。,15,北航電工電子中心,圖 8 CMOS驅(qū)動TTL,3.TTL與CMOS互連實驗。 按圖8接線，輸入信號為100kHZ方波，用示波器分別觀察UO1 、UO2波形，并測出上升沿。 按圖9接線，輸入信號為100kHZ方波，用示波器分別觀察UO1 、UO2波形，并測出上升沿。,圖 9 TTL驅(qū)動CMOS,實驗內(nèi)容,16,北航電工電子中心,用CD4007實現(xiàn) ，畫出接線圖，將實驗結(jié)果填入

9、真值表中，并測出高、低電平值。 用CD4007實現(xiàn) ，畫出接線圖，將實驗結(jié)果填入真值表中。,圖10 CD4007內(nèi)部電路,實驗內(nèi)容,4. CD4007實驗： 內(nèi)部電路圖見圖10：,17,北航電工電子中心,注意事項 1.實驗前必須看清各集成芯片的管腳圖。 2.TTL與非門閑置輸入端可接高電平，不能接低電 平，輸出端不能并聯(lián)使用也不能接+5V電源或地。 3.注意CMOS使用注意事項，閑置管腳必須接高電平（與非門）或低電平（或非門）。 4.電源接通時，絕不允許插入或移去CMOS器件；電源未接通時，絕不允許施加輸入信號。,18,北航電工電子中心,總結(jié)要求,1.記錄所測與非門的主要參數(shù)并與標(biāo)準(zhǔn)值比較。

10、2.用坐標(biāo)紙繪出所測與非門傳輸特性曲線，并標(biāo)出 UOH 、UOL 、UON 、UOFF計算1、0。 3.繪出實驗3的UO1 、UO2波形，測出上升沿，比較CMOS與TTL電路的工作速度。 4.列出用CD4007實現(xiàn)的與非、或非邏輯關(guān)系真值表。 注：下頁補充材料,19,北航電工電子中心,TTL/CMOS 補充內(nèi)容,1 LVTTL、LVCMOS 1）3.3V TTL VCC=3.3V VOH=2.4V VOL=2V VIL=2.0V VOL=1.7V VIL=3.2V VOL=2V VIL=2V VOL=1.7V VIL=0.7V 相同電壓的LVTTL和LVCMOS可以互相驅(qū)動，3.3V和2.5的

11、兩類芯片一般也可以互相驅(qū)動。 CMOS使用注意： CMOS內(nèi)部寄生有可控硅結(jié)構(gòu)，當(dāng)輸入高于VCC 0.7V 以上，電流足夠大時，可能引起閂鎖效應(yīng)，導(dǎo)致芯片的損壞。,20,北航電工電子中心,TTL/CMOS 補充內(nèi)容（續(xù)）,2 LVDS low voltage differential signaling LVDS可達600M以上的速度，PCB要求較高，差分線要求嚴(yán)格等長，差最好不要超過0.25mm，100歐姆的匹配電阻離接收端距離不能超過12.7mm，最好控制在7.62mm以內(nèi)。,21,北航電工電子中心,電平轉(zhuǎn)換的幾種方法,1 用電阻分壓 當(dāng)輸入電壓較高，需要轉(zhuǎn)換為較低電壓時可以考慮使用電阻分壓，電路特別簡單，成本也低。,22,北航電工電子中心,電平轉(zhuǎn)換的幾種方法（續(xù)）,2 用三極管實現(xiàn)電平轉(zhuǎn)換 用三極管實現(xiàn)電平轉(zhuǎn)換較為靈活，既可以降壓，也可升壓,23,北航電工電子中心,電平轉(zhuǎn)換的幾