1、第五章 時序邏輯電路,本章內(nèi)容,時序邏輯電路的基本概念及特點; 同步時序邏輯電路的分析; 寄存器的工作原理、邏輯功能、典型集成芯片的功能及應(yīng)用； 計數(shù)器的工作原理、邏輯功能、典型集成芯片的功能及應(yīng)用； 同步時序邏輯電路的設(shè)計。,一.重點掌握的內(nèi)容：,（1）時序邏輯電路的概念及電路結(jié)構(gòu)特點； （2）同步時序電路的一般分析方法； （3）同步計數(shù)器的一般分析方法； （4）會用置零法和置數(shù)法構(gòu)成任意進制計數(shù)器。,二.一般掌握的內(nèi)容：,（1）同步、異步的概念，電路現(xiàn)態(tài)、次態(tài)、有效狀態(tài)、無效狀態(tài)、有效循環(huán)、無效循環(huán)、自啟動的概念，寄存的概念； （2）同步時序邏輯電路設(shè)計方法。,三、本章難點,同步時序邏輯電

2、路的設(shè)計。,2.電路構(gòu)成 存儲電路（主要是觸發(fā)器，必不可少） 組合邏輯電路（可選）。,5.1 概述,一、時序邏輯電路的結(jié)構(gòu)及特點,在任何時刻的穩(wěn)定輸出不僅取決于該時刻的輸入，而且還跟電路的原來狀態(tài)有關(guān)者，都叫時序邏輯電路。簡稱為時序電路。,1. 時序邏輯電路,靠什么記憶電路的狀態(tài)？,時序邏輯電路的狀態(tài)是由存儲電路來記憶和表征的。,構(gòu)成時序邏輯電路的基本單元是觸發(fā)器。,3. 電路結(jié)構(gòu)特點,時序邏輯電路是由組合邏輯電路和存儲電路兩部分組成，其中存儲電路必不可少。 存儲電路的輸出狀態(tài)必須反饋到輸入端和輸入信號共同確定時序電路的輸出。,4. 邏輯功能特點,任意時刻的穩(wěn)定輸出信號由當時的輸入信號和前一時

3、刻電路的狀態(tài)共同決定。,二、時序邏輯電路的分類：,按動作特點可分為,同步時序邏輯電路,異步時序邏輯電路,所有觸發(fā)器狀態(tài)的變化都是在同一時鐘信號操作下同時發(fā)生。,觸發(fā)器狀態(tài)的變化不是同時發(fā)生。,按輸出特點可分為,米利型時序邏輯電路,穆爾型時序邏輯電路,輸出不僅取決于存儲電路的狀態(tài)，而且還決定于電路當前的輸入。,輸出僅決定于存儲電路的狀態(tài)，與電路當前的輸入無關(guān)。,前四種方法不同側(cè)面突出了時序電路邏輯功能的特點，它們在本質(zhì)上是相同的，可以互相轉(zhuǎn)換。,三、時序邏輯電路功能的描述方法,特性方程：描述觸發(fā)器邏輯功能的邏輯表達式。 時鐘方程：控制時鐘CLK的邏輯表達式。 驅(qū)動方程：（激勵方程）觸發(fā)器輸入信號

4、的邏輯表達式。 狀態(tài)方程：（次態(tài)方程）次態(tài)輸出的邏輯表達式。 驅(qū)動方程代入特性方程得狀態(tài)方程。 輸出方程：輸出變量的邏輯表達式。,1. 邏輯方程組,有了驅(qū)動方程、狀態(tài)方程和輸出方程，時序電路的邏輯功能也就被惟一地確定了。,2. 狀態(tài)轉(zhuǎn)換表,反映輸出Y、次態(tài)Qn+1與輸入X、現(xiàn)態(tài)Qn之間關(guān)系的表格。,3. 狀態(tài)轉(zhuǎn)換圖,反映時序電路狀態(tài)轉(zhuǎn)換規(guī)律，及相應(yīng)輸入、輸出取值關(guān)系的圖形。,箭尾：現(xiàn)態(tài),箭頭：次態(tài),標注：輸入輸出,4. 時序圖,時序圖又叫電壓工作波形圖，它用波形的形式形象地表達了輸入信號、輸出信號、電路的狀態(tài)等的取值在時間上的對應(yīng)關(guān)系。,狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、時序圖描述了時序電路狀態(tài)轉(zhuǎn)換的全

5、過程。,5.2 時序邏輯電路的分析方法,一、分析的任務(wù)：,找出給定時序電路的邏輯功能，即找出其狀態(tài)和輸出信號在輸入變量和時鐘信號作用下的變化規(guī)律，理解其邏輯功能和工作特性。,時序電路的狀態(tài)由存儲電路的各觸發(fā)器的狀態(tài)組合決定。 設(shè)有l(wèi)個觸發(fā)器，則狀態(tài)值由l位二進制碼組成，電路可能出現(xiàn)的狀態(tài)就有2l種。,電路圖,時鐘方程、驅(qū)動方程和輸出方程,狀態(tài)方程,狀態(tài)圖、狀態(tài)表,時序圖,1,5,二、時序電路的分析步驟,4,判斷電路邏輯功能,檢查自啟動,幾個概念,有效狀態(tài)：在時序電路中，凡是被利用了的狀態(tài)。 有效循環(huán)：有效狀態(tài)構(gòu)成的循環(huán)。,無效狀態(tài)：在時序電路中，凡是沒有被利用的狀態(tài)。 無效循環(huán)：無效狀態(tài)若形成

6、循環(huán)，則稱為無效循環(huán)。,自啟動：在CP作用下，無效狀態(tài)能自動地進入到有效循環(huán)中，則稱電路能自啟動，否則稱不能自啟動。,例1：試分析圖示時序邏輯電路的邏輯功能，要求：寫出驅(qū)動方程、狀態(tài)方程和輸出方程；列出狀態(tài)轉(zhuǎn)換表；畫出狀態(tài)轉(zhuǎn)換圖；畫出時序圖。,解：該電路為穆爾型同步時序邏輯電路。設(shè)電路的初態(tài)為000,驅(qū)動方程：,輸出方程：,狀態(tài)方程：,列出狀態(tài)轉(zhuǎn)換表：,4,1 0 1 0,1,2,3,6,5,0 0 1 0,0 1 0 0,0 1 1 0,1 0 0 0,0 0 0 1,1 1 1 0,0 0 0 1,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1

7、1,狀態(tài)轉(zhuǎn)換表的另一種形式,4,1 0 0 0,0,1,2,3,6,5,0,1,0 0 0 0,0 0 1 0,0 1 0 0,0 1 1 0,1 0 1 1,0 0 0 0,1 1 0 0,1 1 1 1,0 0 0 0,2,每經(jīng)過6個時鐘信號以后電路的狀態(tài)循環(huán)變化一次。,當電路由于某種原因進入無效循環(huán)時，在時鐘信號作用下最終能回到有效循環(huán)中去，具有這特點的時序電路叫自行啟動時序電路。,畫出狀態(tài)轉(zhuǎn)換圖：,4,1 0 0 0,0,1,2,3,6,5,0,1,0 0 0 0,0 0 1 0,0 1 0 0,0 1 1 0,1 0 1 1,0 0 0 0,1 1 0 0,1 1 1 1,0 0 0

8、 0,2,畫時序圖：,電路功能：六進制（模6）同步計數(shù)器,4,1 0 0 0,0,1,2,3,6,5,0,1,0 0 0 0,0 0 1 0,0 1 0 0,0 1 1 0,1 0 1 1,0 0 0 0,1 1 0 0,1 1 1 1,0 0 0 0,2,例2：見教材P231 例5.2.3,其輸出不僅取決于存儲電路的狀態(tài)，還同輸入信號有關(guān)，是mealy型狀態(tài)機。,驅(qū)動方程：,輸出方程：,計算、列狀態(tài)轉(zhuǎn)換表,畫狀態(tài)轉(zhuǎn)換圖,電路狀態(tài),轉(zhuǎn)換方向,00,01,10,11,轉(zhuǎn)換條件,作時序圖,說明電路功能,A=0時是二位二進制加法計數(shù)器； A=1時是二位二進制減法計數(shù)器。,CP,一 寄存器和移位寄存器

9、,一個觸發(fā)器能存放一位二進制數(shù)碼； N個觸發(fā)器可以存放N位二進制數(shù)碼。,5.3 常用時序邏輯電路,1、功能：寄存一組二值代碼。,構(gòu)成：用各種結(jié)構(gòu)的觸發(fā)器和門電路。,(一) 寄存器 (register),2、存、取數(shù)據(jù)的方式：,串行方式：由一個輸入端將數(shù)碼逐位輸入或由一個輸出端逐位取出。 并行方式：由多個輸入端一次同時將多位數(shù)碼存入寄存器，或由多個輸出同時取出一個多位二進制數(shù)。,3.寄存器應(yīng)用舉例：,(1) 運算中存貯數(shù)碼、運算結(jié)果。 (2) 計算機的CPU由運算器、控制器、譯碼器、寄存器組成，其中就有數(shù)據(jù)寄存器、指令寄存器、一般寄存器。,4. 寄存器與存儲器有何區(qū)別?,寄存器內(nèi)存放的數(shù)碼經(jīng)常變

10、更，要求存取速度快，一般無法存放大量數(shù)據(jù)。（類似于賓館的貴重物品寄存、超級市場的存包處。） 存儲器存放大量的數(shù)據(jù)，因此最重要的要求是存儲容量。（類似于倉庫）,一 寄存器和移位寄存器,(一) 寄存器 (register),常用的寄存器有：雙2位寄存器74LS75、 4位寄存器74HC175、6位寄存器74LS174、8位寄存器74LS374等。,雙2位寄存器74LS75,當CP= 1時，送到數(shù)據(jù)輸入端的數(shù)據(jù)被存入寄存器； 當 CP=0時，存入寄存器的數(shù)據(jù)將保持不變。,寄存器74LS75,4位寄存器74HC175,（1）清零。 ，異步清零。即有：,（2）送數(shù)。 時，CP上升沿送數(shù)。即有：,（3）保

11、持。在 、 CP上升沿以外時間，寄存器內(nèi)容將保持不變。,此寄存器是由邊沿觸發(fā)器構(gòu)成，其抗干擾能力很強。,4位寄存器 CC4076,1,0,0,1,1,0,D3,D3,0,0,1,1,保持,保持,三態(tài)非門,功能表：,置數(shù),清零,保持,(二)移位寄存器(Shift Register),移位寄存器除了具有存儲代碼的功能外，還具有移位功能即：寄存器中所存代碼,可以在移位脈沖作用下逐位左移或右移。 說明：國家標準規(guī)定，邏輯圖中的最低有效位(LSB)到最高有效位(MSB)的電路順序從上到下，從左到右。定義移位寄存器中的數(shù)據(jù)從低位觸發(fā)器移向高位觸發(fā)器為右移；從高位觸發(fā)器移向低位觸發(fā)器為左移。（跟計算機程序中

12、的規(guī)定相反） 移位寄存器可用于實現(xiàn)數(shù)據(jù)串行-并行轉(zhuǎn)換、數(shù)據(jù)運算及數(shù)據(jù)處理等。,DSO,由D觸發(fā)器組成的4位右移位寄存器,1單向移位寄存器 (1) 右移位寄存器,串行輸入,同步時序邏輯電路,并行輸出, 電路結(jié)構(gòu),由D觸發(fā)器組成的4位右移位寄存器,DSO,在接收數(shù)碼前，從輸入端輸入一個負脈沖把各觸發(fā)器置為0狀態(tài)（稱為清零）。 若將串行數(shù)碼d0d1d2d3=1011從高位到低位按時鐘序列依次送到DSR端。試分析其移位過程。, 工作原理, 狀態(tài)表,經(jīng)過4個時鐘周期后，輸入代碼全部移入寄存器，同時在四個觸發(fā)器的輸出端得到串行輸入的4位代碼。 再經(jīng)過4個周期，輸入代碼全部從寄存器的DO端串行輸出。,各觸發(fā)

13、器的次態(tài):, 時序圖：,4位右移位寄存器時序圖,完成并行輸出 實現(xiàn)數(shù)據(jù)串轉(zhuǎn)并轉(zhuǎn)換。,完成串行輸出，用于擴展,用JK觸發(fā)器構(gòu)成的移位寄存器,（2）左移位寄存器,小結(jié)：移位寄存器只能用對脈沖邊沿敏感的觸發(fā)器。,問：移位寄存器能不能用電平觸發(fā)的觸發(fā)器（鎖存器）來構(gòu)成？,各觸發(fā)器的次態(tài):,單向移位寄存器具有以下主要特點： （1）單向移位寄存器中的數(shù)碼，在CP脈沖操作下，可以依次右移或左移。 （2）n位單向移位寄存器可以寄存n位二進制代碼。n個CP脈沖即可完成串行輸入工作，此后可從Q0Qn-1端獲得并行的n位二進制數(shù)碼，再用n個CLK脈沖又可實現(xiàn)串行輸出操作。 （3）若串行輸入端狀態(tài)為0，則n個CP脈沖

14、后，寄存器便被清零。,2雙向移位寄存器,在單向移位寄存器的基礎(chǔ)上，增加了左右移位控制、數(shù)據(jù)并行輸入、保持、異步置零等功能。 74LS194為四位雙向移位寄存器。,集成雙向移位寄存器74LS194A,雙向移位寄存器74LS194A的內(nèi)部邏輯圖,D觸發(fā)器,4路數(shù)據(jù)選擇器,雙向移位寄存器74LS194A的內(nèi)部邏輯圖,D0,D1,D2,D3,驅(qū)動方程:,狀態(tài)方程:,74LS194功能表,結(jié)論：清零功能最優(yōu)先（異步方式）。 計數(shù)、移位、并行輸入都需CP的到來（同步方式）,擴展：用兩片74LS194A連成8位雙向移位寄存器。,74LS194應(yīng)用舉例,數(shù)值運算,置數(shù),右移,Y =8M+2N,用雙向移位寄存器

15、74LS194組成節(jié)日彩燈控制電路,S1=0,S0=1 右移控制,Q=0時 LED亮,清0按鍵,Proteus仿真,小結(jié)：,小結(jié)：,小結(jié)：,在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器?？捎糜诜诸l、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列及進行數(shù)字運算等。,分類：,二、計數(shù)器,計數(shù)器,二進制計數(shù)器,十進制計數(shù)器,N進制計數(shù)器,加法計數(shù)器,同步計數(shù)器,異步計數(shù)器,減法計數(shù)器,可逆計數(shù)器,加法計數(shù)器,減法計數(shù)器,可逆計數(shù)器,二進制計數(shù)器,十進制計數(shù)器,N進制計數(shù)器,(一)同步計數(shù)器,同步計數(shù)器中，各觸發(fā)器的翻轉(zhuǎn)與時鐘脈沖同步。 同步計數(shù)器的工作速度較快，工作頻率也較高。,1同步二進制加法計數(shù)器,(1)

16、設(shè)計思想： 所有觸發(fā)器的時鐘控制端均由計數(shù)脈沖CP輸入，CP的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新。 應(yīng)控制觸發(fā)器的輸入端，可將觸發(fā)器接成T觸發(fā)器。 當?shù)臀徊幌蚋呶贿M位時，令高位觸發(fā)器的T0，觸發(fā)器狀態(tài)保持不變； 當?shù)臀幌蚋呶贿M位時，令高位觸發(fā)器的T=1，觸發(fā)器翻轉(zhuǎn)，計數(shù)加1。,狀態(tài)轉(zhuǎn)換表,同步4位二進制加法計數(shù)器,觀察Q3、Q2、Q1、Q0的狀態(tài)翻轉(zhuǎn)條件。,各個觸發(fā)器的輸入T由什么決定？,只有當?shù)趇位以下各位觸發(fā)器都為1時，再加1才能使第i個觸發(fā)器翻轉(zhuǎn)。,同步4位二進制加法計數(shù)器,驅(qū)動方程：,狀態(tài)方程：,輸出方程：,時序圖,若計數(shù)脈沖CP頻率為f0，則Q0、Q1、Q2、Q3端輸出脈沖的頻率

17、依次為f0的1/2、1/4、1/8、1/16。因此又稱為分頻器。,狀態(tài)轉(zhuǎn)換圖,(b)邏輯符號,4位集成二進制同步加法計數(shù)器74LS161,預(yù)置數(shù)控制端,數(shù)據(jù)輸入端,異步復(fù)位端,工作狀態(tài)控制端,進位輸出,(a)引腳排列圖,同步4位二進制加法計數(shù)器74LS161內(nèi)部邏輯結(jié)構(gòu)圖,預(yù)置數(shù)控制端,工作狀態(tài)控制端,異步置0端,A1,A2,A3,74LS161的工作原理:,0,1,D0,D0,D1,D2,D3,1,1,1,1,1,1,0,1,1,0,0,0,0,保持,保持,保持,保持,74LS161的工作原理:,1,0,1,1,0,0,0,0,保持,保持,保持,保持,0,74LS161的工作原理:,1,0,

18、1,1,1,1,1,1,1,翻轉(zhuǎn),1,Q0,Q0,74LS161的工作原理:, 異步清零。,74161具有以下功能：, 計數(shù)。, 同步并行預(yù)置數(shù)。,C為進位輸出端。, 保持。,protues仿真,完全同步4位二進制加法計數(shù)器74LS162/74LS163(自己查資料), 同步清零。, 計數(shù)。, 同步并行預(yù)置數(shù)。,RCO為進位輸出端。, 保持。,RCO = QD & QC & QB & QA & ENT,用T觸發(fā)器構(gòu)成4位同步二進制計數(shù)器,特點：通過控制時鐘信號的有無來控制觸發(fā)器的翻轉(zhuǎn)。,Q0=1時，CP可通過,Q0Q1=1時，CP可通過,Q0Q1Q2=1時，CP可通過,CC4520,同步二進制

19、減法計數(shù)器,同理，也可以用控制時鐘信號的方法，用T觸發(fā)器來構(gòu)成。,若使用T 觸發(fā)器，則第i位觸發(fā)器輸入端Ti的邏輯式如下：,(i=1,2n-1),在n位二進制減法計數(shù)器中，只有當?shù)趇位以下各位觸發(fā)器同時為0時，再減1才能使第i觸發(fā)器翻轉(zhuǎn)。,可逆計數(shù)器,即能遞增計數(shù)又能遞減計數(shù)的計數(shù)器。,將加法計數(shù)器和減法計數(shù)器合起來，引入一個加/減控制信號U/D，便可構(gòu)成可逆計數(shù)器。如（74LS191）邏輯圖見P248的圖5.3.17,將加和減計數(shù)器的驅(qū)動方程組合起來，就得到可逆計數(shù)器的驅(qū)動方程。,4位二進制同步可逆計數(shù)器74191,雙時鐘式十六進制可逆計數(shù)器74LS193,74LS193具有異步清零和異步置

20、數(shù)功能.,2.十進制計數(shù)器,加法計數(shù)器,功能：模為十的計數(shù)器。,C=Q3Q0,由于有十個狀態(tài)循環(huán)，故稱為十進制計數(shù)器。,由于六個無效狀態(tài)都可以在時鐘信號作用下進入有效循環(huán)，故稱為可自啟動的計數(shù)器。,同步十進制計數(shù)器74LS160、74LS162,同步十進制加法計數(shù)74LS160 其功能跟74LS161相似.,74LS190是加減十進制計數(shù)器，跟74LS191類似.,（二）異步計數(shù)器,異步二進制計數(shù)器,異步十進制計數(shù)器,（二）異步計數(shù)器,1. 異步二進制計數(shù)器,采用從低位到高位逐位進位的方式工作,加法計數(shù)器,Q2Q1Q0,000,001,010,011,100,101,110,111,特點：當Q

21、i-1有下降沿時，Qi翻轉(zhuǎn)。,構(gòu)成： 用T/觸發(fā)器,時鐘方程,狀態(tài)圖:,時序圖,觸發(fā)器輸出新狀態(tài)的建立要比CP下降沿滯后一個傳輸延遲時間tpd。若在一個CP下降沿到來，三個觸發(fā)器都更新狀態(tài)，則新狀態(tài)的建立,需滯后CP下降沿3tpd。,常見MSI有：74LS293、74LS393、74HC3934位； CC4024（7位）、CC4040(12位)、CC4060(14位).,3位異步二進制減法計數(shù)器,2. 異步十進制計數(shù)器,驅(qū)動方程,狀態(tài)方程,時鐘方程,74LS290的外引腳圖、邏輯符號,輸出,CP輸入,異步置數(shù),3 異步二-五-十進制計數(shù)器74LS290,置9 端：S9 1S9 2 = 1時，狀

22、態(tài)置為1001 (9).,置0 端：S0 1S0 2 = 1時，狀態(tài)置為0000 (0).,時鐘由CP1輸入時，為五進制計數(shù)器。,時鐘由CP0輸入時，將Q0與CP1相連，為十進制計數(shù)器。,異步置9端,異步置0端,二五十進制計數(shù)器,時鐘由CP0輸入時，為二進制計數(shù)器。,74LS290內(nèi)部邏輯圖,異步二-五-十進制計數(shù)器74LS290,異步計數(shù)器的優(yōu)缺點,優(yōu)點：結(jié)構(gòu)簡單。,缺點： 工作頻率低，異步計數(shù)器各觸發(fā)器以串行進位方式連接，在最不利的情況下要經(jīng)過所有各級觸發(fā)器的傳輸延遲時間之和以后新狀態(tài)才能建立； 電路狀態(tài)譯碼時存在競爭-冒險現(xiàn)象,(三) 任意進制計數(shù)器的設(shè)計,用現(xiàn)有的N進制計數(shù)器構(gòu)成 M進

23、制計數(shù)器，有兩種情況：MN，MN,當MN 時，需多片N進制計數(shù)器實現(xiàn)。,1. 用單片集成N進制計數(shù)器構(gòu)成MN的任意進制計數(shù)器,設(shè)計思路 在N進制計數(shù)器的順序計數(shù)過程中，設(shè)法使之跳越N-M個狀態(tài)，就可以得到M進制計數(shù)。,實現(xiàn)跳越的方法： 反饋清零法：適用于有異步置零輸入端的計數(shù)器，在輸入M個計數(shù)脈CP后的SM狀態(tài)通過控制電路清零(控制電路一般是SM狀態(tài)譯碼輸出)； 反饋置數(shù)法：適用于有預(yù)置數(shù)功能的計數(shù)器，置數(shù)操作可以在電路的任何一個狀態(tài)下進行。,例：用74LS161構(gòu)成十進制計數(shù)器, 異步清零。,74161具有以下功能：, 計數(shù)。, 同步并行預(yù)置數(shù)。,RCO為進位輸出端。, 保持。,例：用74L

24、S161構(gòu)成十進制計數(shù)器,法(一)：反饋清零法,由于置零信號隨著計數(shù)器被置零而立即消失，所以置零信號持續(xù)時間極短，如果觸發(fā)器的復(fù)位速度有快有慢，則可能動作慢的觸發(fā)器還未來得及復(fù)位置零信號已經(jīng)消失，導(dǎo)致電路錯誤動作。,若計數(shù)器從0000狀態(tài)開始計數(shù)，則第10個計數(shù)脈沖上升沿到達時計數(shù)器進入1010狀態(tài)，G1輸出低電平，將基本RS觸發(fā)器置1，Q端的低電平立刻將計數(shù)器置零。這時雖然G1輸出的低電平隨之消失了，但基本RS觸發(fā)器的狀態(tài)仍保持不變，因而使計數(shù)器置零信號得以維持，直到計數(shù)脈沖回到低電平。,法(二)：反饋置數(shù)法,由于同步置數(shù)，同步置數(shù)輸入端獲得有效信號后，計數(shù)器并不能立刻置數(shù)，只有當再輸入一個

25、計數(shù)脈沖CP后計數(shù)器才被置數(shù)，在這里應(yīng)在第九個計數(shù)脈沖CP到來后才給出同步計數(shù)信號，則第十個計數(shù)脈沖到來后計數(shù)器才變?yōu)?000狀態(tài)。,1）若預(yù)置為0000,2. 用多片集成N進制計數(shù)器構(gòu)成NM的任意進制計數(shù)器,各片之間的連接方式有：串行進位方式、并行進位方式、整體置零方式、整體置數(shù)方式。,若M可分解為兩個因數(shù)相乘，即M=N1 N2，則可采用串行進位方式或并行進位方式將一個N1進計數(shù)器和一個N2進制計數(shù)器連接起來構(gòu)成M進制計數(shù)器。也可用整體置零和整體置數(shù)方式。,串行進位方式：以低位片的進位輸出信號作為高位片的時鐘輸入信號。(異步計數(shù)) 并行進位方式：以低位片的進位輸出信號作為高位片的工作狀態(tài)控制

26、輸入信號(計數(shù)的使能信號)，兩片的CP輸入端同時接計數(shù)器時鐘輸入信號。(同步),2. 用多片集成N進制計數(shù)器構(gòu)成NM的任意進制計數(shù)器,若M為大于N的素數(shù)時，不能分解成為N1和N2兩個因數(shù)，則必須采取整體置零方式或整體置數(shù)方式構(gòu)成M進制計數(shù)器。,整體置零方式：首先將兩片N進制計數(shù)器按最簡單的方式接成大于M進制的計數(shù)器(如NN)，然后在計數(shù)器為M狀態(tài)時異步置零信號RD=0，將兩片N進制計數(shù)器同時置零。 整體置數(shù)方式：首先將兩片N進制計數(shù)器按最簡單的方式接成大于M進制的計數(shù)器(如NN)，然后在選定的某一狀態(tài)下譯出LD=0信號，將兩片N進制計數(shù)器同時置于適當?shù)臄?shù)據(jù)。,例：用74LS160構(gòu)成100進制

27、計數(shù)器,法（一）串行進位法：,例：用74LS160構(gòu)成100進制計數(shù)器,法（二）并行進位法：,仿真,例：用74LS160構(gòu)成29進制計數(shù)器,法（三）整體置零法：,此法缺點：可靠性差，還得加譯碼電路才能得到所需的進位信號。,例：用74LS160構(gòu)成29進制計數(shù)器,法（四）整體置數(shù)法：,例：試用兩片74160實現(xiàn)54進制計數(shù)器。,解：M=54，74160是具有異步清零、同步置數(shù)的十進制計數(shù)器。,整體置數(shù)法,計數(shù)：053。,5,3,0 1 0 1,0 0 1 1,Q3Q2Q1Q0,根據(jù)給定的邏輯功能，根據(jù)因果關(guān)系確定輸入變量和輸出變量及電路的狀態(tài)數(shù)。 定義輸入、輸出邏輯狀態(tài)和每個狀態(tài)的含義，并對電路的狀態(tài) 進行順序編碼。 畫出原始的狀態(tài)轉(zhuǎn)換圖或列出原始的狀態(tài)轉(zhuǎn)換表。,任務(wù)：根據(jù)已知邏輯功能，設(shè)計出能夠?qū)崿F(xiàn)該邏輯功能的最簡單的電路。 設(shè)計步驟： 1） 進行邏輯抽象，得出原始的狀態(tài)轉(zhuǎn)換圖和表,5.4 同步時序邏輯電路的設(shè)計方法,2） 狀態(tài)化簡： 若兩個電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同樣的一個次態(tài)去，則稱兩個狀態(tài)為等價狀態(tài)。可合并為一個。,3） 狀態(tài)分配（狀態(tài)編碼）： 據(jù)電路的狀態(tài)數(shù)確定所用觸發(fā)器數(shù)目，觸發(fā)器數(shù)目