1、微機(jī)原理及接口技術(shù)（第2版）,習(xí)題1習(xí)題4習(xí)題5習(xí)題6習(xí)題7,習(xí)題8習(xí)題9習(xí)題10習(xí)題11 習(xí)題12 習(xí)題13,習(xí)題1第 頁(yè),1.2 1.4 1.5 1.8,問(wèn)題： 什么是微型計(jì)算機(jī)？什么是單片機(jī)和PC機(jī)？,習(xí)題1.2,解答： 微型計(jì)算機(jī)：以大規(guī)模、超大規(guī)模集成電路為主要部件，以集成了計(jì)算機(jī)主要部件控制器和運(yùn)算器的微處理器為核心，所構(gòu)造出的計(jì)算機(jī)系統(tǒng) PC機(jī)：PC（Personal Computer）機(jī)就是面向個(gè)人單獨(dú)使用的一類微機(jī) 單片機(jī)：用于控制的微處理器芯片，內(nèi)部除CPU外還集成了計(jì)算機(jī)的其他一些主要部件，如：ROM、RAM、定時(shí)器、并行接口、串行接口，有的芯片還集成了A/D、D/A轉(zhuǎn)換

2、電路等。 數(shù)字信號(hào)處理器DSP：主要面向大流量數(shù)字信號(hào)的實(shí)時(shí)處理，在宿主系統(tǒng)中充當(dāng)數(shù)據(jù)處理中心，在網(wǎng)絡(luò)通信、多媒體應(yīng)用等領(lǐng)域正得到越來(lái)越多的應(yīng)用,習(xí)題1.4,問(wèn)題： 什么是微機(jī)的系統(tǒng)總線？ 微機(jī)的總線結(jié)構(gòu)為他帶來(lái)了哪些好處？ 一般將總線信號(hào)進(jìn)一步分為哪三組？ 總線的使用特點(diǎn)是什么？,解答： 系統(tǒng)總線：傳遞信息的一組公用導(dǎo)線，CPU通過(guò)它們與存儲(chǔ)器和I/O設(shè)備進(jìn)行信息交換 好處：組態(tài)靈活、擴(kuò)展方便 三組信號(hào)線：數(shù)據(jù)總線、地址總線和控制總線 其使用特點(diǎn)是：在某一時(shí)刻，只能由一個(gè)總線主控設(shè)備來(lái)控制系統(tǒng)總線，只能有一個(gè)發(fā)送者向總線發(fā)送信號(hào)；但可以有多個(gè)設(shè)備從總線上同時(shí)獲得信號(hào)。,習(xí)題1.5,問(wèn)題： 簡(jiǎn)

3、述微型計(jì)算機(jī)的 兩個(gè)主要應(yīng)用方向及其應(yīng)用特點(diǎn)。,解答： 用于數(shù)值計(jì)算、數(shù)據(jù)處理及信息管理方向 采用通用微機(jī)，要求有較快的工作速度、較高的運(yùn)算精度、較大的內(nèi)存容量和較完備的輸入輸出設(shè)備，為用戶提供方便友好的操作界面和簡(jiǎn)便快捷的維護(hù)、擴(kuò)充手段。 用于過(guò)程控制及嵌人應(yīng)用方向 采用控制類微機(jī)，要求能抵抗各種干擾、適應(yīng)現(xiàn)場(chǎng)的惡劣環(huán)境、確保長(zhǎng)時(shí)間穩(wěn)定地工作，要求其實(shí)時(shí)性要好、強(qiáng)調(diào)其體積要小、便攜式應(yīng)用強(qiáng)調(diào)其省電。,習(xí)題1.8,問(wèn)題： 所謂系統(tǒng)ROM-BIOS指的是什么？ 他的主要功能是什么？,解答： BIOS：基本輸入輸出系統(tǒng) 主要功能：用來(lái)驅(qū)動(dòng)和管理諸如鍵盤、顯示器、打印機(jī)、磁盤、時(shí)鐘、串行通信接口等基

4、本的輸入輸出設(shè)備,習(xí)題4第 頁(yè),4.1 4.2 4.4 4.6 4.7,4.8 4.13,習(xí)題4.1,解答： 8088具有 20 根地址線。在訪問(wèn)內(nèi)存時(shí)使用地址 A0A19 ，可直接尋址 1MB 容量的內(nèi)存范圍；在訪問(wèn)外設(shè)時(shí)使用地址線 A0A15 ，共能尋址 64K 個(gè)輸入輸出端口。實(shí)際上，PC/XT在尋址外設(shè)時(shí)，只使用地址線 A0A9 ；若A91，說(shuō)明它要尋址的I/O端口位于 I/O通道 。,習(xí)題4.2,解答： 總線操作指的是 指發(fā)生在總線上的某些特定的操作 ，而總線周期指的是 CPU通過(guò)總線操作與外界（存儲(chǔ)器和I/O端口）進(jìn)行一次數(shù)據(jù)交換的過(guò)程（時(shí)間） ，8088典型的總線周期由 4 個(gè)T

5、組成。如果8088的CLK引腳接5MHz的時(shí)鐘信號(hào)，那么每個(gè)T狀態(tài)的持續(xù)時(shí)間為 200ns 。,習(xí)題4.4,問(wèn)題： 何為引腳信號(hào)的三態(tài)能力？ 當(dāng)具有三態(tài)能力的引腳輸出高阻時(shí) 究竟意味著什么？ 在最小組態(tài)下， 8088的哪些引腳具有三態(tài)能力？,解答： 當(dāng)8088進(jìn)行讀寫存儲(chǔ)器或I/O接口時(shí)，如果存儲(chǔ)器或I/O接口無(wú)法滿足CPU的讀寫時(shí)序（來(lái)不及提供或讀取數(shù)據(jù)時(shí)），需要CPU插入等待狀態(tài)Tw。 在讀寫總線周期的T3和T4之間插入Tw。,習(xí)題4.6,問(wèn)題： 何為引腳信號(hào)的三態(tài)能力？ 當(dāng)具有三態(tài)能力的引腳輸出高阻時(shí) 究竟意味著什么？ 在最小組態(tài)下， 8088的哪些引腳具有三態(tài)能力？,解答： 三態(tài)：引腳

6、除正常的高、低電平外，還能輸出高阻狀態(tài)。 輸出高阻狀態(tài)時(shí)，表示芯片實(shí)際上已放棄了對(duì)該引腳的控制，使之“懸空”，這樣他所連接的設(shè)備就可以接管對(duì)該引腳所連導(dǎo)線的控制。,解答（續(xù)）： 8088最小組態(tài)具有三態(tài)能力的引腳： A19/S6A16/S3、A15A8、AD7AD0 IO/M* 、RD*、WR*、ALE DEN*、DT/R*,習(xí)題4.6,習(xí)題4.7,問(wèn)題： 以下輸入8088的引腳信號(hào) RESET、HOLD、NMI和INTR 其含義各是什么？ 當(dāng)他們有效時(shí)，8088 CPU將做出何種反應(yīng)？,解答： RESET：復(fù)位請(qǐng)求。有效時(shí)，將使CPU回到其初始狀態(tài)。 HOLD：總線保持。有效時(shí)，表示總線請(qǐng)求

7、設(shè)備向CPU申請(qǐng)占有總線。 NMI：不可屏蔽中斷請(qǐng)求。有效時(shí)，表示外界向CPU申請(qǐng)不可屏蔽中斷。 INTR：可屏蔽中斷請(qǐng)求。有效時(shí)，表示請(qǐng)求設(shè)備向CPU申請(qǐng)可屏蔽中斷。,習(xí)題4.8,問(wèn)題： 請(qǐng)解釋8088（最小組態(tài)）以下引腳信號(hào)： CLK、A19/S6A16/S3、A15A8、AD7AD0、 IO/M* 、RD*、WR*、ALE的含義， 并畫出它們?cè)诖鎯?chǔ)器寫總線周期中的波形示意,習(xí)題4.13,問(wèn)題： 以下輸入8088的引腳信號(hào) RESET、HOLD、NMI和INTR 其含義各是什么？ 當(dāng)他們有效時(shí)，8088 CPU將做出何種反應(yīng)？,解答： 8088每個(gè)總線周期只能讀寫一個(gè)字節(jié)數(shù)據(jù)。所以讀取指令

8、長(zhǎng)度為3B的指令“ADD AL,2000H”需要 3個(gè)總線周期，執(zhí)行時(shí)需要 1 個(gè)總線周期。 讀取指令是 存儲(chǔ)器讀 總線周期，執(zhí)行時(shí)是 2個(gè)存儲(chǔ)器讀總線周期,2個(gè)存儲(chǔ)器寫 總線周期,習(xí)題5第 頁(yè),5.2 5.7 5.8 5.9,5.10 5.11 5.13,習(xí)題5.2,解答： 在半導(dǎo)體存儲(chǔ)器中，RAM指的是 隨機(jī)存取存儲(chǔ)器 ，他可讀可寫，但斷電后信息一般會(huì) 丟失 ；而ROM指的是 只讀存儲(chǔ)器 ，正常工作時(shí)只能從中 讀取 信息，但斷電后信息 不會(huì)丟失 。以EPROM芯片2764為例，其存儲(chǔ)容量為8K8位，共有 8 條數(shù)據(jù)線和 13 條地址線。用它組成64KB的ROM存儲(chǔ)區(qū)共需 8 片2764芯片

9、。,習(xí)題5.7,問(wèn)題： 什么是存儲(chǔ)器連接中的“位擴(kuò)充”和“地址擴(kuò)充”？ 欲組成32KB的RAM存儲(chǔ)區(qū)，在采用容量1K4位的靜態(tài)RAM芯片或容量16K1位的靜態(tài)RAM芯片的情況下，各需要多少芯片？ 在位方向和地址方向上各要進(jìn)行什么樣的擴(kuò)充？請(qǐng)畫出采用2114芯片時(shí)的連接示意圖。,習(xí)題5.7,解答： 位擴(kuò)充存儲(chǔ)器芯片數(shù)據(jù)位數(shù)小于主機(jī)數(shù)據(jù)線數(shù)時(shí)，利用多個(gè)存儲(chǔ)器芯片在數(shù)據(jù)“位”方向的擴(kuò)充； 地址擴(kuò)充（字?jǐn)U充）當(dāng)一個(gè)存儲(chǔ)器芯片不能滿足系統(tǒng)存儲(chǔ)容量時(shí)，利用多個(gè)存儲(chǔ)器芯片在“地址”方向的擴(kuò)充,習(xí)題5.7,解答（續(xù)）： 組成32KB存儲(chǔ)空間，用SRAM 2114（1K4）需要64個(gè)芯片； 組成32KB存儲(chǔ)空間

10、，用DRAM 4116（16K1）需要16個(gè)芯片； 它們都需要進(jìn)行位擴(kuò)充和地址擴(kuò)充,習(xí)題5.7,習(xí)題5.8,問(wèn)題： 存儲(chǔ)芯片為什么要設(shè)置片選信號(hào)？ 它與系統(tǒng)地址總線有哪些連接方式？ 采用何種連接方式可避免地址重復(fù)？ 采用哪些連接方式可節(jié)省用于譯碼的硬件？,習(xí)題5.8,解答： 片選信號(hào)說(shuō)明該存儲(chǔ)器芯片是否被選中正常工作，設(shè)置它可以比較方便地實(shí)現(xiàn)多個(gè)存儲(chǔ)器芯片組成大容量的存儲(chǔ)空間 存儲(chǔ)器片選信號(hào)通常與CPU地址總線的高位地址線相關(guān)聯(lián)，可以采用“全譯碼”、“部分譯碼”、“線選譯碼”方式 采用全譯碼方式可以避免地址重復(fù) 采用部分或線選譯碼可以節(jié)省譯碼硬件,習(xí)題5.9,題目： 在一個(gè)針對(duì)存儲(chǔ)器的譯碼系統(tǒng)

11、中，如果有4個(gè)地址線未參與譯碼，那么每個(gè)存儲(chǔ)單元會(huì)同時(shí)擁有幾個(gè)地址？ 解答： 2416,習(xí)題5.10,問(wèn)題： 請(qǐng)寫出圖5.33中4個(gè)存儲(chǔ)芯片各自的可用地址范圍，并指明其重復(fù)地址。 解答1：,習(xí)題5.10,解答1：,習(xí)題5.10,解答2：,習(xí)題5.10,解答3：,習(xí)題5.10,解答4：,習(xí)題5.11,問(wèn)題： 利用6264芯片（容量8K8位的SRAM），采用全譯碼方式，在8088系統(tǒng)的內(nèi)存區(qū)段40000H43FFFH擴(kuò)充RAM區(qū) 請(qǐng)畫出這些芯片與8088最大組態(tài)下形成的系統(tǒng)總線的連接示意圖。,習(xí)題5.11,解答:,習(xí)題5.11圖,習(xí)題5.13,問(wèn)題： 利用2764 芯片（容量8K8位的EPROM）

12、，采用74LS138進(jìn)行全譯碼，在8088系統(tǒng)的最高地址區(qū)組成32KB的ROM區(qū)域 請(qǐng)畫出各2764芯片與8088最大組態(tài)下形成的系統(tǒng)總線的連接示意圖,習(xí)題5.13,解答:,習(xí)題5.13圖,習(xí)題6第 頁(yè),6.2 6.4 6.5 6.9 6.10,習(xí)題6.2,問(wèn)題： 一般的I/O接口電路安排有哪三類寄存器？他們各自的作用是什么？,習(xí)題6.2,解答： 數(shù)據(jù)寄存器 保存外設(shè)給CPU和CPU發(fā)往外設(shè)的數(shù)據(jù) 狀態(tài)寄存器 保存外設(shè)或接口電路的狀態(tài) 控制寄存器 保存CPU給外設(shè)或接口電路的命令,習(xí)題6.4,問(wèn)題： 參看圖6.4，編程實(shí)現(xiàn)以下操作：當(dāng)K0鍵單獨(dú)按下時(shí)，發(fā)光二極管LED0LED7將依次點(diǎn)亮，每個(gè)

13、維持200ms；當(dāng)K1鍵單獨(dú)按下時(shí)，發(fā)光二極管LED0LED7將反向依次點(diǎn)亮，每個(gè)也維持200ms；其他情況下LED不點(diǎn)亮（設(shè)已有延時(shí)200ms的子程序DELAY可直接調(diào)用）,習(xí)題6.4程序1,again: mov dx,8000h in al,dx cmp al,0feh;D7D011111110B ？ jz next1;單獨(dú)按下K0，轉(zhuǎn)移到next1 cmp al,0fdh;D7D011111101B ？ jz next2;單獨(dú)按下K1，轉(zhuǎn)移到next2 jmp again;其它情況不點(diǎn)亮,not al cmp al,01h jz next1 cmp al,02h,習(xí)題6.4程序2,nex

14、t1:mov cx,8 mov al,1;從K0開始 next11:out dx,al;某個(gè)LED電亮 call delay;延時(shí)200ms shl al,1;rol al,1 loop next11 jmp again,習(xí)題6.4程序3,next2:mov cx,8 mov al,80h;從K7開始 next21:out dx,al;某個(gè)LED電亮 call delay;延時(shí)200ms shr al,1;ror al,1 loop next21 jmp again,習(xí)題6.5,問(wèn)題： CPU與外設(shè)采用查詢方式傳送數(shù)據(jù)的過(guò)程是怎樣的？現(xiàn)有一輸入設(shè)備，其數(shù)據(jù)端口的地址為FFE0H ，并于端口FF

15、E2H提供狀態(tài)，當(dāng)其D0位為1時(shí)表明輸入數(shù)據(jù)備好。請(qǐng)編寫采用查詢方式進(jìn)行數(shù)據(jù)傳送的程序段，要求從該設(shè)備讀取100個(gè)字節(jié)并輸入到從2000H:2000H開始的內(nèi)存中，注意在程序中加上注釋。,習(xí)題6.5解答,通過(guò)讀取狀態(tài)寄存器的標(biāo)志位來(lái)檢查外設(shè)是否就緒。若不就緒就繼續(xù)查詢，即程序不斷循環(huán)；直至就緒。然后，進(jìn)行下一步的傳送工作。,習(xí)題6.5程序,mov bx,2000h mov ds,bx mov cx,100 again:mov dx,0ffe2h status:in al,dx；查詢一次 test al,01h jz status mov dx,0ffe0h in al,dx；輸入一個(gè)字節(jié) mo

16、v bx,al inc bx loop again；循環(huán)，輸入100個(gè)字節(jié),習(xí)題6.9,問(wèn)題： 按照?qǐng)D6-12所示的中斷查詢接口與相應(yīng)的流程圖，請(qǐng)編寫用于中斷服務(wù)的程序段。具體要求是，當(dāng)程序查到中斷設(shè)備0有中斷請(qǐng)求（對(duì)應(yīng)數(shù)據(jù)線D0），它將調(diào)用名為PROC0的子程序；如此，依次去查中斷設(shè)備1中斷設(shè)備3，并分別調(diào)用名為PROC1PROC3的子程序。,習(xí)題6.9程序,sti push ax push dx mov dx,8001h status:in al,dx test al,01h jnz service0 test al,02h jnz service1 test al,04h jnz ser

17、vice2 test al,08h jnz service3, service0:call proc0 jmp done service1:call proc1 jmp done service2:call proc2 jmp done service3:call proc3 jmp done done:pop dx pop ax iret,習(xí)題6.10,解答： DMA的意思是 直接存儲(chǔ)器存取 ，主要用于高速外設(shè)和內(nèi)存間的數(shù)據(jù)傳送。進(jìn)行DMA傳送的一般過(guò)程是：外設(shè)先向DMA控制器提出 DMA請(qǐng)求 ，DMA控制器通過(guò) 總線請(qǐng)求HOLD 信號(hào)有效向CPU提出總線請(qǐng)求，CPU回以 總線響應(yīng)HLDA

18、信號(hào)有效表示響應(yīng)。此時(shí)CPU的三態(tài)信號(hào)線將輸出 高阻 狀態(tài)，即將它們交由 DMAC（DMA控制器） 進(jìn)行控制，完成外設(shè)和內(nèi)存間的直接傳送。,習(xí)題7第 頁(yè),7.2 7.9,習(xí)題7.2,解答： 在各種微機(jī)總線中，根據(jù)總線連接對(duì)象的不同可將它們分為以下幾類，它們是： 片內(nèi)總線、 芯片總線、 板級(jí)總線、 設(shè)備總線和互連總線_。例如，ISA總線屬于板級(jí)總線，USB總線屬于設(shè)備總線，I2C總線屬于芯片總線?？偩€中除電源和地線外的信號(hào)線，也可按傳輸信息的不同分為以下3類，即：數(shù)據(jù)總線 、 地址總線 、 控制總線 。,習(xí)題7.9,問(wèn)題： 請(qǐng)解釋IBM PC 總線中D0D7、A0A19、ALE、IOR*、IOW

19、*、IO CH RDY 信號(hào)線的含義。 解答： D0D7：8位雙向數(shù)據(jù)總線 A0A19：20位輸出地址總線 ALE：地址鎖存允許，每個(gè)CPU 總線周期有效 IOR*：I/O讀，輸出 IOW*：I/O寫，輸出 IO CH RDY：I/O通道準(zhǔn)備好，輸入,習(xí)題8第 頁(yè),8.4 8.6 8.9 8.11 8.13,習(xí)題8.4解答,中斷請(qǐng)求寄存器IRR 保存8條外界中斷請(qǐng)求信號(hào)IR0IR7的請(qǐng)求狀態(tài) Di位為1表示IRi引腳有中斷請(qǐng)求；為0表示無(wú)請(qǐng)求 中斷服務(wù)寄存器ISR 保存正在被8259A服務(wù)著的中斷狀態(tài) Di位為1表示IRi中斷正在服務(wù)中；為0表示沒(méi)有被服務(wù) 中斷屏蔽寄存器IMR 保存對(duì)中斷請(qǐng)求

20、信號(hào)IR的屏蔽狀態(tài) Di位為1表示IRi中斷被屏蔽（禁止）；為0表示允許,習(xí)題8.6解答,某時(shí)刻8259A的IRR內(nèi)容是08H，說(shuō)明 IR3引腳有中斷請(qǐng)求 。某時(shí)刻8259A的ISR內(nèi)容是08H，說(shuō)明 IR3正在被中斷服務(wù)，其它不被處理 。在兩片8259A級(jí)連的中斷電路中，主片的第5級(jí)IR5作為從片的中斷請(qǐng)求輸入，則初始化主、從片時(shí)，ICW3的控制字分別是 20H 和 05H 。,習(xí)題8.9解答,普通全嵌套方式 8259A的中斷優(yōu)先權(quán)順序固定不變，從高到低依次為IR0、IR1、IR2、IR7 中斷請(qǐng)求后，8259A對(duì)當(dāng)前請(qǐng)求中斷中優(yōu)先權(quán)最高的中斷IRi予以響應(yīng)，將其向量號(hào)送上數(shù)據(jù)總線 在ISR

21、的Di位置位期間，禁止再發(fā)生同級(jí)和低級(jí)優(yōu)先權(quán)的中斷，但允許高級(jí)優(yōu)先權(quán)中斷的嵌套 普通中斷結(jié)束方式 配合全嵌套優(yōu)先權(quán)方式使用 CPU用輸出指令往8259A發(fā)出普通中斷結(jié)束EOI命令，8259A就會(huì)復(fù)位正在服務(wù)的中斷中優(yōu)先權(quán)最高的ISR位,習(xí)題8.11解答,讀取中斷服務(wù)寄存器ISR的內(nèi)容 因?yàn)閳?zhí)行輸入指令（A00）之前，執(zhí)行的輸出指令，寫入了OCW3（D4D301），其中P RR RIS（D2D1D0）011指明隨后讀出ISR 不是查詢字,習(xí)題8.13解答1,int08hproc far;遠(yuǎn)過(guò)程 sti;開中斷，允許中斷嵌套 push ds;現(xiàn)場(chǎng)保護(hù) push ax push dx ;日時(shí)鐘計(jì)時(shí)

22、;控制軟驅(qū)馬達(dá),習(xí)題8.13解答2,int 1ch;調(diào)用指令中斷1CH mov al,20h;發(fā)送EOI命令 out 20h,al pop ax;現(xiàn)場(chǎng)恢復(fù) pop dx pop ds iret;中斷返回 int08hendp,習(xí)題9第 頁(yè),9.2 9.3 9.4 9.6 9.7,習(xí)題9.2解答,CLK時(shí)鐘輸入信號(hào)在計(jì)數(shù)過(guò)程中，此引腳上每輸入一個(gè)時(shí)鐘信號(hào)（下降沿），計(jì)數(shù)器的計(jì)數(shù)值減1 GATE門控輸入信號(hào)控制計(jì)數(shù)器工作，可分成電平控制和上升沿控制兩種類型 OUT計(jì)數(shù)器輸出信號(hào)當(dāng)一次計(jì)數(shù)過(guò)程結(jié)束（計(jì)數(shù)值減為0），OUT引腳上將產(chǎn)生一個(gè)輸出信號(hào),習(xí)題9.3解答,8253每個(gè)通道有 6 種工作方式可供

23、選擇。若設(shè)定某通道為方式0后，其輸出引腳為 低 電平；當(dāng) 寫入計(jì)數(shù)初值（并進(jìn)入減1計(jì)數(shù)器） 后通道開始計(jì)數(shù)， CLK 信號(hào)端每來(lái)一個(gè)脈沖 減1計(jì)數(shù)器 就減1；當(dāng) 計(jì)數(shù)器減為0 ，則輸出引腳輸出 高 電平，表示計(jì)數(shù)結(jié)束。8253的CLK0接1.5MHz的時(shí)鐘，欲使OUT0產(chǎn)生頻率為300KHz的方波信號(hào)，則8253的計(jì)數(shù)值應(yīng)為 5（1.5MHz300KHz） ，應(yīng)選用的工作方式是 3 。,習(xí)題9.4解答（1）,mov al,50h mov dx,207h out dx,al mov al,128；80h mov dx,205h out dx,al,習(xí)題9.4解答（2）,mov al,33h mo

24、v dx,207h out dx,al mov ax,3000h；不是3000 mov dx,204h out dx,al mov al,ah out dx,al,習(xí)題9.4解答（3）,mov al,0b4h mov dx,207h out dx,al mov al,02f0h mov dx,206h out dx,al mov al,ah out dx,al,習(xí)題9.6解答,計(jì)數(shù)器0 每隔55ms產(chǎn)生一個(gè)IRQ0中斷請(qǐng)求 計(jì)數(shù)器1 每隔15s產(chǎn)生一個(gè)DRAM刷新請(qǐng)求 計(jì)數(shù)器2 控制揚(yáng)聲器音調(diào),習(xí)題9.7解答,101個(gè)下降沿，還可以采用方式4 GATE0接外部啟動(dòng)計(jì)數(shù)器的控制信號(hào)，可以選用方式

25、1或方式5 mov dx,203h mov al,12h;方式5為1ah out dx,al mov dx,200h mov al,64h out dx,al,習(xí)題10第 頁(yè),10.1 10.2 10.3 10.6 10.9,習(xí)題10.1解答（P242）,當(dāng)8237A的任意一個(gè)通道都沒(méi)有DMA請(qǐng)求時(shí)就處于空閑周期 當(dāng)8237A采樣到外設(shè)有DMA請(qǐng)求時(shí)就脫離空閑周期進(jìn)入有效周期,習(xí)題10.2解答1,單字節(jié)傳送方式 每次DMA傳送僅傳送一個(gè)字節(jié)。傳送一個(gè)字節(jié)之后，字節(jié)數(shù)寄存器減1，地址寄存器加1或減1，然后釋放總線 數(shù)據(jù)塊傳送方式 由DMA請(qǐng)求信號(hào)啟動(dòng)，連續(xù)地傳送數(shù)據(jù)，直到字節(jié)數(shù)寄存器從0減至FF

26、FFH終止計(jì)數(shù)，最后釋放總線,習(xí)題10.2解答2,單字節(jié)傳送與數(shù)據(jù)塊傳送的根本區(qū)別 單字節(jié)傳送方式：每次申請(qǐng)系統(tǒng)總線，僅傳送一個(gè)字節(jié)，然后釋放總線 數(shù)據(jù)塊傳送方式：每次申請(qǐng)系統(tǒng)總線，連續(xù)傳送到規(guī)定的字節(jié)數(shù)傳送完成，中間不釋放總線,習(xí)題10.2解答3,數(shù)據(jù)塊傳送和請(qǐng)求傳送對(duì)DREQ信號(hào)有效有什么要求 數(shù)據(jù)塊傳送方式：DREQ信號(hào)只需有效到外設(shè)DMA響應(yīng)DACK有效 請(qǐng)求傳送方式：DREQ信號(hào)必須在DMA傳送過(guò)程中一直有效，否則傳送暫停,習(xí)題10.3解答,DMA讀：MEMR*和IOW*有效 DMA寫：MEMW*和IOR*有效 DMA校驗(yàn)：都無(wú)效,習(xí)題10.6解答,out 0ch,al;清高/低觸發(fā)

27、器（可選） mov ax,1024-1;400h13ffh out 05h,al mov al,ah out 05h,al,習(xí)題10.9解答,設(shè)置通道3 單字節(jié)傳送方式 DMA寫傳送類型 地址增量、禁止自動(dòng)初始化,習(xí)題11第 頁(yè),11.4 11.7 11.8 11.10 11.11 11.15,習(xí)題11.4解答,習(xí)題11.7解答1,習(xí)題11.7解答2,mov dx,0fffeh mov al,84h out dx,al mov al,04h ;使INTEB（PC2）為0，禁止中斷 out dx,al mov cx,counter;打印字節(jié)數(shù)送CX mov bx,offset buffer;取字

28、符串首地址 call prints;調(diào)用打印子程序,習(xí)題11.7解答3,printsproc push ax;保護(hù)寄存器 push dx print1:mov al,bx;取一個(gè)數(shù)據(jù) mov dx,0fffah out dx,al;從端口B輸出,習(xí)題11.7解答4,mov dx,0fffch print2:in al,dx test al,02h;檢測(cè)（PC1）為1否? jz print2 inc bx loop print1 pop dx pop ax ret printsendp,習(xí)題11.8解答1,；寫入方式字 mov al,100001b；81h mov dx,控制口地址；0fffeh

29、 out dx,al ；加入下一段更好，使L0L3全亮 mov al,0fh mov dx,端口C地址；0fffch out dx,al,習(xí)題11.8解答2,；控制程序段 mov dx,端口C地址；0fffch in al,dx；讀入PC0PC3 mov cl,4 shl al,cl；左移4位 out dx,al；控制PC4PC7,習(xí)題11.10解答,當(dāng)按下或釋放一個(gè)鍵時(shí)，往往會(huì)出現(xiàn)按鍵在閉合位置和斷開位置之間跳幾下才穩(wěn)定到閉合狀態(tài)的現(xiàn)象就是機(jī)械按鍵的抖動(dòng) 方法解決 硬件：消抖電路 軟件：程序延時(shí)，以避開抖動(dòng)的時(shí)間,習(xí)題11.11解答,重鍵指兩個(gè)或多個(gè)鍵同時(shí)閉合 簡(jiǎn)單情況：不予識(shí)別，認(rèn)為是錯(cuò)誤

30、的按鍵 通常情況：只承認(rèn)先識(shí)別出來(lái)的鍵 連鎖法：直到所有鍵都釋放后，讀入下一個(gè)鍵 巡回法：等被識(shí)別的鍵釋放以后，就可以對(duì)其他閉合鍵作識(shí)別，而不必等待全部鍵釋放 正常的組合鍵：都識(shí)別出來(lái),習(xí)題11.15解答,LEDtbdb3fh, 06h, 5bh, 4fh 66h, 6dh, 7dh, 07h 7fh, 6fh, 77h, 7ch 39h, 5eh, 79h, 71h,習(xí)題12第292頁(yè),12.2 12.5 12.7 12.8,習(xí)題12.2解答1,習(xí)題12.2解答2,習(xí)題12.2解答3,習(xí)題12.5解答,欲使通信字符為8個(gè)數(shù)據(jù)位、偶校驗(yàn)、2個(gè)停止位，則應(yīng)向8250 通信線路控制 寄存器寫入控制

31、字 00011111b（1fh） ，其在PC系列機(jī)上的I/O地址（COM2）是 2fbh XT機(jī)通信適配器電路上設(shè)計(jì)J9J12跨接器的作用是 選擇兩個(gè)I/O地址及中斷請(qǐng)求引腳IRQ之一,習(xí)題12.7解答,ROM-BIOS中該段程序的作用是檢測(cè)是否存在串行異步通信接口電路 如果不發(fā)生條件轉(zhuǎn)移，說(shuō)明存在異步通信接口電路，RS232-BASE字單元存放異步通信接口電路的基地址：3f8h和2f8h,習(xí)題12.8解答1,mov al,80h mov dx,2fbh out dx,al mov ax,24;1.8432MHz(480016)2418H mov dx,2f8h out dx,al;寫入除數(shù)寄

32、存器低8位 mov al,ah inc dx out dx,al;寫入除數(shù)寄存器高8位,習(xí)題12.8解答2,mov al,03h mov dx,2fbh out dx,al;寫入通信線路控制寄存器 mov al,0bh mov dx,2fch out dx,al;寫入調(diào)制解調(diào)器控制寄存器 mov al,01h;至少有一位為1，不能禁止所有中斷 mov dx,2f9h out dx,al,習(xí)題13第 頁(yè),13.2 13.3 13.6 13.7,習(xí)題13.2解答,習(xí)題13.3解答,mov dx,port1l mov al,bl out dx,al mov dx,port1h mov al,bh out dx,al mov dx,port2,習(xí)題13.6,1.某控制接口電路如圖所示，需要控制時(shí)，8255A的PC7輸出一個(gè)正脈沖信號(hào)，START啟動(dòng)A/D 轉(zhuǎn)換；ADC 轉(zhuǎn)換結(jié)束在提供一個(gè)低脈沖結(jié)束信號(hào)EOC的同時(shí)送出數(shù)字量。CPU采集該數(shù)據(jù)，進(jìn)行處理，產(chǎn)生控制信號(hào)。現(xiàn)已存在一個(gè)處理子程序ADPRCS，其入口參數(shù)是在AL寄存器存入待處理的數(shù)字量，出口參數(shù)是AL 寄存器給出處理后的數(shù)字量。假定8255A端口A、B、C及控制端口的地址依次為FFF8HFFFBH，要求8255A端口A為方式1輸入，端口