1、2.5 常用的中規(guī)模組合邏輯標(biāo)準(zhǔn)構(gòu)件,2.5.1 集成電路規(guī)模的劃分 小規(guī)模集成電路（SSI） 中規(guī)模集成電路（MSI） 大規(guī)模集成電路（LSI） 超大規(guī)模集成電路（VLSI）,返回,2.5.2 數(shù)據(jù)選擇器（多路選擇器或多路開關(guān)）,數(shù)據(jù)選擇器是一種多路輸入、單路輸出的邏輯構(gòu)件。,74LS153 邏輯圖,選通信號端,地址輸入端,例13 用4 路選擇器74LS153實(shí)現(xiàn)以下邏輯函數(shù),解：對此式作變換，可得,比較：,畫出74LS153的外部連接引線圖如右。,令,例14 用4路選擇器74LS253 構(gòu)成分時(shí)多路轉(zhuǎn)換電路。,將四位并行數(shù)據(jù)送到輸入端D0D3上，然后在地址輸入端A1和A0周期地加載0001

2、1011四個(gè)控制信號，那么輸出端將得到串行數(shù)據(jù)依次為D0、D1、D2、D3 。,注：74LS253與74LS153的邏輯功能完全相同，其不同之處僅在于它是三態(tài)輸出，可組成系統(tǒng)的數(shù)據(jù)總線接口，并驅(qū)動(dòng)這種數(shù)據(jù)總線。,2.5.3 數(shù)據(jù)分配器 這是一種單路輸入、 多路輸出的邏輯構(gòu)件。,例14 利用數(shù)據(jù)選擇器和數(shù)據(jù)分配器設(shè)計(jì)實(shí)現(xiàn) 8 路數(shù)據(jù)傳輸?shù)倪壿嬰娐贰?（邏輯圖見教材P.45）,七段數(shù)字顯示系統(tǒng)原 理 圖,1. 8421 BCD 碼編碼器,注意 ：該編碼器在任何時(shí)刻，只能對一個(gè)輸入信號進(jìn)行編碼，即不允許有兩個(gè)和兩個(gè)以上輸入信號同時(shí)存在的情況出現(xiàn)，或者說輸入信號是互相排斥的。,優(yōu)先編碼器（74LS14

3、8）,特點(diǎn) ：允許多個(gè)信號同時(shí)輸入，但只對其中優(yōu)先級別最高的進(jìn)行編碼，對級別低的信號不于理睬。,(邏輯圖見教材P.48）,例15 試用兩片74LS148接成16線-4線優(yōu)先編碼器，輸出編碼為原碼形式。,1,例15 試用兩片74LS148接成16線-4線優(yōu)先編碼器，輸出編碼為原碼形式。,2.5.6 數(shù)據(jù)比較器,注意 ：若只進(jìn)行四位數(shù)比較時(shí)，必須將級聯(lián)輸入ALBL 和 ALBL 接地， AL =BL 接高電平。,2.5.7 加法器,一、半加器和全加器 1半加器,2. 全加器,二、加法器,1四位串行進(jìn)位加法器,Si AiBi Ci1 Ci AiBi （Ai Bi） Ci1,特點(diǎn) ：1. 進(jìn)位信號逐位

4、由低向高傳遞； 2. 工作速度較慢。,2超前進(jìn)位加法器(74LS283),加法器的邏輯表達(dá)式： S0 A0B0 C0-1 C0 A0B0 （A0 B0） C0-1 S1 A1B1 C0 C1 A1B1 （A1 B1） C0 S2 A2B2 C1 C2 A2B2 （A2 B2） C1 S3 A3B3 C2 C3 A3B3 （A3 B3） C2,令 Gi AiBi ， Pi Ai Bi ，則 Ci Gi Pi Ci-1 。采用遞推公式，進(jìn)位表達(dá)式為： C0 G0 P0C0-1 C1 G1 P1 C0 G1 P1 G0 P1 P0C0-1 C2 G2 P2 C1 G2 P2 G1 P2 P1G0 P2P1 P0C0-1 C3G3 P3 C2 G2 P3 G2 P3 P2 G1 P3 P2 P1G0 P3 P2P1 P0C0-1 各位和的輸出為： Si Pi Ci-1,此式表明 ：最低位的進(jìn)位信號C0-1可以超前送