1、3.4 ARM核綜述,在高性能的32位嵌入式SoC設(shè)計(jì)中， 幾乎都是以ARM作為處理器核。ARM核已是現(xiàn)在嵌入式SoC系統(tǒng)芯片的核心， 也是現(xiàn)代嵌入式系統(tǒng)發(fā)展的方向。 ARM處理器核作為基本處理單元，根據(jù)發(fā)展需求還集成了與處理器核密切相關(guān)的功能模塊，如Cache存儲(chǔ)器和存儲(chǔ)器管理MMU硬件，這些基于微處理器核并集成這些IP核的標(biāo)準(zhǔn)配置的ARM核都具有基本“CPU”的配置，這些內(nèi)核稱為CPU核。,ARM7TDMI內(nèi)核結(jié)構(gòu),3.4.1 ARM7微處理器,主核和外部的總線連接是通過總線分割器（Bus Splitter）進(jìn)行的,TAP是測試訪問口（test accessing Port）,ICE（In

2、 Circuit Emulator）在線仿真支持片上調(diào)試單元,1、ARM7TDMI組織結(jié)構(gòu) ARM7TDMI重要的特性有： （1）實(shí)現(xiàn)ARM體系結(jié)構(gòu)版本4T，支持64位結(jié)果的乘法，半字、有符號(hào)字節(jié)存?。?（2）支持Thumb指令集，可降低系統(tǒng)開銷； （3）328 DSP乘法器； （4）32位尋址空間-4GB線性地址空間； （5）它包含了EmbeddedICE模塊以支持嵌入式系統(tǒng)調(diào)試； （6）調(diào)試硬件由JTAG測試訪問端口訪問，因此JTAG控制邏輯被認(rèn)為是處理器核的一部分； （7）廣泛的ARM和第三方支持， 并與ARM9 Thumb系列ARM10 Thumb系列和StrongARM處理器相兼容。

3、,3.4.1 ARM7系列核介紹,ARM體系結(jié)構(gòu)簡介,2、ARM7TDMI硬件接口 按接口信號(hào)的功能劃分為： （1）存儲(chǔ)器接口：32位地址、32位雙向數(shù)據(jù)總線和10個(gè)控制信號(hào)等。 （2）MMU接口：進(jìn)行存儲(chǔ)器區(qū)域的訪問控制。 （3）總線控制：包括數(shù)據(jù)總線使能信號(hào)等各種總線控制信號(hào)。 （4）時(shí)鐘控制：處理器所有狀態(tài)變化都由存儲(chǔ)器時(shí)鐘mclk控制。 （5）狀態(tài)輸出：Tbit信號(hào)表明當(dāng)前處理器執(zhí)行的是ARM指令還是Thumb指令。 （6）配置：bigend信號(hào)用于在小端格式和大端格式之間選擇。 （7）中斷：fiq和irq是兩個(gè)中斷請(qǐng)求輸入信號(hào)。 （8）初始化：reset信號(hào)用于復(fù)位、啟動(dòng)處理器，處理

4、器從地址0 x00000000開始執(zhí)行程序。 （9）Debug接口：EmbeddedICE 模塊包含斷點(diǎn)和觀察點(diǎn)寄存器，使運(yùn)行的代碼能夠停下來以便調(diào)試。 （10）協(xié)處理器接口：提供連接協(xié)處理器接口信號(hào)：cpi、cpa、cpb、opc。 （11）電源：提供處理器正常工作的電源。 （12）TAP信息：這些信號(hào)用來支持對(duì)JTAG系統(tǒng)增加更多的掃描鏈。 （13）JTAG接口：這些控制信號(hào)通過專用引腳連到片外測試控制器。 （14）邊界掃描擴(kuò)展：包含全部的JTAG TAP控制器，以支持EmbeddedICE功能。,3.4.1 ARM7核介紹,3.4 ARM7微處理器,（1）存儲(chǔ)器接口：32位地址、32位雙

5、向數(shù)據(jù)總線和10個(gè)控制信號(hào)等。 （2）MMU接口：進(jìn)行存儲(chǔ)器區(qū)域的訪問控制。,（3）總線控制：包括數(shù)據(jù)總線使能信號(hào)等各種總線控制信號(hào)。 （4）時(shí)鐘控制：處理器所有狀態(tài)變化都由存儲(chǔ)器時(shí)鐘mclk控制。,（5）狀態(tài)輸出：Tbit信號(hào)表明當(dāng)前處理器執(zhí)行的是ARM指令還是Thumb指令。 （6）配置：bigend信號(hào)用于在小端格式和大端格式之間選擇。 （7）中斷：fiq和irq是兩個(gè)中斷請(qǐng)求輸入信號(hào)。,（8）初始化：reset信號(hào)用于復(fù)位、啟動(dòng)處理器，處理器從地址0 x00000000開始執(zhí)行程序。 （9）Debug接口：EmbeddedICE 模塊包含斷點(diǎn)和觀察點(diǎn)寄存器，使運(yùn)行的代碼能夠停下來以便調(diào)

6、試。,10）協(xié)處理器接口：提供連接協(xié)處理器接口信號(hào)：cpi、cpa、cpb、opc。 （11）電源：提供處理器正常工作的電源。 （12）TAP信息：這些信號(hào)用來支持對(duì)JTAG系統(tǒng)增加更多的掃描鏈。 （13）JTAG接口：這些控制信號(hào)通過專用引腳連到片外測試控制器。 （14）邊界掃描擴(kuò)展：包含全部的JTAG TAP控制器，以支持EmbeddedICE功能。,ARM720T處理器內(nèi)核結(jié)構(gòu),ARM920T處理器內(nèi)核結(jié)構(gòu),3.5 ARM協(xié)處理器,1、ARM通過增加硬件協(xié)處理器來支持對(duì)其指令集的通用擴(kuò)展，通過未定義指令陷阱支持這些協(xié)處理器的軟件仿真。簡單的ARM核提供板級(jí)協(xié)處理器接口，因此協(xié)處理器可以作

7、為一個(gè)獨(dú)立的元件接入。 2、最常使用的協(xié)處理器是用于控制片上功能的系統(tǒng)協(xié)處理器，例如控制ARM720上的高速緩存Cache和存儲(chǔ)器管理單元MMU等。ARM也開發(fā)了浮點(diǎn)協(xié)處理器，也可以支持其它的片上協(xié)處理器。ARM體系結(jié)構(gòu)支持通過增加協(xié)處理器來擴(kuò)展指令集的機(jī)制。,3.6 ARM片上總線AMBA,先進(jìn)的微控制器總線體系結(jié)構(gòu)AMBA是ARM公司公布的總線標(biāo)準(zhǔn) 1、AHB（Advanced High-performance Bus）：用于連接高性能系統(tǒng)模塊。它支持突發(fā)數(shù)據(jù)傳輸方式及單個(gè)數(shù)據(jù)傳輸方式，所有時(shí)序參考同一個(gè)時(shí)鐘沿。 2、ASB（Advanced System Bus）：用于連接高性能系統(tǒng)模塊

8、，它支持突發(fā)數(shù)據(jù)傳輸模式。 3、APB（Advance Peripheral Bus）：是一個(gè)簡單接口支持低性能的外圍接口。,3.6 ARM片上總線AMBA,ARM處理器內(nèi)核一般都沒有I/O的部件和模塊，ARM處理器中的I/O可通過AMBA總線來擴(kuò)充。 ARM采用了存儲(chǔ)器映像I/O的方式，即把I/O端口地址作為特殊的存儲(chǔ)器地址。一般的I/O，如串行接口，它有若干個(gè)寄存器，包括發(fā)送數(shù)據(jù)寄存器（只寫）、數(shù)據(jù)接收寄存器（只讀）、控制寄存器、狀態(tài)寄存器（只讀）和中斷允許寄存器等。這些寄存器都需相應(yīng)的I/O端口地址。應(yīng)注意的是存儲(chǔ)器的單元可以重復(fù)讀多次，其讀出的值是一致的；而I/O設(shè)備的連續(xù)2次輸入，其

9、輸入值可能不同。 在許多ARM體系結(jié)構(gòu)中I/O單元對(duì)于用戶是不可訪問的，只可以通過系統(tǒng)管理調(diào)用或通過C的庫函數(shù)來訪問。 ARM架構(gòu)的處理器一般都沒有DMA（直接存儲(chǔ)器存?。┎考?，只有一些高檔的ARM架構(gòu)處理器才具有DMA的功能。,3.7 ARM I/O結(jié)構(gòu),為了能提高I/O的處理能力，對(duì)于一些要求I/O處理速率比較高的事件，系統(tǒng)安排了快速中斷FIQ（Fast Interrupt reQuest），而對(duì)其余的I/O源仍安排一般中斷IRQ。 為提高中斷響應(yīng)的速度，在設(shè)計(jì)中可以采用以下辦法： （1）提供大量后備寄存器，在中斷響應(yīng)及返回時(shí)，作為保護(hù)現(xiàn)場和恢復(fù)現(xiàn)場的上下文切換（Context Switc

10、hing）之用。 （2）采用片內(nèi)RAM的結(jié)構(gòu)，這樣可以加速異常處理（包括中斷）的進(jìn)人時(shí)間。 （3）快存Cache和地址變換后備緩沖器TLB（Translation Lookaside Buffer）采用鎖住 （Locked down）方式以確保臨界代碼段不受“不命中”的影響。,3.7 ARM I/O結(jié)構(gòu),3.8 ARM的調(diào)試結(jié)構(gòu),1、嵌入式調(diào)試：采用在線仿真 ICE 是一個(gè)標(biāo)準(zhǔn)的嵌入式調(diào)試解決方案，在線仿真器使用仿真頭完全取代目標(biāo)板上的處理器，可完全仿真ARM芯片的行為，提供更加深入的調(diào)試功能。 2、調(diào)試處理器核：主要是調(diào)試系統(tǒng)芯片上的IP核。 3、ARM調(diào)試硬件：目標(biāo)系統(tǒng)與主機(jī)之間通過擴(kuò)展

11、JTAG 測試端口的功能來實(shí)現(xiàn)通信。大多數(shù)芯片中都有JTAG測試引腳。JTAG 掃描鏈用于訪問斷點(diǎn)及觀察寄存器， 并向處理器施加指令來訪問處理器及系統(tǒng)的狀態(tài)。 4、EmbeddedICE：這是一種基于 JTAG 的 ARM 內(nèi)核調(diào)試通道。Embedded ICE 模塊中包括兩個(gè)觀察點(diǎn)寄存器和控制與狀態(tài)寄存器。當(dāng)?shù)刂贰?數(shù)據(jù)和控制信號(hào)與觀察點(diǎn)寄存器的編程數(shù)據(jù)相匹配時(shí)，也就是說觸發(fā)條件滿足時(shí)，觀察點(diǎn)寄存器可以中止處理器。由于比較是在屏蔽控制下進(jìn)行的，因此當(dāng) ROM 或 RAM 中的一條指令執(zhí)行時(shí)， 任何一個(gè)觀察點(diǎn)寄存器均可配置為能夠中止處理器的斷點(diǎn)寄存器。,1.JTAG接口 JTAG（Joint

12、Test Action Group，聯(lián)合測試行動(dòng)小組）是一種國際標(biāo)準(zhǔn)測試協(xié)議，主要用于芯片內(nèi)部測試及對(duì)系統(tǒng)進(jìn)行仿真、調(diào)試。JTAG技術(shù)是一種嵌入式調(diào)試技術(shù)，它在芯片內(nèi)部封裝了專門的測試電路TAP（Test Access Port，測試訪問口），通過專用的JTAG測試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測試。目前大多數(shù)比較復(fù)雜的器件都支持JTAG協(xié)議，如ARM、DSP、FPGA器件等。 標(biāo)準(zhǔn)的JTAG接口是4線式的，分別為TM S（測試模式選擇）、TCK（測試時(shí)鐘）、TDI（測試數(shù)據(jù)輸入）和TDO（測試數(shù)據(jù)輸出）。 目前JTAG接口的連接有14針接口和20針接口兩種標(biāo)準(zhǔn)，其定義分別如下表。,3.9 ARM JTA

13、G調(diào)試接口,14針JTAG接口定義,3.9 ARM JTAG調(diào)試接口,20針JTAG接口定義,3.9 ARM JTAG調(diào)試接口,2.ARM JTAG調(diào)試接口 ARM JTAG調(diào)試接口的結(jié)構(gòu)如圖。它由測試訪問端口TAP（Test Access Port）控制器、旁路（Bypass）寄存器、指令寄存器、數(shù)據(jù)寄存器以及與JTAG接口兼容的ARM架構(gòu)處理器組成。處理器的每個(gè)引腳都有一個(gè)移位寄存單元（邊界掃描單元（BSC，Boundary Scan Cell），它將JTAG電路與處理器核邏輯電路聯(lián)系起來，同時(shí)，隔離了處理器核邏輯電路與芯片引腳。所有邊界掃描單元構(gòu)成了邊界掃描寄存器BSR，該寄存器電路僅在

14、進(jìn)行JTAG測試時(shí)有效，在處理器核正常工作時(shí)無效。,3.9 ARM JTAG調(diào)試接口,（1）JTAG的控制寄存器 測試訪問端口TAP控制器對(duì)嵌入在ARM處理器核內(nèi)部的測試功能電路進(jìn)行訪問控制，是一個(gè)同步狀態(tài)機(jī)。通過測試模式選擇TMS和時(shí)鐘信號(hào)TCK來控制其狀態(tài)轉(zhuǎn)移，實(shí)現(xiàn)IEEE1149.1標(biāo)準(zhǔn)所確定的測試邏輯電路的工作時(shí)序。 指令寄存器是串行移位寄存器，通過它可以串行輸入執(zhí)行各種操作的指令。 數(shù)據(jù)寄存器組是一組串行移位寄存器。操作指令被串行裝入由當(dāng)前指令所選擇的數(shù)據(jù)寄存器，隨著操作的進(jìn)行，測試結(jié)果被串行移出。,3.9 ARM JTAG調(diào)試接口,（2）JTAG測試信號(hào) JTAG測試信號(hào)包含有TR

15、ST、TCK、TMS、TDI、TDO 五個(gè)測試信號(hào)。 JTAG可以對(duì)同一塊電路板上多塊芯片進(jìn)行測試。TRST、TCK和TMS信號(hào)并行至各個(gè)芯片，而一塊芯片的TDO接至下一芯片的TDI。 （3）TAP狀態(tài)機(jī) 測試訪問端口TAP控制器是一個(gè)16狀態(tài)的有限狀態(tài)機(jī)，為JTAG提供邏輯控制，控制進(jìn)人JTAG結(jié)構(gòu)中各種寄存器內(nèi)數(shù)據(jù)的掃描與操作。在TCK同步時(shí)鐘上升沿的TMS引腳的邏輯電壓決定狀態(tài)轉(zhuǎn)移的過程。 由TDI引腳輸入到器件的掃描信號(hào)有2個(gè)狀態(tài)變化路徑：用于指令移入至指令寄存器，或用于數(shù)據(jù)移入至相應(yīng)的數(shù)據(jù)寄存器（該數(shù)據(jù)寄存器由當(dāng)前指令確定）。,3.9 ARM JTAG調(diào)試接口,3.9 ARM JTA

16、G調(diào)試接口,（4）JTAG接口控制指令 控制指令用于控制JTAG接口各種操作，控制指令包括公用（Public）指令和私有（Private）指令。最基本的公用指令有： BYPASS：旁路片上系統(tǒng)邏輯指令，用于未被測試的芯片，即把TDI與TPO旁路（1個(gè)時(shí)鐘延遲）。 EXTEST：片外電路測試指令，用于測試電路板上芯片之間的互連。 IDCODE：讀芯片ID碼指令，用于識(shí)別電路板上的芯片。 INTEST：片內(nèi)測試指令，邊界掃描寄存器位于TDI與TDO引腳之間，處理器核邏輯輸入和輸出狀態(tài)被該寄存器捕獲和控制。 采用ARM公司提供的標(biāo)準(zhǔn)20腳JTAG仿真調(diào)試接口電路如圖，可以通過外部JTAG調(diào)試電纜或仿

17、真器與開發(fā)系統(tǒng)連接調(diào)試。,3.9 ARM JTAG調(diào)試接口,3.9 ARM JTAG調(diào)試接口,基于ARM核的芯片選擇,一、從應(yīng)用的角度上ARM芯片選擇的一般原則 1、MMU 2、處理器速度 3、內(nèi)置存儲(chǔ)器容量 4、USB接口 5、GPIO數(shù)量 6、中斷控制器 7、IIS（Integrate Interface of Sound）音頻接口 8、nWAIT信號(hào) 9、DMA控制器,一、從應(yīng)用的角度上ARM芯片選擇的一般原則 10、RTC（Real Time Clock） 11、LCD控制器 12、PWM輸出 13、ADC和DAC 14、PS2 15、CAN總線 16、擴(kuò)展總線 17、UART和IrD

18、A 18、時(shí)鐘計(jì)數(shù)器和看門狗計(jì)數(shù)器 19、電源管理功能,基于ARM核的芯片選擇,基于ARM核的芯片選擇,二、多內(nèi)核ARM角度的芯片選擇原則 1、ARM+DSP 2、ARM+FPGA 3、多ARM核,思考題與習(xí)題,1 簡述ARM微處理器的特點(diǎn)。 2 試畫出ARM體系結(jié)構(gòu)方框圖，并說明各部分功能。 3 簡述ARM7TDMI的接口分類與功能。 4 登錄 ，查閱S3C4510B有關(guān)資料，分析其結(jié)構(gòu)特點(diǎn)、接口分類與功能。 5 試分析ARM720T處理器內(nèi)核結(jié)構(gòu)和ARM7TDMI處理器內(nèi)核結(jié)構(gòu)的差異。 6 試分析ARM920T內(nèi)核結(jié)構(gòu)特點(diǎn)。 7 查閱有關(guān)資料，試畫出ARM9E系列微處理器內(nèi)核結(jié)構(gòu)方框圖。 8 查閱有關(guān)資料，試畫出ARM10E系列微處理器內(nèi)核結(jié)構(gòu)方框圖。 9 查閱有關(guān)資料，試畫出SecurCore系列微處理器內(nèi)核結(jié)構(gòu)方框圖。,10 查閱有關(guān)資料，試畫出Intel Strong ARM系列微處理器內(nèi)核結(jié)構(gòu)方框圖。 11 查閱有關(guān)資料，試畫出Intel XScale系列微處理器內(nèi)核結(jié)構(gòu)方框圖。 12 ARM微處理器支持哪幾種運(yùn)行模式？各運(yùn)行模式有什么特點(diǎn)？ 13 ARM處理器有幾種工作狀態(tài)？各工作狀態(tài)有什么特點(diǎn)？ 14 試分析ARM寄存器組織結(jié)構(gòu)圖，并說明寄存器分組與功能。 15 簡述程序狀態(tài)寄存器的位功能。 16