1、第三章 存儲(chǔ)系統(tǒng),隨機(jī)讀寫存儲(chǔ)器 靜態(tài)MOS存儲(chǔ)器(SRAM) 動(dòng)態(tài)MOS存儲(chǔ)器(DRAM) 3.2 SRAM存儲(chǔ)器,3.2.1 基本靜態(tài)存儲(chǔ)元陣列,靜態(tài)存儲(chǔ)器,SRAM存儲(chǔ)器的構(gòu)成,行譯碼器X,列譯碼器Y,SRAM存儲(chǔ)器的構(gòu)成,地址譯碼的兩種方式,采用單譯碼結(jié)構(gòu)的存儲(chǔ)單元,采用雙譯碼結(jié)構(gòu)的存儲(chǔ)單元矩陣,3.2.1 SRAM存儲(chǔ)器,驅(qū)動(dòng)器 I/O電路 片選與讀/寫控制電路 輸出驅(qū)動(dòng)電路,2114邏輯結(jié)構(gòu)圖,存儲(chǔ)器的讀、寫周期,存儲(chǔ)器的讀、寫周期,第三章 存儲(chǔ)系統(tǒng),3.3 DRAM存儲(chǔ)器,3.3 DRAM存儲(chǔ)器,動(dòng)態(tài)存儲(chǔ)器,單管DRAM基本存儲(chǔ)電路,圖29 單管DRAM基本存儲(chǔ)電路,單管DRAM

2、的存儲(chǔ)矩陣,表3.4 單管存儲(chǔ)元電路和四管存儲(chǔ)元電路對(duì)比,DRAM存儲(chǔ)元的讀、寫刷新操作,DRAM存儲(chǔ)元的讀、寫刷新操作,DRAM存儲(chǔ)元的讀、寫刷新操作,DRAM存儲(chǔ)元的讀、寫刷新操作,3.3.2 DRAM芯片的邏輯結(jié)構(gòu),3.3.2 DRAM芯片的邏輯結(jié)構(gòu),3.3.3 讀/寫周期、刷新周期,3.3.3 讀/寫周期、刷新周期,DRAM的刷新,集中刷新方式,DRAM的刷新,分散刷新方式,DRAM的刷新,異步刷新方式 前兩種方式的結(jié)合，在規(guī)定的刷新時(shí)間內(nèi)將所有單元刷新一遍。,DRAM的刷新,兩種標(biāo)準(zhǔn)刷新操作 只用RAS信號(hào)刷新； CAS在RAS之前的刷新。 這種方式是在RAS之前使CAS有效，啟動(dòng)內(nèi)

3、部刷新計(jì)數(shù)器，產(chǎn)生需要刷新的行地址，而忽略外部地址線上的信號(hào)。,存儲(chǔ)器控制電路,存儲(chǔ)器控制電路,(1)地址多路開關(guān)：刷新時(shí)需要提供刷新地址，非刷新時(shí)需提供讀寫地址，由多路開關(guān)進(jìn)行選擇。 (2)刷新定時(shí)器： 定時(shí)電路用來提供刷新請(qǐng)求。 (3)刷新地址計(jì)數(shù)器：只用RAS信號(hào)的刷新操作，需要提供刷新地址計(jì)數(shù)器。 (4)仲裁電路：對(duì)同時(shí)產(chǎn)生的來自CPU的訪問存儲(chǔ)器的請(qǐng)求和來自刷新定時(shí)器的刷新請(qǐng)求的優(yōu)先權(quán)進(jìn)行裁定。 (5)定時(shí)發(fā)生器：提供行地址選通信號(hào)RAS、列地址選通信號(hào)CAS和寫信號(hào)WE.,3.3.4 存儲(chǔ)器容量的擴(kuò)充,位擴(kuò)展法 字?jǐn)U展法 字位同時(shí)擴(kuò)展法,位擴(kuò)展法組成8K RAM,字?jǐn)U展法組成64K

4、 RAM,高性能主存儲(chǔ)器,高性能主存儲(chǔ)器,EDRAM芯片 EDRAM芯片又稱增強(qiáng)型DRAM芯片，它在DRAM 芯片上集成了一個(gè)SRAM實(shí)現(xiàn)的小容量高速緩沖存儲(chǔ)器，從而使DRAM芯片的性能得到顯著改進(jìn)。 以SRAM保存一行內(nèi)容的辦法，對(duì)成塊傳送非常有利。如果連續(xù)的地址高11位相同， 意味著屬于同一行地址，那么連續(xù)變動(dòng)的9位列地址就會(huì)使SRAM中相應(yīng)位組連續(xù)讀出，這稱為猝發(fā)式讀取。,高性能主存儲(chǔ)器,EDRAM內(nèi)存條 一片EDRAM的容量為1M4位，8片這樣的芯片可組成1M32位的存儲(chǔ)模塊。 8個(gè)芯片共用片選信號(hào)Sel、行選通信號(hào)RAS、刷新信號(hào)Ref和地址輸入信號(hào)A0A10。當(dāng)某模塊被選中，此模塊的8個(gè)EDRAM芯片同時(shí)動(dòng)作，8個(gè)4位數(shù)據(jù)端口D3D0同時(shí)與32位數(shù)據(jù)總線交換數(shù)據(jù)，完成一次32位字的存取。 上述存儲(chǔ)模塊本身具有高速成塊存取能力,這種模塊內(nèi)存儲(chǔ)字完全順序排放，以猝發(fā)式存取來完成