1、組合邏輯電路,1,第四章 組合邏輯電路, 4.1 概述, 4.4 組合邏輯電路中的競爭-冒險(xiǎn)現(xiàn)象, 4.2 組合邏輯電路的分析方法和設(shè)計(jì)方法, 4.3 若干常用的組合邏輯電路,組合邏輯電路,2,第四章 組合邏輯電路,本章要求： 1.熟練掌握組合邏輯電路的分析方法和設(shè)計(jì)方法； 2.掌握標(biāo)準(zhǔn)化的中規(guī)模集成器件的邏輯功能、使用方法，能運(yùn)用這些器件設(shè)計(jì)出任何其他邏輯功能的組合邏輯電路； 3.了解邏輯電路中的競爭-冒險(xiǎn)現(xiàn)象。,組合邏輯電路,3,邏輯電路,組合邏輯電路,時(shí)序邏輯電路,現(xiàn)時(shí)的輸出僅取決于現(xiàn)時(shí)的輸入,除與現(xiàn)時(shí)輸入有關(guān)外還與原狀態(tài) 有關(guān), 4.1 概述,組合邏輯電路,4,一、組合邏輯電路的特點(diǎn)

2、從功能上 從電路結(jié)構(gòu)上,任意時(shí)刻的輸出僅 取決于該時(shí)刻的輸入,不含記憶（存儲(chǔ)）元件,4.1概述,組合邏輯電路,5,二、邏輯功能的描述,組合邏輯電路,6,1.由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。,4.2.1組合邏輯電路的分析方法,2.用邏輯代數(shù)或卡諾圖對邏輯表達(dá)式進(jìn)行化簡。,3.列出輸入輸出狀態(tài)真值表。,電路 結(jié)構(gòu),邏輯功能, 4.2 組合邏輯電路的分析方法和設(shè)計(jì)方法,4.分析邏輯功能。,組合邏輯電路,7,例1：分析下圖的邏輯功能。,1.寫出邏輯表達(dá)式,2.化簡,組合邏輯電路,8,真值表,輸入相同輸出為“0”，輸入相異輸出為“1”，稱為“異或”邏輯關(guān)系。這種電路稱“異或”門。,3.寫真值表,4.分

3、析邏輯功能,組合邏輯電路,9,(1) 寫出邏輯式,例 2：分析下圖的邏輯功能,.,化簡,組合邏輯電路,10,(2) 列邏輯狀態(tài)表,(3) 分析邏輯功能 輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”) ,可用于判斷各輸入端的狀態(tài)是否相同。,邏輯式,組合邏輯電路,11,例3：試分析圖示電路的邏輯功能，指出該電路的用途。,組合邏輯電路,12,功能分析：當(dāng)D、C、B、A表示的二進(jìn)制 數(shù)小于或等于5時(shí)，Y0為1，當(dāng)這個(gè)二進(jìn) 制數(shù)在6和10之間時(shí)Y1為1，當(dāng)這個(gè)二進(jìn) 制數(shù)大于或等于11時(shí)Y2為1。 故這是一個(gè)判別輸入的4位二進(jìn)制數(shù)數(shù) 值范圍的電路。,2.列出真值表,組合邏輯電

4、路,13,4.2.2 組合邏輯電路的設(shè)計(jì)方法,設(shè)計(jì)步驟如下：,組合邏輯電路,14,例1：設(shè)計(jì)一個(gè)監(jiān)視交通信號燈狀態(tài)的邏輯電路,組合邏輯電路,15,1. 抽象 輸入變量: 紅（R）、黃（A）、綠（G） 輸出變量： 故障信號（Z） 2. 寫出邏輯表達(dá)式,組合邏輯電路,16,3. 選用小規(guī)模SSI器件 4. 化簡 5. 畫出邏輯圖,用與或門實(shí)現(xiàn),用與非門實(shí)現(xiàn),組合邏輯電路,17,多輸出組合邏輯電路的設(shè)計(jì),多輸出組合邏輯電路是指具有兩個(gè)或兩個(gè)以上的輸出邏輯變量的組合邏輯電路。 例2： 設(shè)計(jì)一個(gè)故障指示電路，具體要求為： （1）兩臺電動(dòng)機(jī)同時(shí)工作時(shí)，綠燈亮； （2）一臺電動(dòng)機(jī)發(fā)生故障時(shí)，黃燈亮； （3）

5、兩臺電動(dòng)機(jī)同時(shí)發(fā)生故障時(shí)，紅燈亮。,組合邏輯電路,18,解：1. 設(shè)定A、B分別表示兩臺電動(dòng)機(jī)這兩個(gè)邏輯變量，F(xiàn)綠、F黃、F紅分別表示綠燈、黃燈、紅燈；且用0表示電動(dòng)機(jī)正常工作，1表示電動(dòng)機(jī)發(fā)生故障；1表燈亮，0表示燈滅 2.建立真值表: 按設(shè)計(jì)要求可得下表所列的真值表,組合邏輯電路,19,3.根據(jù)真值表求得輸出邏輯函數(shù)的表達(dá)式,4.化簡上述邏輯函數(shù)表達(dá)式，并轉(zhuǎn)換成適當(dāng)?shù)男问健?由于上述邏輯函數(shù)的表達(dá)式都是最簡了，所以不用再化簡。,組合邏輯電路,（第4章-20）,5.根據(jù)邏輯函數(shù)表達(dá)式畫出邏輯電路圖如下示。,邏輯電路圖,組合邏輯電路,21,4.3 若干常用組合邏輯電路,4.3.1 編碼器 編碼

6、：將輸入的每個(gè)高/低電平信號變成一個(gè)對應(yīng)的二進(jìn)制代碼。 分類： 1.普通編碼器 2.優(yōu)先編碼器,組合邏輯電路,（第4章-22）,一、普通編碼器,特點(diǎn)：任何時(shí)刻只允許輸入一個(gè)編碼信號。 例：3位二進(jìn)制普通編碼器,組合邏輯電路,（第4章-23）,利用無關(guān)項(xiàng)化簡，得：,組合邏輯電路,（第4章-24）,二、優(yōu)先編碼器,特點(diǎn)：允許同時(shí)輸入兩個(gè)以上的編碼信號，但只對其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。 例：8線-3線優(yōu)先編碼器 （設(shè)I7優(yōu)先權(quán)最高I0優(yōu)先權(quán)最低）,組合邏輯電路,25,低電平,實(shí)例：74HC148,附加輸出信號,組合邏輯電路,26,選通信號,選通信號,組合邏輯電路,27,附加輸出信號,為0時(shí)，電路

7、工作無編碼輸入,為0時(shí)，電路工作有編碼輸入,組合邏輯電路,（第4章-28）,反碼輸出,組合邏輯電路,29,附加輸出信號的狀態(tài)及含意,組合邏輯電路,30,解：根據(jù)題意，該編碼器輸入信號 與編碼輸出的關(guān)系如下：,注意要求原碼輸出,組合邏輯電路,31,組合邏輯電路,32,先非后或等于先與后非,組合邏輯電路,33,組合邏輯電路,34,題4.8 用4片74LS148接成32線5線優(yōu)先編碼器。 輸入低電平有效，原碼輸出。,解：根據(jù)題意，該編碼器輸入信號 與編碼輸出的關(guān)系如下：,組合邏輯電路,35,因原碼輸出，故將兩片的輸出相與非，作低位編碼輸出。,第1片優(yōu)先級高，將前片的 接后片的 。,高位編碼輸出的設(shè)計(jì)

8、,此為42線編碼關(guān)系,組合邏輯電路,36,三、二-十進(jìn)制優(yōu)先編碼器,將 編成0110 1110 的優(yōu)先權(quán)最高， 最低 輸入的低電平信號變成一個(gè)對應(yīng)的十進(jìn)制的編碼,二一十進(jìn)制優(yōu)先編碼器74LS147邏輯圖和功能表見P173,組合邏輯電路,37,組合邏輯電路,38,4.3.2 譯碼器,譯碼：將每個(gè)輸入的二進(jìn)制代碼譯成對應(yīng)的輸出高、低電平信號。 常用的有：二進(jìn)制譯碼器，二-十進(jìn)制譯碼器，顯示譯碼器等,一、二進(jìn)制譯碼器 例：3線8線譯碼器,組合邏輯電路,39,真值表 邏輯表達(dá)式：,用電路進(jìn)行實(shí)現(xiàn),用二極管與門陣列組成的3線8線譯碼器,組合邏輯電路,40,集成譯碼器實(shí)例：74HC138,低電平輸出,附加

9、 控制端,組合邏輯電路,41,74HC138的功能表：,組合邏輯電路,42,擴(kuò)展功能：,片選功能,級聯(lián)擴(kuò)展,解：,分析題意即要求實(shí)現(xiàn)圖示功能：,組合邏輯電路,43,用真值表表示即：,兩片的A0、A1、A2分別相連作低位輸入D0、D1、D2,高位輸入D3怎么辦？,D3,實(shí)現(xiàn)方法：,組合邏輯電路,44,驗(yàn)證：,組合邏輯電路,45,D3=1,D3=0,組合邏輯電路,46,組合邏輯電路,47,四片的A0、A1、A2分別對應(yīng)相連作低位輸入D0、D1、D2,實(shí)現(xiàn)方法：,高位輸入的設(shè)計(jì),故可將D4D3接24線譯碼器，譯碼器輸 出接各片S1,從真值表看出：D4D3與各片S1的關(guān)系如表， 此為譯碼關(guān)系。,組合邏

10、輯電路,48,二、二十進(jìn)制譯碼器,將輸入BCD碼的10個(gè)代碼譯成10個(gè)高、低電平的輸出信號 BCD碼以外的偽碼，輸出均無低電平信號產(chǎn)生 例：74HC42,組合邏輯電路,49,三、用譯碼器設(shè)計(jì)組合邏輯電路,1. 基本原理 3位二進(jìn)制譯碼器給出3變量的全部最小項(xiàng); 。 n位二進(jìn)制譯碼器給出n變量的全部最小項(xiàng); 任意函數(shù) 將n位二進(jìn)制譯碼輸出的最小項(xiàng)組合起來，可獲得任何形式的輸入變量不大于n的組合函數(shù),組合邏輯電路,（第4章-50）,2. 舉例,例：利用74HC138設(shè)計(jì)一個(gè)多輸出的組合邏輯電路， 輸出邏輯函數(shù)式為：,組合邏輯電路,51,四、顯示譯碼器,1. 七段字符顯示器 如：,組合邏輯電路,52

11、,2. BCD七段字符顯示譯碼器（代碼轉(zhuǎn)換器）7448,組合邏輯電路,53,真值表 卡諾圖,組合邏輯電路,54,BCD七段顯示譯碼器7448的邏輯圖,組合邏輯電路,55,集成BCD七段顯示譯碼器7448：,其主要功能：將BCD代碼譯成數(shù)碼管所需要的驅(qū)動(dòng)信號，以便使數(shù)碼管用十進(jìn)制數(shù)字顯示出BCD代碼所表示的值。,燈測試輸入,滅零輸入,(滅燈輸入/ 滅零輸出),組合邏輯電路,56,例：用7448驅(qū)動(dòng)共陰極的數(shù)碼管,輸出端等效電路,外接電阻可增加驅(qū)動(dòng)電流,外接電阻的作用,組合邏輯電路,（第4章-57）,7448的附加控制信號：（1）,燈測試輸入,當(dāng) 時(shí)，Ya Yg全部置為1,1,0,0,0,0,1,

12、1,1,0,0,0,1,組合邏輯電路,（第4章-58）,7448的附加控制信號：（2）,滅零輸入,當(dāng) 時(shí)， 時(shí)，則滅燈,1,0,0,0,1,組合邏輯電路,59,7448的附加控制信號：（3）,滅燈輸入/滅零輸出 輸入信號，稱滅燈輸入控制端： 無論輸入狀態(tài)是什么，數(shù)碼管熄滅 輸出信號，稱滅零輸出端： 只有當(dāng)輸入 ，且滅零輸入信號 時(shí)， 才給出低電平 因此 表示譯碼器將本來應(yīng)該顯示的零熄滅了,組合邏輯電路,（第4章-60）,組合邏輯電路,61,組合邏輯電路,62,例：利用 和 的配合，實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制,整數(shù)部分：最高位是0，而且滅掉以后，輸出 作為次高位的 輸入信號 小數(shù)部分：最低位是0

13、，而且滅掉以后，輸出 作為次低位的 輸入信號,組合邏輯電路,63,4.3.3 數(shù)據(jù)選擇器,從一組數(shù)據(jù)中選擇一路信號進(jìn)行傳輸?shù)碾娐?，稱為數(shù)據(jù)選擇器。,控制信號,輸入信號,輸出信號,數(shù)據(jù)選擇器類似一個(gè)多投開關(guān)。選擇哪一路信號由相應(yīng)的一組控制信號控制。,組合邏輯電路,64,從n個(gè)數(shù)據(jù)中選擇一路傳輸，稱為一位數(shù)據(jù)選擇器。從m組數(shù)據(jù)中各選擇一路傳輸，稱為m位數(shù)據(jù)選擇器。,控制信號,四位二選一選擇器,組合邏輯電路,65,一、數(shù)據(jù)選擇器的工作原理,功能示意圖,雙4選1數(shù)據(jù)選擇器74LS153 ,基本功能：,組合邏輯電路,66,“雙四選一”，74HC153,組合邏輯電路,67,例：“雙四選一”，74HC153

14、 分析其中的一個(gè)“四選一”,組合邏輯電路,68,例：用兩個(gè)“四選一”接成“八選一”,“四選一”只有2位地址輸入，從四個(gè)輸入中選中一個(gè) “八選一”的八個(gè)數(shù)據(jù)需要3位地址代碼指定其中任何一個(gè),組合邏輯電路,69,二、用數(shù)據(jù)選擇器設(shè)計(jì)組合電路,1. 基本原理 具有n位地址輸入的數(shù)據(jù)選擇器，可產(chǎn)生任何形式的輸入變量不大于n+1的組合函數(shù),組合邏輯電路,70,例如：,組合邏輯電路,71,例：用8選1數(shù)據(jù)選擇器74LS152實(shí)現(xiàn)三變量邏輯函數(shù),將A、B、C與A2、A1、A0對應(yīng)，并變換成數(shù)據(jù)選擇器輸出的形式,將兩式比較，可知：令D0=1，D1=0，D2=0，D3=1， D4=0 D5=1 ，D6=0， D

15、7=1，A2=A， A1=B，A0=C，則Z=Y。,解： 8選1數(shù)據(jù)選擇器74LS152的輸出為,注意：輸出低電平有效,組合邏輯電路,72,組合邏輯電路,73,用n位輸入的數(shù)據(jù)選擇器，可以產(chǎn)生任何一種輸入變量數(shù)不大于n+1的組合邏輯函數(shù)。,設(shè)計(jì)時(shí)可以采用函數(shù)式比較法?？刂贫俗鳛檩斎攵耍瑪?shù)據(jù)輸入端可以綜合為一個(gè)輸入端。,組合邏輯電路,74,4.3.4 加法器,一、1位加法器 1. 半加器，不考慮來自低位的進(jìn)位，將兩個(gè)1位的二進(jìn)制數(shù)相加,組合邏輯電路,75,2. 全加器：將兩個(gè)1位二進(jìn)制數(shù)及來自低位的進(jìn)位相加,74LS183,74HC183,組合邏輯電路,76,二、多位加法器,串行進(jìn)位加法器 優(yōu)點(diǎn)

16、：簡單 缺點(diǎn)：慢,組合邏輯電路,77,2. 超前進(jìn)位加法器 基本原理：加到第i位 的進(jìn)位輸入信號是兩 個(gè)加數(shù)第i位以前各位 （0 j-1）的函數(shù)， 可在相加前由A,B兩數(shù)確定。 優(yōu)點(diǎn)：快，每1位的和 及最后的進(jìn)位基本同時(shí)產(chǎn)生。 缺點(diǎn)：電路復(fù)雜。,74LS283,組合邏輯電路,（第4章-78）,組合邏輯電路,79,串行特點(diǎn)：速度慢。（因?yàn)槊恳晃坏倪\(yùn)算都要等到低一位 運(yùn)算完，才能進(jìn)行，因此稱串行進(jìn)位加法器）,超前進(jìn)位,串行速度慢的原因是因?yàn)橐人愠銮凹壍倪M(jìn)位，才能進(jìn)行后級 的計(jì)算，那么能不能在一開始就事先知道每一級的進(jìn)位呢?,CI1 A0、B0 CI2 A1、B1、CI1A1B1A0B0 CI3

17、A2、B2、CI2A2B2A1B1A0B0 CI4 A3、B3、CI3A3B3A2B2A1B1A0B0,組合邏輯電路,80,下面討論CIi與A0 Ai-1，B0 Bi-1的函數(shù)關(guān)系,根據(jù)加法器的邏輯式，有：,即：,定義Gi=AiBi，上式表明，當(dāng)AiBi=1時(shí)，COi=1，即產(chǎn)生一個(gè)進(jìn)位，故Gi又稱為進(jìn)位產(chǎn)生函數(shù),定義Pi=Ai+Bi ，當(dāng)AiBi= 0，Ai+Bi=1時(shí)，COi=CIi，即將進(jìn)位輸入傳遞到進(jìn)位輸出，故Pi又稱為進(jìn)位傳遞函數(shù),組合邏輯電路,81,利用 （第i 位的進(jìn)位輸入=第i-1位的進(jìn)位輸出），將上式展開，得：,此式即第i位進(jìn)位輸出COi的邏輯式，反映了CIi與A0 Ai-1

18、，B0 Bi-1的函數(shù)關(guān)系。 同時(shí)也給出了電路的實(shí)現(xiàn)方法。,組合邏輯電路,82,根據(jù)上兩式即可畫出超前進(jìn)位加法器的邏輯圖,例4位超前進(jìn)位加法器74LS283 ,驗(yàn)證：寫出邏輯式并化簡，得：,可驗(yàn)證其它幾級,組合邏輯電路,83,超前進(jìn)位加法器,進(jìn)位位直接由加數(shù)、被加數(shù)和最低位進(jìn)位位CI0形成。,直接形 成進(jìn)位,組合邏輯電路,84,結(jié)論： 完成計(jì)算的時(shí)間是三級門的傳輸時(shí)間，速度快 運(yùn)算時(shí)間的縮短是以增加電路的復(fù)雜程度換得的，i 越大， CIi的電路越復(fù)雜。,組合邏輯電路,85,三、用加法器設(shè)計(jì)組合電路,基本原理： 若能生成函數(shù)可變換成輸入變量與輸入變量相加 若能生成函數(shù)可變換成輸入變量與常量相加

19、例：將BCD的8421碼轉(zhuǎn)換為余3碼,組合邏輯電路,86,4.3.5 數(shù)值比較器,用來比較兩個(gè)二進(jìn)制數(shù)的數(shù)值大小 一、1位數(shù)值比較器 A,B比較有三種可能結(jié)果,組合邏輯電路,87,二、多位數(shù)值比較器,原理：從高位比起，只有高位相等，才比較下一位。 例如：,組合邏輯電路,88,2. 集成電路CC14585 實(shí)現(xiàn)4位二進(jìn)制數(shù)的比較,組合邏輯電路,89,擴(kuò)展功能：（用兩片4位比較器級聯(lián)實(shí)現(xiàn)8位數(shù)比較）,例：比較C=C7C6C5C4C3C2C1C0，D=D7D6D5D4D3D2D1D0的大小。,方法：低4位接第(1)片輸入，高4位接第(2)片輸入； 第(1)片Y(AB)、Y(A=B)接第(2)片I(A

20、B)、I(A=B) ；第(2)片輸出作總輸出 。,組合邏輯電路,90,重新分析邏輯式（考慮I(AB) 和I(A=B) ）,說明當(dāng)AB時(shí)，比較結(jié)果與I無關(guān)；當(dāng)A=B時(shí)，比較結(jié)果 決定于I。且Y(AB)=I(AB)，Y(A=B)= I(A=B)。,當(dāng)AB)=0；,Y(A=B) = (A3B3)(A2B2)(A1B1)(A0B0) I(A=B),當(dāng)AB時(shí)，不管I為何值，都有Y(AB)=1；,組合邏輯電路,91,由于當(dāng)高位不相等時(shí)，輸出決定于高位比較結(jié)果，與控制 端I無關(guān)；當(dāng)高位相等時(shí)，輸出應(yīng)決定于低位比較結(jié)果。,級聯(lián)方法,低4位接第(1)片輸入，高4位接第(2)片輸入；,第(2)片輸出作總輸出 。,

21、故將第(1)片Y(AB)、 Y(A=B)接第(2)片I(AB)、I(A=B) ；,第(1)片I(AB)接1。,組合邏輯電路,92,例1：C=10000001，D=11000001，則Y(CD)=0；,例2：C=10000001，D=10001001，則Y(CD)=0；,組合邏輯電路,93,I(AB)的作用：,當(dāng)I(AB)=1時(shí)，不影響比較結(jié)果輸出； 當(dāng)I(AB)=0時(shí)，只影響到Y(jié)(AB)的輸出，使Y(AB) =0。,故I(AB)的作用是在需要的時(shí)候，屏蔽Y(AB)的輸出。 正常使用時(shí)，應(yīng)令I(lǐng)(AB)=1。,從邏輯圖可以看出：,在級聯(lián)擴(kuò)展時(shí)，也可將前一片的Y接至后一片的I(AB)上。,組合邏輯電路,94,3. 比較兩個(gè)8位二進(jìn)制數(shù)的大小,教材P200頁圖4.3.33 片(1) Y(AB) 接(2) Y(AB),組合邏輯電路,95,4.4 組合邏輯電路中的競爭-冒險(xiǎn)現(xiàn)象,4.4.1 競爭-冒險(xiǎn)現(xiàn)象及成因 一、什么是“競爭” 兩個(gè)輸入“同時(shí)向相反的邏輯電平變化”，稱存在“競爭” 二、因“競爭”而可能在輸出產(chǎn)