1、.第三章、內(nèi)部存儲(chǔ)器1、存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要是用來(lái)_a.存放數(shù)據(jù)b.存放程序c.存放數(shù)據(jù)和程序d.存放微程序2、存儲(chǔ)單元是指_a.存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元b.存放一個(gè)機(jī)器字的所有存儲(chǔ)單元集合c.存放一個(gè)字節(jié)的所有存儲(chǔ)元集合d.存放兩個(gè)字節(jié)的所有存儲(chǔ)元集合3、計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)存儲(chǔ)體系的主要目的是_a.便于讀寫(xiě)數(shù)據(jù)b.減小機(jī)箱的體積c.便于系統(tǒng)升級(jí)d.解決存儲(chǔ)容量、價(jià)格和存取速度之間的矛盾5、和外存相比，內(nèi)存的特點(diǎn)是_a.容量大，速度快，成本低b.容量大，速度慢，成本高c.容量小，速度快，成本高d.容量小，速度快，成本低6、某單片機(jī)字長(zhǎng)16位，它的存儲(chǔ)容量64kb，若按

2、字編址，那么它的尋址范圍是_a.64kb.32kc.64kbd.32kb7、某sram芯片，其存儲(chǔ)容量為64k16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_(kāi)a.64，16b.16，64c.64，8d.16，168、某dram芯片，其存儲(chǔ)器容量為512k8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_(kāi)a.8，512b.512，8c.18，8d.19，89、某機(jī)器字長(zhǎng)32位，存儲(chǔ)容量256mb，若按字編址，它的尋址范圍是_a.1mb.512kbc.64md.256kb10、某機(jī)器字長(zhǎng)32位，存儲(chǔ)容量4gb，若按字編址，它的尋址范圍是_a.1gb.4gbc.4gd.1gb11、某機(jī)器字長(zhǎng)64位，存儲(chǔ)容量4gb，若按字編

3、址，它的尋址范圍是_a.4gb.2gc.0.5gd.1mb12、某機(jī)器字長(zhǎng)32位，存儲(chǔ)容量4gb，若按雙字編址，它的尋址范圍是_a.4g b.5g c.8g d.2g13、某sram芯片，其容量為5128位，包括電源端和接地端，該芯片引出線的數(shù)目應(yīng)為_(kāi)a.23b.25c.50 d.1914、某微型計(jì)算機(jī)系統(tǒng)，其操作系統(tǒng)保存在硬盤上，其內(nèi)存儲(chǔ)器應(yīng)該采用精品._a.ramb.romc.ram 和romd.ccd15、相聯(lián)存儲(chǔ)是按_進(jìn)行尋址的存儲(chǔ)器。a.地址指定方式b.堆棧存取方式c.內(nèi)容指定方式d.地址指定方式與堆棧存取方式結(jié)合16、交叉存儲(chǔ)器實(shí)質(zhì)上是一種_存儲(chǔ)器，它能_執(zhí)行_獨(dú)立的讀寫(xiě)操作。a.

4、模塊式，并行，多個(gè)b.模塊式，串行，多個(gè)c.整體式，并行，一個(gè)d.整體式，串行，多個(gè)17、主存儲(chǔ)器和cpu之間增加cache的目的是_a.解決cpu和主存之間的速度匹配問(wèn)題b.擴(kuò)大主存儲(chǔ)器的容量c.擴(kuò)大cpu中通用寄存器的數(shù)量d.既擴(kuò)大主存容量又?jǐn)U大cpu通用寄存器數(shù)量18、以下半導(dǎo)體存儲(chǔ)器，以傳輸同樣多的字為條件，則讀出數(shù)據(jù)傳輸率最高的是_a.dramb.sramc.flashd.e2prom19、雙端口存儲(chǔ)器所以能高速進(jìn)行讀/寫(xiě)，是因?yàn)椴捎胈a.高速芯片b.兩套相互獨(dú)立的讀寫(xiě)電路c.流水技術(shù)d.新型器件20、雙端口存儲(chǔ)器在_情況下會(huì)發(fā)生讀/寫(xiě)沖突？a.左端口與右端口的地址碼不同b.左端口與

5、右端口的地址碼相同c.左端口與右端口的數(shù)據(jù)碼相同d.左端口與右端口的數(shù)據(jù)碼不同21、下列因素中，與cache的命中率無(wú)關(guān)的是_a.主存的存取時(shí)間b.塊的大小c.cache的組織方式d.cache的容量22、下列說(shuō)法中正確的是_a.sram存儲(chǔ)器技術(shù)提高了計(jì)算機(jī)的速度b.若主存由rom和ram組成，容量分別為2n和2m，則主存地址共需要n+m位c.閃存是一種高密度、非易失性的讀/寫(xiě)半導(dǎo)體存儲(chǔ)器d.存取時(shí)間是指連續(xù)兩次讀操作所需間隔的最小時(shí)間23、下列說(shuō)法中正確的是_a.多體交叉存儲(chǔ)器主要解決擴(kuò)充容量問(wèn)題b.cache與主存統(tǒng)一編址，cache的地址空間是主存地址空間的一部分c.主存都是由易失性的

6、隨機(jī)讀寫(xiě)存儲(chǔ)器構(gòu)成的d.cache的功能全部由硬件實(shí)現(xiàn)精品.24、下列cache替換算法中，速度最快的是_，命中率最高的是_a.最不經(jīng)常使用（lfu）算法b.近期最少使用（lru）算法c.隨機(jī)替換25、在cache的地址映射中，若主存中的任意一塊均可映射到cache內(nèi)的任意一塊的位置上，則這種方法稱為_(kāi)a.全相聯(lián)映射b.直接映射c.組相聯(lián)映射d.混合映射1、圖為某sram的寫(xiě)入時(shí)序圖，其中r/w是讀/寫(xiě)命令控制線，當(dāng)r/w線為低電平時(shí)，存儲(chǔ)器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫(xiě)入存儲(chǔ)器。請(qǐng)指出圖中時(shí)序的錯(cuò)誤，并畫(huà)出正確的時(shí)序圖。2、分析圖中兩個(gè)存儲(chǔ)器芯片有什么相同和不同？3、分析圖中所示的ram芯片，

7、請(qǐng)問(wèn)該芯片存儲(chǔ)容量多大？字長(zhǎng)多少？如果讀寫(xiě)ram，控制信號(hào)r/w是高還是低？4、設(shè)有一個(gè)具有24位地址和8位字長(zhǎng)的存儲(chǔ)器，問(wèn)： 該存儲(chǔ)器能夠存儲(chǔ)多少字節(jié)的信息？ 如果該存儲(chǔ)器由4m1位的ram芯片組成，需要多少片? 需要多少位作芯片選擇？5、市場(chǎng)上常見(jiàn)的flash存儲(chǔ)器芯片均按照8比特或16比特組織。對(duì)于按字節(jié)尋址的8位、16位和32位cpu，地址線分別應(yīng)如何連接？存儲(chǔ)器可以完成的存取數(shù)據(jù)寬度分別是多少？6、sram芯片有17位地址線和4位數(shù)據(jù)線。用這種芯片為32位字長(zhǎng)的處理器構(gòu)成1m32比特的存儲(chǔ)器，并采用內(nèi)存條結(jié)構(gòu)。問(wèn)： 若每個(gè)內(nèi)存條為256k32比特，需要幾個(gè)內(nèi)存條？ 每個(gè)內(nèi)存條共需要多

8、少片這樣的芯片？ 所構(gòu)成的存儲(chǔ)器需用多少片這樣的芯片？7、分析圖中所示存儲(chǔ)器結(jié)構(gòu)。8、某dram芯片內(nèi)部的存儲(chǔ)單元為128128結(jié)構(gòu)。該芯片每隔2ms至少刷新一次，且刷新是通過(guò)順序?qū)λ?28行的存儲(chǔ)單元進(jìn)行內(nèi)部讀操作和寫(xiě)操作實(shí)現(xiàn)的，設(shè)存儲(chǔ)器周期為500nm。求其刷新的開(kāi)銷（也即進(jìn)行刷新操作的時(shí)間所占的百分比）。9、有一個(gè)2k16位的雙端口存儲(chǔ)器，若（1）從左端口讀出100號(hào)單元內(nèi)容（ffff），同時(shí)從右端口向200號(hào)單元寫(xiě)入（f0f0）；（2）從右端口向200號(hào)單元寫(xiě)入內(nèi)容（f0f0），同時(shí)從左端口讀出200號(hào)單元內(nèi)容。要求畫(huà)出兩種情況下的存儲(chǔ)器數(shù)據(jù)讀寫(xiě)示意圖，并說(shuō)明考慮什么問(wèn)題10、畫(huà)圖說(shuō)

9、明順序方式和交叉方式的存儲(chǔ)器模塊化結(jié)構(gòu)。11、用定量分析方法證明多模塊交叉存儲(chǔ)器帶寬大于順序存儲(chǔ)器帶寬。12、設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4，分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期精品.t=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期=50ns。問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少？13、某計(jì)算機(jī)系統(tǒng)的內(nèi)存儲(chǔ)器由cache和主存構(gòu)成，cache的存取周期為45ns，主存的存取周期為200ns。已知在一段給定的時(shí)間內(nèi)，cpu共訪問(wèn)內(nèi)存4500次，其中340次訪問(wèn)主存。問(wèn)： cache的命中率是多少？ cpu訪問(wèn)內(nèi)存的平均時(shí)間是多少納秒？ cache主存系統(tǒng)的效率是多少？1

10、4、cpu執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為3800次，主存完成存取的次數(shù)為200次，已知cache存取周期為50ns，主存為250ns，求cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。15、某計(jì)算機(jī)的內(nèi)存儲(chǔ)器系統(tǒng)采用l1cache，l2cache和主存三級(jí)分層結(jié)構(gòu)。訪問(wèn)第1級(jí)時(shí)命中率為95%，訪問(wèn)第二級(jí)時(shí)命中率為50%，其余50%訪問(wèn)主存。假定訪問(wèn)l1cache需要1個(gè)時(shí)鐘周期t，訪問(wèn)l2cache和主存分別需要10t和100t，計(jì)算三級(jí)存儲(chǔ)系統(tǒng)的平均訪問(wèn)時(shí)間ta是多少周期。16、cpu訪問(wèn)內(nèi)存的平均時(shí)間與哪些因素有關(guān)？平均訪問(wèn)時(shí)間ta=htc+（1-h）tm17、請(qǐng)用圖示說(shuō)明三級(jí)存儲(chǔ)體系分別由哪些部分組成，并比較cache主存和主存輔存這兩個(gè)存儲(chǔ)層次的相同點(diǎn)和不同點(diǎn)。18、假設(shè)主存只有a，b，c三個(gè)頁(yè)框，組成a進(jìn)c出的fifo隊(duì)列進(jìn)程，訪問(wèn)頁(yè)面的序列是0,1,2,4,2,3,0,2,1,3,2號(hào)。若采用： fifo算法 fifo+lru算法利用列表法求兩種策略的命中率。1、圖(a)所示為存儲(chǔ)器的