EDA流水燈設(shè)計(jì).doc_第1頁(yè)
EDA流水燈設(shè)計(jì).doc_第2頁(yè)
EDA流水燈設(shè)計(jì).doc_第3頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

流水燈設(shè)計(jì)實(shí)驗(yàn)一實(shí)驗(yàn)?zāi)康耐ㄟ^(guò)此實(shí)驗(yàn)讓我們進(jìn)一步了解,熟悉和掌握CPLD/FPGA開(kāi)發(fā)軟件的使用方法及VHDL的編程方法和QuarturII原理圖的輸入與設(shè)計(jì)。學(xué)習(xí)簡(jiǎn)單時(shí)序電路的設(shè)計(jì)和硬件的測(cè)試。二實(shí)驗(yàn)內(nèi)容本實(shí)驗(yàn)的內(nèi)容是建立可用于控制LED流水燈的簡(jiǎn)單硬件電路,要求在SMARTSOPC實(shí)驗(yàn)箱上實(shí)現(xiàn)LED1LED8發(fā)光二極管流水燈顯示。三實(shí)驗(yàn)原理在LED1LED8引腳上周期性的輸出流水?dāng)?shù)據(jù),如原來(lái)輸出的數(shù)據(jù)是11111100則表示點(diǎn)亮LED1,LED2(共陽(yáng)接法),流水一次后,輸出的數(shù)據(jù)應(yīng)該為11111000,而此時(shí)則應(yīng)點(diǎn)亮LED1LED3三個(gè)LED發(fā)光二極管。就可以實(shí)現(xiàn)LED流水燈。為了觀察方便,流水速率最好在2Hz左右。在設(shè)計(jì)分頻程序時(shí),把48MHz的分頻到2Hz,設(shè)計(jì)一個(gè)25位寬的計(jì)數(shù)器即可。四實(shí)驗(yàn)步驟 (1)建立工程:?jiǎn)?dòng)QuartusII,在File中選擇New Project Wizard即建立了一個(gè)空白工程,命名為L(zhǎng)edwater,保存在自己建立的文件夾中,在選擇芯片型號(hào)時(shí)對(duì)照實(shí)際情況,學(xué)校實(shí)驗(yàn)室一般為EP1C12Q240C8。(2)創(chuàng)建源程序文件:在File中選擇New新建VHDL源程序文件ledwater.vhd,輸入程序代碼并保存,保存在上面新建的文件夾中。然后在File中選擇Creat Update中的Creat Symbol,進(jìn)行編譯,若在編譯過(guò)程中發(fā)現(xiàn)錯(cuò)誤,則找出并更正,直至編譯成功。(3)創(chuàng)建模塊:在File中選擇New創(chuàng)建BlockDiagram模塊,左鍵單擊空白界面,出現(xiàn)框后,在Libraries中Project,里面為由ledwater.vhd生成名為ledwater.bsf的模塊符號(hào),選擇模塊放入界面后,左鍵單擊模塊,選擇Generate Pins For Symbol Ports,就出現(xiàn)了輸入和輸出引腳,雙擊各管腳符號(hào),進(jìn)行管腳命名,與輸出與輸入口一致既可。最后以ledwater命名保存該文件。( 4 )建立原理圖文件:在File中選擇New創(chuàng)建BlockDiagram模塊,執(zhí)行File-Save as命令,把它另存為文件名liushuideng的原理圖文件,后綴名為.bdf選中后使該文件添加到剛建立的工程中去。(5)編輯輸入原理圖文件:元件的選擇與放置,雙擊鼠標(biāo)的左鍵,將彈出Symbol對(duì)話框,選擇Insert-Symbol,打開(kāi)pin引腳子庫(kù),選擇input管腳像插入邏輯元件一樣插入原理圖中,元件放置完成。連接各個(gè)元件符號(hào),設(shè)定各輸入、輸出引腳名。(6)編譯并運(yùn)行:可以編譯并運(yùn)行程序或者原理圖,編譯無(wú)誤后,進(jìn)行引腳鎖定,即在Asssignments中選擇Pins,進(jìn)行引腳鎖定。五實(shí)驗(yàn)程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_Arith.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY lsd ISPORT ( CLK : IN STD_LOGIC; -移位時(shí)鐘DOUT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0); -8位移位顯示碼END lsd;ARCHITECTURE behav OF lsd ISSIGNAL SLIP : STD_LOGIC_VECTOR(24 DOWNTO 0);SIGNAL COUNT : STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL M : STD_LOGIC;BEGIN-PROCESS (CLK)BEGINIF CLKEVENT AND CLK=1 THEN SLIP=SLIP+1;END IF;M=SLIP(24);END PROCESS;PROCESS(M)BEGINIF MEVENT AND M=1 THEN COUNT

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論