第4章組合邏輯電路,4.1概述4.2組合邏輯電路的分析方法和設計方法4.3常用組合邏輯電路4.4組合邏輯電路的競爭-冒險現(xiàn)象,4.1概述,一、組合邏輯電路定義數(shù)字電路分類：組合邏輯電路時序邏輯電路組合邏輯電路概念:任意時刻的輸出僅取決于當時的輸入信號，而與電路原來的狀態(tài)無關(guān)。組合邏輯電路特點：電路結(jié)構(gòu)上：只由邏輯門電路組成，沒有記憶單元。功能上：只有從輸入到輸出的通路，沒有從輸出反饋到輸入的回路。,二、邏輯功能的描述,4.2組合邏輯電路的分析與設計方法,4.2.1組合邏輯電路的分析方法,4.2.2組合邏輯電路的設計方法,4.2.1組合邏輯電路的分析方法,1、逐級標注。2、逐級寫出表達式，最后得到以輸入變量表示的輸出函數(shù)表達式。用卡諾圖或公式法化簡。,3、列真值表。4、說明電路的邏輯功能。,一般步驟為,所謂邏輯電路的分析，就是找出給定邏輯電路輸出和輸入之間的邏輯關(guān)系，并指出電路的邏輯功能。,分析(電路功能),說明：,邏輯圖,邏輯表達式,1,1,最簡與或表達式,化簡,2,2,逐級寫出,例1：,最簡與或表達式,3,真值表,3,4,電路的邏輯功能,是一種3人表決電路：2人以上同意，表決就通過。,4,Y1,Y2,Y3,Y4,例2：,該電路實現(xiàn)兩個一位二進制數(shù)相加的功能。S是它們的和，C是向高位的進位。由于這一加法器電路沒有考慮低位的進位，所以稱該電路為半加器。,練習：分析下面電路功能并加以改進。,真值表,功能描述：,三變量判奇電路,電路改進：,解：,一、邏輯抽象分析因果關(guān)系，確定輸入/輸出變量定義邏輯狀態(tài)的含意（賦值）列出真值表二、寫出函數(shù)式三、選定器件類型四、根據(jù)所選器件：對邏輯式化簡（用門）變換（用MSI）或進行相應的描述（PLD）五、畫出邏輯電路圖，或下載到PLD六、工藝設計,4.2.2組合邏輯電路的設計方法,例1：,設計一個監(jiān)視交通信號燈狀態(tài)的邏輯電路,1.抽象輸入變量:紅（R）、黃（A）、綠（G）輸出變量：故障信號（Z）2.寫出邏輯表達式,3.選用小規(guī)模SSI器件4.化簡5.畫出邏輯圖,用門電路設計一個將8421BCD碼轉(zhuǎn)換為余3碼的變換電路。現(xiàn)有門電路：非門、與非門、或門、異或門。解：分析題意，列真值表。該電路輸入為8421BCD碼，輸出為余3碼，因此它是一個四輸入、四輸出的碼制變換電路。根據(jù)兩種BCD碼的編碼關(guān)系，列出真值表。由于8421BCD碼不會出現(xiàn)10101111這六種狀態(tài)，因此把它視為無關(guān)項。,例2：,4.3若干常用組合邏輯電路,4.3.1編碼器編碼：將輸入的每個高/低電平信號變成一個對應的二進制代碼實現(xiàn)編碼功能的邏輯電路，稱為編碼器。普通編碼器優(yōu)先編碼器,生活中常用十進制數(shù)及文字、符號等表示事物。,數(shù)字電路只能以二進制信號工作。,一、普通編碼器,特點：任何時刻只允許輸入一個編碼信號。例：3位二進制普通編碼器,因為任何時刻I0I7當中只能有一個取值為1。即任何兩個輸入變量都是兩兩互斥的。因此可以化簡成如下狀態(tài)。,輸入：八個信號I0I7（二值量）,輸出：三位二進制代碼Y2Y1Y0稱八線三線編碼器,二、優(yōu)先編碼器,特點：允許同時輸入兩個以上的編碼信號，但只對其中優(yōu)先權(quán)最高的一個進行編碼。例：8線-3線優(yōu)先編碼器實例，74HC148（設I7優(yōu)先權(quán)最高I0優(yōu)先權(quán)最低）,低電平,附加輸出信號的狀態(tài)及含意,控制端擴展功能舉例：,例：用兩片8線-3線優(yōu)先編碼器16線-4線優(yōu)先編碼器其中，的優(yōu)先權(quán)最高,思考：將該編碼器也加入擴展端？,三、二-十進制優(yōu)先編碼器,將編成01101110的優(yōu)先權(quán)最高，最低輸入的低電平信號變成一個對應的十進制的編碼74LS147,4.3.2譯碼器,譯碼：將每個輸入的二進制代碼譯成對應的輸出高、低電平信號。常用的有：二進制譯碼器，二-十進制譯碼器，顯示譯碼器等,一、二進制譯碼器例：3線8線譯碼器,真值表邏輯表達式：,用電路進行實現(xiàn),用二極管與門陣列組成的3線8線譯碼器,集成譯碼器實例：74HC138,低電平輸出,附加控制端,74HC138的功能表：,利用附加控制端進行擴展例：用74HC138（3線8線譯碼器）4線16線譯碼器,D3=1,D3=0,二、二十進制譯碼器,將輸入BCD碼的10個代碼譯成10個高、低電平的輸出信號具有拒絕偽碼的功能例：74HC42,三、用譯碼器設計組合邏輯電路,1.基本原理3位二進制譯碼器給出3變量的全部最小項;利用門電路將這些最小項適當?shù)亟M合起來，就可以獲得任何形式的3變量組合邏輯函數(shù)。同理：n位二進制譯碼器給出n變量的全部最小項;將n位二進制譯碼輸出的最小項組合起來，可獲得任何形式的輸入變量不大于n的組合函數(shù),2.舉例,例：利用74HC138設計一個多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：,四、顯示譯碼器,1.七段字符顯示器如：,2.BCD七段字符顯示譯碼器（代碼轉(zhuǎn)換器）7448,真值表卡諾圖,BCD七段顯示譯碼器7448的邏輯圖,7448的附加控制信號：（1）,燈測試輸入,當時，YaYg全部置為1,7448的附加控制信號：（2）,滅零輸入,當時，時，則滅燈,7448的附加控制信號：（3）,滅燈輸入/滅零輸出輸入信號，稱滅燈輸入控制端：無論輸入狀態(tài)是什么，數(shù)碼管熄滅輸出信號，稱滅零輸出端：只有當輸入，且滅零輸入