北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANCED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計基于IMTADVANCED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計摘要本文基于IMTADVANCED收發(fā)系統(tǒng)，設(shè)計并實現(xiàn)了提供數(shù)字預(yù)失真功能的硬件平臺。該平臺可以實現(xiàn)傳輸信號的線性放大，從而提高信號的傳輸質(zhì)量，降低誤碼。文章首先對IMTADVANCED系統(tǒng)的研究現(xiàn)狀、標(biāo)準(zhǔn)進(jìn)展及技術(shù)特點進(jìn)行了介紹。針對數(shù)字預(yù)失真技術(shù)的原理，引出本文所研究的數(shù)字預(yù)失真硬件平臺的工作原理以及設(shè)計思路。該硬件系統(tǒng)可將功率放大器送出的信號耦合一部分到處理模塊與基帶發(fā)送來的高速數(shù)字信號進(jìn)行預(yù)失真運(yùn)算，從而彌補(bǔ)由寬帶功放非線性給系統(tǒng)帶來的影響。其次，基于此系統(tǒng)工作原理、技術(shù)指標(biāo)要求及冗余設(shè)計等原則，對硬件平臺的主要芯片進(jìn)行分析與選型，同時完成FPGA、ADC、DAC、存儲模塊、時鐘模塊、接口模塊、電源管理等模塊的電路設(shè)計。再次，本文對以上的電路進(jìn)行高速PCB版圖分析與設(shè)計。為保證信號和電源的完整性，需要對硬件的走線、過孔、電源等方面進(jìn)行研究與設(shè)計，從而保證電路板的工作可靠性。最后，本課題對數(shù)字預(yù)失真硬件平臺進(jìn)行功能模塊調(diào)試并分析整理調(diào)試結(jié)果。該測試結(jié)果表明電源模塊能夠給出符合要求的電壓；核心處理模塊FPGA工作正常；生成DDR2的IP核可以讀取出正確的時序信息；AD9627可以采集給定頻率的信號；時鐘模塊可以提供相應(yīng)頻率的時鐘信號。這些調(diào)試結(jié)果為系統(tǒng)的進(jìn)一步開發(fā)和完善奠定了良好基礎(chǔ)。由于本文僅涉及數(shù)字預(yù)失真硬件平臺的整體設(shè)計、芯片選型及電路設(shè)計與調(diào)試，因此關(guān)于預(yù)失真算法的分析則在本論文的研究范圍之外。關(guān)鍵詞IMTADVANCED數(shù)字預(yù)失真高速PCBFPGA高速ADCDACIP核北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANEED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計DESIGNOFDIGITALPREDISTORTIONHARDWAREPLATFORMBASEDONIMTADVANCEDTRANSCEIVERSYSTEMABSTRACTBASEDONTHEIMIADVANCEDTRANSCEIVERSYSTEM，THEHARDWAREPLATFOMISDESIGNEDANDIMPLEMENTEDINTHISTHESIS，WHICHISABLETOPROVIDETHEFUNCTIONOFDIGITALPREDISTORTIONTHETRANSMITTEDSIGNALCALLBEAMPLIFIEDLINEARLYINTHISPLATFORM，THUSTHESYSTEMPERFORMANCEISENHANCEDINTERMSOFNICESIGNALTRANSMISSIONANDLOWBITERRORRATIOFIRST，THECURRENTRESEARCHSTATUS，STANDARDSEVOLUTIONANDTECHNICALFEATURESAREINTRODUCEDINTHISTHESISACCORDINGTOTHETHEORYOFDIGITALPREDISTORTION，THEWORKINGTHEORYANDDESIGNMETHODOLOGYOFTHISDIGITALPREDISTORTIONHARDWAREPLATFORMAREILLUSTRATEDINDETAILINTHISHARDWARESYSTEM，PARTOFTHETRANSMITTEDSIGNALCANBECOUPLEDWITHTHEORIGINALHIGHSPEEDBASEBANDSIGNALTOPERFORMTHECALCULATIONOFPREDISTORTIONINORDERTOMITIGATETHEINFLUENCEOFTHENONLINEARSIGNALAMPLIFICATIONINTHEORIGINALBROADBANDPOWERAMPLIFIERSECOND，THEMAINCHIPSFORTHESYSTEMISANALYZEDANDCHOSENBASEDONTHESYSTEMWORKINGTHEORY,TECHNICALREQUIREMENTSANDTHEREDUNDANCYPRINCIPALINTHISPROJECTMEANWHILE，THECIRCUITDESIGNSOFFPGA，ADC，DAC，STORAGEMODULE，CLOCKMODULE，INTERFACEMODULEANDPOWERMANAGEMENTMODULEAREPROPOSEDINASSOCIATIONWITHTHEPREVIOUSANALYSISTHIRD，THERELATIVEHIGHSPEEDPCBBOARDISANALYZEDANDDESIGNEDTOGUARANTEETHEINTEGRITYOFSIGNALANDPOWER,THELAYOUT，THROUGHHOLESANDPOWERINTHEHARDWARESHOULDBEDESIGNEDCAREFULLYTOPROVIDETHEHIGHWORKINGRELIABILITYOFTHECIRCUITBOARDFINALLY,THEFUNCTIONMODULESINTHISDIGITALPREDISTORTIONHARDWAREPLATFORMAREDEBUGGEDANDRELATIVERESULTSAREORGANIZEDITDEMONSTRATESTHATTHEPOWERMODULEISABLETOPROVIDETHEQUALIFIEDVOLTAGE；CENTRALPROCESSINGFPGAWORKSWELL；THEGENERATEDDDR2IPCORECANREADTHECORRECTINFORMATIONOFTIMESEQUENCE；THESAMPLESCANBEGOTFROMAD9627內(nèi)RTHEGIVENFREQUENCY；ANDTHECLOCKMODULECALLPROVIDEVARIOUSCORRESPONDINGFREQUENCIESTHERESULTSSHOWTHATTHESYSTEMDESIGNISCAPABLEOFLAYINGASTRONGFOUNDATION內(nèi)RTHEFURTHERDEVELOPMENTHOWEVER,WHATWECONCERNABOUTINTHISTHESISISTHESYSTEMARCHITECTUREDESIGN，CHIPSELECTION，CIRCUITDESIGNANDDEBUGGING，THUSTHEANALYSISONTHEPREDISTORTIONALGORITHMISBEYONDTHERESEARCHSCOPEOFTHISTHESISKEYWORDSIMTADVANCEDDIGITALPREDISTORTIONHIGHSPEEDPCBFPGAHIGHSPEEDADCDACIPCOREIRA北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANCED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計目錄第一章緒論111課題研究背景112國內(nèi)外研究現(xiàn)狀2121IMT“ADVANCED研究現(xiàn)狀2122MFRADVANCED標(biāo)準(zhǔn)進(jìn)展2123預(yù)失真技術(shù)研究及硬件發(fā)展現(xiàn)狀313論文主要工作514論文結(jié)構(gòu)安排6第二章數(shù)字預(yù)失真技術(shù)與硬件需求721數(shù)字預(yù)失真平臺設(shè)計前提722數(shù)字預(yù)失真技術(shù)及其基本原理823數(shù)字預(yù)失真技術(shù)的硬件實現(xiàn)原理924硬件系統(tǒng)難點及關(guān)鍵問題1025本章小結(jié)11第三章系統(tǒng)方案及原理圖設(shè)計1231系統(tǒng)硬件原理框圖1232系統(tǒng)硬件框圖1433硬件平臺器件選型及評估15331FPGA選型與原理圖設(shè)計15332ADDA選型與原理圖設(shè)計19333存儲器選型與原理圖設(shè)計22334時鐘分配器選型與原理圖設(shè)計24335USB芯片選型與原理圖設(shè)計25336電源管理選型分析2634本章小節(jié)28第四章PCB設(shè)計與信號完整性分析2941PCB設(shè)計29411PCB布局29412PCB分層31413布線32414硬件實物圖3442信號完整性分析35421接地35422濾波37423屏蔽4L43本章小節(jié)。42第五章系統(tǒng)功能模塊調(diào)試釣51系統(tǒng)模塊4352模塊調(diào)試44521電源模塊調(diào)試44522FPGA調(diào)試45523低速AD調(diào)試46北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANCCD收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計524DDR2讀寫仿真一48525USB讀寫方式配置5353本章小節(jié)。55第六章結(jié)論5661論文工作總結(jié)5662工作展望56致謝弱參考文獻(xiàn)59碩士期間發(fā)表論文62附錄63北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANEED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計11課題研究背景第一章緒論作為現(xiàn)代先進(jìn)的通信技術(shù)，第三代移動通信技術(shù)3G已在世界上很多國家和地區(qū)進(jìn)入了市場運(yùn)營階段。相對于以前的通信技術(shù)，其可以為各種高寬帶的多媒體業(yè)務(wù)提供QOS保障，如數(shù)據(jù)的高速傳輸傳輸速率高達(dá)2MBITS、視頻圖像的高分辨率，低時延及時延抖動等。但是，雖然3G系統(tǒng)能提供2MBS的帶寬，此帶寬是共享式的。當(dāng)多個用戶同時接入小區(qū)時，平均用戶的有效帶寬遠(yuǎn)低于2MBS。因此在高節(jié)點密度小區(qū)，小區(qū)的服務(wù)無法滿足某些多媒體業(yè)務(wù)的需求。然而，第四代移動通信技術(shù)4G可提供的數(shù)據(jù)傳輸速率將高達(dá)100MBST，甚至更高，因此4G可以支持從低速語音業(yè)務(wù)到高速多媒體的業(yè)務(wù)，甚至為更高QOS需求的流媒體業(yè)務(wù)提供服務(wù)。RRUR將4G技術(shù)命名為IMTADVANCED，并對其通信速率等相關(guān)指標(biāo)進(jìn)行了明確的規(guī)定。IMTADVANCED技術(shù)需要實現(xiàn)更高的數(shù)據(jù)率和更大的系統(tǒng)容量，目標(biāo)峰值速率為1低速移動、熱點覆蓋場景下，速率在1GBITS以上；2高速移動、廣域覆蓋場景下，速率在100MBITS121以上。在IMTADVANCED通信系統(tǒng)中，對功率放大器的帶寬要求非常高，但同時功放的非線性會給信號帶來失真，從而影響系統(tǒng)的正常工作。因此，需要采用預(yù)失真技術(shù)來對功放的非線性進(jìn)行補(bǔ)償，從而使得功放可以在系統(tǒng)規(guī)定的帶寬范圍內(nèi)正常工作。數(shù)字預(yù)失真技術(shù)是解決IMTADVANCED系統(tǒng)中由功放非線性帶來系統(tǒng)通行質(zhì)量下降這一問題的重要技術(shù)【3】。由于射頻前端的帶寬增大，并且在多天線系統(tǒng)中要求多通道并行工作，所以數(shù)字預(yù)失真系統(tǒng)的硬件平臺需具備較大的帶寬和較高的處理速率，同時對于多通道系統(tǒng)的ADC、DAC等性能指標(biāo)要求較高，這就給系統(tǒng)硬件體系架構(gòu)設(shè)計帶來一定困難。而系統(tǒng)中芯片的高時鐘頻率，又給硬件設(shè)計帶來信號完整性等相關(guān)問題?；谏鲜鲫P(guān)鍵技術(shù)問題，綜合關(guān)鍵設(shè)計因素，本文提出并設(shè)計一個硬件功能平臺。該平臺為IMTADVANCED通信系統(tǒng)的數(shù)字預(yù)失真功能提供硬件支持，同時北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANEED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計關(guān)鍵芯片、模塊的選型亦基于實現(xiàn)系統(tǒng)的基本要求進(jìn)行。本文僅對IMTADVANCED通信系統(tǒng)的硬件設(shè)計及其相應(yīng)模塊的調(diào)試過程進(jìn)行研究與討論，對預(yù)失真算法的對比與分析則在本課題的討論范圍之外。12國內(nèi)外研究現(xiàn)狀目前的各標(biāo)準(zhǔn)化組織正在開展針對IMTADVANCED的預(yù)研。3GPP2在加緊進(jìn)行空中接口演進(jìn)AIE標(biāo)準(zhǔn)化的同時，設(shè)立了先進(jìn)技術(shù)演進(jìn)ATE項目，開始針對IMTADVANCED提案進(jìn)行研究41。IEEE在2006年L2月終于批準(zhǔn)了80216M的立項申請PAR，此項目在IEEE80216EWIMAX技術(shù)的基礎(chǔ)上開發(fā)滿足IMTADVANCED需求的技術(shù)方案。相對而言，3GPP并沒有明確展開針對IMTADVANCED的工作，但其長期演進(jìn)LTE技術(shù)已經(jīng)具有部分4G技術(shù)的特征【5】IMTADVANCED候選技術(shù)評估2008年10月RRURWP5D第三次會議起草完成了IMTADVANCED空中接口技術(shù)評估方法ITURM2135和候選技術(shù)提案提交模板TTURM2133，用以指導(dǎo)后續(xù)IMTADVANCED候選技術(shù)提案的提交、評估和技術(shù)建議的起草。從當(dāng)前的國際發(fā)展形式來看，各國的研究工作均已進(jìn)入系統(tǒng)設(shè)計、評估、實驗的實質(zhì)階段，甚至已經(jīng)開始“預(yù)標(biāo)準(zhǔn)化”。相對而言，我國的研究和標(biāo)準(zhǔn)化仍有大量工作需要加緊推進(jìn)。我國在“十五”期間通過以高校為主的FUTURE計劃，對相關(guān)關(guān)鍵技術(shù)進(jìn)行了廣泛的研究，取得了令人矚目的成果。2006年11月，F(xiàn)UTURE演示系統(tǒng)在上海成功進(jìn)行了測試，驗證了OFDM、GMC、MIMO等4G關(guān)鍵技術(shù)，演示系統(tǒng)通過多媒體視頻流驗證了的寬帶無線傳輸能力，在高速移動環(huán)境下可實現(xiàn)100MBITS峰值速率，同時支持小區(qū)之間無縫切換。122IMTADVANCED標(biāo)準(zhǔn)進(jìn)展2009年10月14日至21日，國際電信聯(lián)盟在德國德累斯頓舉行兀URWP5D工作組第6次會議，征集IMTADVANCED候選技術(shù)。2北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANCED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計國際電信聯(lián)盟共收到來自中國、日本、韓國、歐洲標(biāo)準(zhǔn)化組織3GPP和北美標(biāo)準(zhǔn)化組織IEEE的共6項4G候選技術(shù)提案。3GPP提交的LTEADVANCED技術(shù)了包括FDD和TDD模式；IEEE提交的則是80216；中國提交的技術(shù)為TDLTEADVANCED。這些提案涵蓋了LTEADVANCED和80216M兩種技術(shù)。在對這些技術(shù)提案進(jìn)行總結(jié)后，國際電信聯(lián)盟確定了LTEADVANC,ED和80216M為4G國際標(biāo)準(zhǔn)候選技術(shù)。根據(jù)兀U的計劃，4G通信系統(tǒng)提供商業(yè)服務(wù)不早于2012年。阿爾卡特、愛立信、諾基亞等通信巨頭都組織了自己的4G研發(fā)團(tuán)隊；日本最大通信運(yùn)營商N(yùn)RRRDOCOMO表示，該公司已成功完成第四代4G移動通信的傳輸實驗；韓國三星稱三星電子計劃從2010年開始，全面引進(jìn)4G服務(wù)。圖21所示為IMT系統(tǒng)的演進(jìn)。1。OOOMLOOM喜差10M矗葛AM0103050911Y哪圖11IMT系統(tǒng)的演進(jìn)【10L123預(yù)失真技術(shù)研究及硬件發(fā)展現(xiàn)狀1預(yù)失真技術(shù)分類預(yù)失真技術(shù)是一種廣泛使用的射頻功率放大器線性化技術(shù)，它分為射頻預(yù)失真、中頻預(yù)失真和基帶預(yù)失真3種。根據(jù)預(yù)失真器信號處理的形式，又可以分為模擬預(yù)失真技術(shù)和數(shù)字預(yù)失真DPD技術(shù)71。在預(yù)失真系統(tǒng)中，系統(tǒng)結(jié)構(gòu)與實現(xiàn)方式對系統(tǒng)性能影響很大。根據(jù)處理方法的不同可將預(yù)失真分為模擬射頻預(yù)失真，數(shù)字基帶預(yù)失真，數(shù)字射頻預(yù)失真三種，其中數(shù)字基帶預(yù)失真得到的線性化效果最好。在具體實現(xiàn)方式方面，主要有表查3北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANCED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計找UJT和多項式兩種方式。將多項式和表查找相結(jié)合的方式，信號先經(jīng)過多項式預(yù)失真，再通過表查找進(jìn)一步修正，可以達(dá)到好的預(yù)失真效果。2數(shù)字預(yù)失真的實現(xiàn)平臺對于數(shù)字預(yù)失真硬件平臺的實現(xiàn)上，一般采用FPGA或DSP作為處理器進(jìn)行預(yù)失真算法的實現(xiàn)，DSP主要使用有TI、AD、MOTOROLA等公司的產(chǎn)品；而FPGA主要使用ALTERA、XILINX、ACTEL、LATTICE等公司的產(chǎn)品。在處理高速率數(shù)據(jù)時，考慮到芯片的處理能力及可操作性，更多會選擇FPGA作為處理器【131。與此同時，市場上也有獨(dú)立的集成數(shù)字預(yù)失真微型模塊，用以簡化基站設(shè)計。凌力爾特公司LINEARTECHNOLOGYCORPORATION推出寬帶I江至數(shù)字接收器子系統(tǒng)LTM9003，該器件以凌力爾特公司多年的信號鏈路設(shè)計經(jīng)驗為基礎(chǔ)，采用易用的1125RAMX15MM微型模塊封裂引，其含有一個高性能12位、250MSPS模數(shù)轉(zhuǎn)換器ADC，一個帶通濾波器，中頻放大器和一個高線性度I江下變頻混頻器。就無線基站用數(shù)字預(yù)失真實現(xiàn)功率放大器A線性化而言，集成的微型模塊接收器極大地節(jié)省了電路板空間和開發(fā)時間。在原理上，面向IMTADVANCED系統(tǒng)的數(shù)字預(yù)失真技術(shù)與其在3G或LTE硬件設(shè)備上的應(yīng)用是類似的，但由于IMTADVANCED系統(tǒng)帶寬的原因使得其在實現(xiàn)的難度上會更大，例如記憶效應(yīng)會更加嚴(yán)重，從而引入更多新的問題【131。目前為止，IMTADVANCED系統(tǒng)的標(biāo)準(zhǔn)尚處在完善階段，因此并沒有成熟的商用系統(tǒng)推出，但相應(yīng)的預(yù)失真技術(shù)已在不同的文獻(xiàn)進(jìn)行了研究。文獻(xiàn)【14】從預(yù)失真原理的角度介紹了數(shù)字預(yù)失真技術(shù)的特點和發(fā)展趨勢，描述了從窄帶到寬帶信號的變化中系統(tǒng)所處理問題的重心的改變。并給出了在這個變化過程中幾種相應(yīng)的數(shù)字預(yù)失真實現(xiàn)的電路原理圖，其中包括在基帶適應(yīng)性預(yù)失真架構(gòu)等的7種預(yù)失真電路實現(xiàn)原理圖。文獻(xiàn)【15】介紹了面向IMTADVANCED系統(tǒng)基站的數(shù)字預(yù)失真硬件實現(xiàn)原理，在IMTADVANCED系統(tǒng)中，3GPP和其他標(biāo)準(zhǔn)化組織對其系統(tǒng)的帶外抑制和功率泄露有比較高的要求，文中對FF和DPD兩種預(yù)失真技術(shù)進(jìn)行了比較。由于IMTADVANCED系統(tǒng)帶寬高達(dá)100MHZ，如果使用數(shù)字預(yù)失真技術(shù)來實現(xiàn)寬帶信號的失真補(bǔ)償，則需要高速的DAC，從而導(dǎo)致耗電量的加大。因此廣必須找到耗電較小的FPGA來實現(xiàn)。如果有合適的低功耗FPGA，則可以實現(xiàn)寬帶數(shù)字預(yù)4、一北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANEED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計失真。而系統(tǒng)性能也取決于放大器的最高工作效率。DOHERTY放大器經(jīng)常被作為主要功放，但是由于其在大功率工作時效率不高于50，因而HRA被提出來作為主放大器，它在17G頻段的最高效率可達(dá)到75本文獻(xiàn)展示并驗證了一種以HRA作為主要放大器的預(yù)失真電路配置，工作在2G頻段，帶寬為20MHZ，文中對該預(yù)失真放大器的各項性能指標(biāo)進(jìn)行了分析。LTEA作為IMTADVANCED系統(tǒng)的標(biāo)準(zhǔn)之一，文獻(xiàn)24】介紹了由LTE向其演迸過程中的主要問題，其中對應(yīng)用在LTEA中的數(shù)字預(yù)失真技術(shù)及其相應(yīng)的硬件平臺研究現(xiàn)狀進(jìn)行了描述。13論文主要工作本文的主要工作是基于課題需求，設(shè)計并實現(xiàn)為IMTADVANCED系統(tǒng)數(shù)字預(yù)失真運(yùn)算提供硬件支持的功能平臺。芯片、主處理器等的選型和原理圖設(shè)計都是基于滿足數(shù)字預(yù)失真功能要求進(jìn)行的。但對預(yù)失真算法的分析與設(shè)計則在本課題的討論范圍之外。本文所涉及的關(guān)鍵問題包括1針對IMTADVANCED系統(tǒng)的基本要求，考慮數(shù)字預(yù)失真算法對硬件平臺本身性能指標(biāo)的需求，完成硬件所需功能的芯片選型包括FPGA、AD、DA、存儲器、時鐘芯片等；2針對多管腳FPGA的密集高速線布線問題，在保證信號質(zhì)量的前提下，選擇最優(yōu)的PCB布局方案，完成多層、高速PCB板設(shè)計；3硬件完成初期制板工作后，需要對各個模塊進(jìn)行調(diào)試和功能測試。因為各個模塊能夠獨(dú)立正常工作是整個系統(tǒng)正常工作的前提。針對上述問題，本文在對系統(tǒng)各個功能部分的性能要求進(jìn)行了深入分析研究的基礎(chǔ)上，進(jìn)行設(shè)計與實現(xiàn)，最終完成預(yù)期目標(biāo)。因此本論文的主要貢獻(xiàn)體現(xiàn)在以下三個方面1在進(jìn)行了大量調(diào)研和實驗的基礎(chǔ)上，優(yōu)選了完成硬件平臺的各個器件和芯片，最終完成數(shù)字預(yù)失真硬件平臺的研發(fā)工作；2在完成PCB的制板過程中，依據(jù)信號完整性分析的具體原則，考慮到高速數(shù)據(jù)線的布局優(yōu)化、降低干擾等具體需求，在保證信號完整性要求的前提下完5北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANEED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計成布板任務(wù)，并完成電路板的可靠性測試；3針對項目中相關(guān)性能和指標(biāo)的要求，完成FPGA、ADDA、存儲模塊、接口模塊、電源模塊等各個硬件部分的相應(yīng)調(diào)試工作，并對調(diào)試過程中對所遇到問題依次進(jìn)行處理。14論文結(jié)構(gòu)安排論文共分為六章，內(nèi)容安排如下第一章主要介紹了論文的研究的背景和意義，分析了當(dāng)前IMTADVANCED的國內(nèi)外研究現(xiàn)狀，并對本文的主要研究內(nèi)容進(jìn)行概述。第二章首先簡單介紹IMTADVANCED標(biāo)準(zhǔn)進(jìn)展情況及其技術(shù)特點；其次，本章概述數(shù)字預(yù)失真技術(shù)及其基本原理，整理了數(shù)字預(yù)失真硬件平臺在IMTADVANCED通信系統(tǒng)中的研究現(xiàn)狀；最后針對項目要求對提出本硬件系統(tǒng)設(shè)計的難點和需要解決的主要問題。第三章提出了硬件系統(tǒng)的設(shè)計方案，依據(jù)所要實現(xiàn)硬件平臺的指標(biāo)，給出相應(yīng)芯片和器件的選型原則和過程，與此同時給出了功能模塊相應(yīng)的原理圖設(shè)計方案。第四章主要介紹了硬件平臺的PCB和設(shè)計中遇到的問題。在考慮信號完整性的前提下，完成布局、分層、布線、電源設(shè)計等工作。第五章主要針對各個功能模塊進(jìn)行調(diào)試，給出部分調(diào)試結(jié)果，同時介紹了在此過程中所用到的一些軟件及其使用。第六章對論文的主要內(nèi)容和成果進(jìn)行總結(jié)，并給出對今后工作的展望。6北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANCCD收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計第二章數(shù)字預(yù)失真技術(shù)與硬件需求21數(shù)字預(yù)失真平臺設(shè)計前提欲較好的進(jìn)行數(shù)字預(yù)失真平臺的設(shè)計，其前提是清楚IMTADVANCED的技術(shù)特點。IMTADVANCED的技術(shù)特點即需要實現(xiàn)更高的數(shù)據(jù)率和更大的系統(tǒng)容量，目標(biāo)峰值速率為低速移動、熱點覆蓋場景下，速率在1GBITS以上；高速移動、廣域覆蓋場景下，速率在100MBITS以上。在系統(tǒng)帶寬方面，LTEADVANCED提出了和IMTADVANCED相同的要求，即支持最大100MHZ的帶寬。由于如此寬的連續(xù)頻譜很難找到，因此LTEADVANCED提出了對多頻譜整合的需求。目前LTEADVANCED考慮的峰值速率下行4X4天線，上行2X4天線為下行1GBS，上行500MHZ。2008年6月WP5D迪拜會議最終確定了IMTADVANCED在技術(shù)方案上的八個方面最小技術(shù)要求，其中包括小區(qū)頻譜效率、峰值頻譜效率、系統(tǒng)帶寬、小區(qū)邊緣頻譜效率、時延、移動性和切換和VO口容量等一系列參數(shù)。玎U確定下行峰值頻譜效率為15BITS，最大帶寬為40MHZ，這意味著下行最大峰值速率在600MBITS。在2008年6月召開的ITU會議上已經(jīng)確定了IMTADVANCED最小技術(shù)要求。部分技術(shù)參數(shù)如表21，表22所示【11】。表21IMTADVANCED小區(qū)平均頻譜效率小區(qū)平均頻譜效下行4X2MIMO上行2X4MIMO率BITSHZCELL室內(nèi)3225微小區(qū)2618宏小區(qū)2214高速1107表22IMTADVANCED移動性環(huán)境BITSSHZ速度KMHINDOOR1010MICROCELLULARO7530BASECOVERAGEURBAN055120HIGHSPEEDO253507北京郵電大學(xué)碩士學(xué)位論文基于IMTADVAACED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計22數(shù)字預(yù)失真技術(shù)及其基本原理對于IMTADVANCED的各不同標(biāo)準(zhǔn)，其顯著特點是高系統(tǒng)帶寬需求，而當(dāng)前相應(yīng)功率放大器在規(guī)定帶寬內(nèi)的線性度指標(biāo)很難滿足要求，因此數(shù)字預(yù)失真技術(shù)被廣泛使用，目的是在寬帶通信系統(tǒng)中解決放大器的非線性問題。數(shù)字預(yù)失真技術(shù)具有性能好，實現(xiàn)靈活，成本低等優(yōu)點，可以有效提高發(fā)射機(jī)的效率。數(shù)字預(yù)失真又分為基帶預(yù)失真，中頻預(yù)失真和射頻預(yù)失真等幾種體制。而基帶預(yù)失真避免了射頻的復(fù)雜情況，便于進(jìn)行數(shù)字信號處理，是本文研究的方向。數(shù)字預(yù)失真技術(shù)是指在通信系統(tǒng)的基帶部分完成信號預(yù)失真，達(dá)到線性化功率放大器的一種技術(shù)。由于基帶信號的頻率較低，容易控制和調(diào)整便于利用現(xiàn)代信號處理技術(shù)來處理，所以有很大優(yōu)勢。自適應(yīng)預(yù)失真技術(shù)又分為基于查找表和基于多項式兩種預(yù)失真技術(shù)。兩種技術(shù)各有優(yōu)點，基于查找表的預(yù)失真技術(shù)結(jié)構(gòu)簡單，在強(qiáng)非線性段，查詢表預(yù)失真器的性能優(yōu)于多項式預(yù)失真器，而在功放特性曲線比較陡的小信號段，多項式預(yù)失真器的性能優(yōu)于查詢表預(yù)失真器。預(yù)失真系統(tǒng)可以通過各種各樣的形式實現(xiàn)，但基本原理都是一樣的。首先讓輸入信號通過一非線性器件即預(yù)失真器其特征函數(shù)為F，再送入非線性功率放大器其特征函數(shù)為G進(jìn)行放大輸出。調(diào)節(jié)預(yù)失真器參數(shù)使得預(yù)失真器非線性特性和功放非線性特性相反，從而使得兩個非線性系統(tǒng)的級聯(lián)表現(xiàn)為一線性系統(tǒng)。其數(shù)學(xué)描述為，1圪1GI圪IK式2一1其中K為常數(shù)增益。預(yù)失真放大器的原理圖如圖22所示。輸預(yù)失真器放大器圖2L預(yù)失真原理圖預(yù)失真器工作原理如圖23。設(shè)尺加為放大器輸入信號的幅度，為相應(yīng)8北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANCED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計的輸出信號的幅度，但理想的線性功放的輸出信號幅度應(yīng)為。如果要使輸出信號幅度為，正確輸入信號的幅度應(yīng)為勛，因而預(yù)失真器的作用就是把原來的輸入信號幅度足加，調(diào)整為R樹，這樣就能夠把信號線性放大。相位預(yù)失真也可以通過類似的方法得到。從圖23中可以看出，如果理想的輸出幅度超過了放大器的飽和點太多，幅度島就不能夠完全糾正它的非線性。只要不大于放大器的飽和電平，都可以通過預(yù)失真器校正。一旦超過了飽和電平，即使增加輸入信號的幅度也不會帶來輸出功率的增加【12L。癸罄蓬藩輸入功率圖22預(yù)失真器工作原理23數(shù)字預(yù)失真技術(shù)的硬件實現(xiàn)原理甄子鄙分正向通路射頻部分?jǐn)?shù)字預(yù)失真處理模塊高速數(shù)信號預(yù)處數(shù)字預(yù)失一LR、，、LWL口A字信號發(fā)射通道理模塊真內(nèi)核7L。J產(chǎn)I自適應(yīng)處理模塊JJ1接收通道I11圖23數(shù)字預(yù)失真系統(tǒng)硬件框圖【16】圖24所示為數(shù)字預(yù)失真系統(tǒng)的硬件框圖，其工作過程為進(jìn)入系統(tǒng)的基帶信號通過數(shù)字預(yù)失真合成單元中的信號預(yù)處理模塊后進(jìn)入數(shù)字預(yù)失真內(nèi)核。信號通過DAC進(jìn)入射頻發(fā)射通道，此時寬帶射頻信號經(jīng)過寬帶功率放大器進(jìn)行發(fā)射。9北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANECD收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計與此同時，一部分信號通過接受通道耦合到預(yù)失真處理模塊。經(jīng)過ADC轉(zhuǎn)換之后，反饋信號與正向通路的發(fā)射信號進(jìn)行比較，得到差值。此時兩路信號的差異是源于正向通路各個系統(tǒng)模塊帶來的非線性影響。數(shù)字預(yù)失真處理模塊會根據(jù)相應(yīng)的預(yù)失真算法進(jìn)行數(shù)據(jù)處理，從而補(bǔ)償系統(tǒng)的非線性對信號的影響。在射頻通道中，系統(tǒng)非線性的引入主要是來源于功放，因此從功放耦合到的信號通過反饋回路進(jìn)入數(shù)字預(yù)失真處理模塊來完成數(shù)字預(yù)失真算法。經(jīng)過數(shù)字預(yù)失真處理后的數(shù)據(jù)再通過正向通路發(fā)送到射頻部分，此時的射頻信號由于已經(jīng)記憶了寬帶射頻功率放大器的非線性參數(shù)，因此從功放發(fā)送出的寬帶信號能夠符合通信要求。24硬件系統(tǒng)難點及關(guān)鍵問題本文所介紹的硬件系統(tǒng)是基于項目傳輸帶寬不低于100MHZ的要求，完成可應(yīng)用于IMTADVANEED移動通信系統(tǒng)中數(shù)字預(yù)失真硬件支撐平臺?；陧椖康闹笜?biāo)要求，本文中數(shù)字預(yù)失真部分具有如下難點1元器件選型1ADC根據(jù)項目要求，無線傳輸帶寬不小于100MHZ，因此要求芯片的采樣率要足夠高。由于寬帶功率放大器引入的非線性，使得ADC的工作方式需要使用高階采樣來完成。在高階采樣中，業(yè)界普遍使用的是3、5、7階采樣等方式。此時系統(tǒng)對ADC的要求是射頻信號帶寬為100MHZ，數(shù)字信號分成I、Q兩路，每路各50MHZ，此時如果采用3、5、7階采樣，則相對應(yīng)的采樣速率至少分別為300MHZ、500MHZ、和700MHZ，考慮到實際應(yīng)用，還需要留出一定裕度。而如此高速率的ADC在實際應(yīng)用中還很不成熟，因此ADC的選取及其相應(yīng)電路設(shè)計成為一個難點。2DAC由于在實際應(yīng)用中理想的功放并不存在，因此濾波器通常是采用升余弦滾降濾波器，此時假設(shè)滾降系數(shù)為022，則可以計算出此時的發(fā)送速率約為80MHZ。與此同時，升余弦濾波需要進(jìn)行插值算法，業(yè)界通用為4、8倍插值，如果采用8倍插值，則此時計算出DAC的轉(zhuǎn)換速率要不小于640MHZ，如此高速率的DAC在實際電路中應(yīng)用很少。此外，根據(jù)對相關(guān)預(yù)失真算法的模擬，系統(tǒng)要求DAC的位數(shù)在12位以上LO一，北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANEOD收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計可以保證信號有比較好的精度。在轉(zhuǎn)換速率和位數(shù)的要求下，DAC的選型和電路設(shè)計也成為一個重要難點。3處理器作為核心處理器，由于所支持的AD、DA性能參數(shù)都比較高，相應(yīng)對核心處理器的處理速率、規(guī)模等要求都比較高。鑒于要完成對大帶寬、高速率數(shù)據(jù)的數(shù)字預(yù)失真算法，系統(tǒng)對處理器的查找表、乘法器、存儲器等資源的要求也比較高，也需要有豐富的接口資源，支持DDR等多種接口。2硬件電路設(shè)計本系統(tǒng)的大帶寬使得硬件平臺需要完成的數(shù)字信號處理速率很高，因而在電路設(shè)計上會帶來相應(yīng)的困難。由于系統(tǒng)具有多路高速數(shù)據(jù)信號，能否避免多路高速數(shù)字信號的相互干擾成為關(guān)鍵。同時由于系統(tǒng)涉及到的元器件比較多，最終完成的電路板必定是多層板，能否在保證信號完整性的前提下實現(xiàn)電路板的設(shè)計，也是本文需要解決的難題之一。下面章節(jié)將詳細(xì)介紹驗證平臺的關(guān)鍵芯片選型與原理圖設(shè)計，由于文章的設(shè)計實現(xiàn)目標(biāo)只限于數(shù)字預(yù)失真算法驗證，并不過多考慮工程應(yīng)用以及成本控制，所以在芯片選型上留有一定余量。25本章小結(jié)本章首先簡單介紹IMTADVANCED系統(tǒng)的標(biāo)準(zhǔn)進(jìn)展?fàn)顩r及該系統(tǒng)的技術(shù)特點。之后概述數(shù)字預(yù)失真技術(shù)及其基本原理，說明數(shù)字預(yù)失真技術(shù)在IN,ITADVANCED系統(tǒng)中的意義和作用。最后針對項目要求對提出本硬件系統(tǒng)設(shè)計的難點和需要解決的主要問題。北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANCETL收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計第三章系統(tǒng)方案及原理圖設(shè)計由圖23所示的數(shù)字預(yù)失真系統(tǒng)硬件原理框圖可知，由數(shù)字預(yù)失真處理模塊以及相應(yīng)DACADC共同組成的數(shù)字預(yù)失真硬件平臺是該系統(tǒng)最核心的部分，如圖31所示。本文所設(shè)計的數(shù)字預(yù)失真硬件平臺即位于系統(tǒng)圖中方框所標(biāo)示的位置。另外，本硬件平臺還設(shè)計有一個接收通道ADC模塊，由該通道發(fā)送來的信號并不需要完成數(shù)字預(yù)失真運(yùn)算，因此在平臺設(shè)計中使用速率相對低的ADC來實現(xiàn)。根據(jù)項目所提出的指標(biāo)要求，本文將提供可對帶寬IOOMHZ信號實現(xiàn)數(shù)字預(yù)失真功能的硬件支撐平臺，但僅就硬件角度考慮設(shè)計與實現(xiàn)，并不涉及具體的預(yù)失真算法實現(xiàn)。31系統(tǒng)硬件原理框圖圖31數(shù)字預(yù)失真硬件平臺本文使用FPGA作為核心處理芯片來完成對數(shù)字預(yù)失真算法的硬件支持，高速數(shù)字信號與從高速ADC反饋回的信號在FPGA中實現(xiàn)數(shù)字預(yù)失真運(yùn)算，因此考慮到兩路高速信號和相應(yīng)預(yù)失真算法的復(fù)雜度，必須使用運(yùn)算速率和資源足夠強(qiáng)大的FPGA作為主處理芯片。正向通路的高速DAC將處理好的信號送入發(fā)射通道，反饋回路的高速ADC將從寬帶功放中耦合回的信號送入數(shù)字預(yù)失真模塊進(jìn)行分析和運(yùn)算。同時，由于系統(tǒng)中各個功能芯片使用的時鐘頻率和電平不同，需要有專用的時鐘模塊來提供所需的不同時鐘頻率和電平模式。考慮到要對12北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANEED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計100MHZ帶寬的信號實現(xiàn)數(shù)字預(yù)失真功能，正向通路DAC和反饋回路ADC工作頻率至少在數(shù)百兆。因此，需要設(shè)計存儲模塊，用于在FPGA自帶的存儲器不能滿足要求時，需要提供額外的大容量空間對數(shù)據(jù)進(jìn)行緩存，從而將通過AD接收到的IQ數(shù)據(jù)傳回PC以便做進(jìn)一步的分析、處理。對于接收系統(tǒng)，由于不需要完成數(shù)字預(yù)失真功能，在采樣定理和冗余設(shè)計的原則下選擇適合的ADC，來實現(xiàn)信號接收。同時，需要設(shè)計相應(yīng)的電源模塊來滿足硬件平臺其他各個功能模塊的電壓需求。作為系統(tǒng)工作的原理圖，電源模塊暫不畫出。因此，本功能平臺擴(kuò)展為包括發(fā)射通道ADCDAC模塊、接收通道ADC模塊、時鐘模塊、存儲模塊、高速接口模塊、電源模塊等的硬件平臺，整體平臺原理圖如下圖32所示圖32數(shù)字預(yù)失真硬件平臺原理框圖本文目標(biāo)是完成一個功能強(qiáng)大、可擴(kuò)展性強(qiáng)的數(shù)字基帶硬件平臺，并對其進(jìn)行調(diào)試和分析，使得各個模塊能夠正常工作，滿足對100MHZ帶寬信號實現(xiàn)數(shù)字預(yù)失真運(yùn)算的硬件支持。功能強(qiáng)大是指系統(tǒng)可以實現(xiàn)對100MHZ超大帶寬信號實現(xiàn)數(shù)字預(yù)失真功能的硬件支持，可擴(kuò)展性強(qiáng)是指本平臺可以在后續(xù)研發(fā)過程中進(jìn)行其他相應(yīng)的功能完善，例如FPGA中的高速數(shù)據(jù)模塊可以在后期的開發(fā)過程中北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANCED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計進(jìn)行配置和使用，與后端基帶芯片進(jìn)行數(shù)據(jù)通信。本章將詳細(xì)介紹各個模塊的設(shè)計方案，從芯片的選型考慮入手，展開介紹各個硬件模塊的設(shè)計和相關(guān)模塊涉及到軟件部分的工作。具體包括下述內(nèi)容1ADDA能與FPGA實現(xiàn)給定速率要求下的通信；2實現(xiàn)并行DDR2存儲器組對實時數(shù)據(jù)的存?。?完成高速ADDA接口的設(shè)計；4完成USB20接口電路設(shè)計，提供硬件平臺與PC機(jī)高速數(shù)據(jù)傳輸?shù)闹С郑?實現(xiàn)時鐘電路設(shè)計，為各個功能芯片提供所需的精確時鐘。32系統(tǒng)硬件框圖數(shù)字預(yù)失真硬件平臺的核心為FPGA，其實現(xiàn)整個數(shù)字預(yù)失真算法及射頻前端器件的控制邏輯。FPGA通過USB接口從PC機(jī)接收經(jīng)過編碼調(diào)制的IQ信號，并存儲在存儲器中，當(dāng)處于發(fā)射狀態(tài)時，F(xiàn)PGA從存儲器中讀出數(shù)據(jù)，并從發(fā)射圖33系統(tǒng)硬件框圖14北京郵電大學(xué)碩士學(xué)位論文基于IMTOADVANCED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計通道DA接口發(fā)出數(shù)據(jù)，從預(yù)失真接收通道接收的數(shù)據(jù)與發(fā)射數(shù)據(jù)通過預(yù)失真算法，并調(diào)整發(fā)射數(shù)據(jù)，改善功放非線性引起的失真。當(dāng)處于接收狀態(tài)時，F(xiàn)PGA從接受通道AD接口讀入接收信號IQ信號，并可以根據(jù)需要存儲與存儲器中或通過USB接口傳輸?shù)絇C機(jī)進(jìn)行后續(xù)處理。另外硬件還包括控制接口，對射頻前端器件比如PLL，衰減器，射頻開關(guān)，VGA等進(jìn)行控制；PROM，每次上電對FPGA進(jìn)行配置；CDC，產(chǎn)生各種時鐘，提供給FPGA，DDR2，AD，DA等工作時鐘；電源管理器件，提供各種電平比如09V，10V，18V，25V，33V等滿足各種器件的工作要求，具體的硬件結(jié)構(gòu)如圖33所示。33硬件平臺器件選型及評估對于本文所涉及到的面向IMTADVANCED系統(tǒng)的數(shù)字預(yù)失真功率放大器硬件平臺，其所用到的器件包括高性能指標(biāo)的FPGA、ADC、DAC、FLASH、時鐘等芯片，同時在選擇好相應(yīng)的器件后要考慮相互之間的兼容性問題。在多層板層疊結(jié)構(gòu)設(shè)計中，XC5VFX70TFPGA芯片采用BGA封裝，引腳數(shù)多達(dá)1136。為了實現(xiàn)整個電路的布局布線，需要至少10層板，而且信號層，電源層和地層的位置分配直接關(guān)系到高速電路的信號完整性能否滿足要求。331FPGA選型與原理圖設(shè)計對于FPGA選型來說，時鐘頻率是需要重點考慮的問題。由于IMTADVANCED系統(tǒng)要求支持到信號帶寬100M以上，同時要支持如16QAM、64QAM等高階的調(diào)制方式。因此，數(shù)字基帶部分的比特率會達(dá)到300MBPS甚至更高。另外，由于平臺需要為預(yù)失真算法提供支撐，而算法上需要通過升余弦濾波AO22、預(yù)失真器、插值等模塊來實現(xiàn)。其中，插值部分可能需要進(jìn)行4倍甚至8倍插值，從而得出FPGA的時鐘速率至少要達(dá)到400M以上，接口速率則要支持800MBPS以上。同時，由于存在多條通路的并行ADC、DAC數(shù)字接口，要求FPGA的IO口數(shù)量足夠支持收、發(fā)以及預(yù)失真反饋通路的要求。目前對于FPGA芯片主要有兩大供應(yīng)商，即XILINX與ALTERA公司。關(guān)于這兩家公司的芯片對比如表31所示。北京郵電大學(xué)碩士學(xué)位論文基于LMTADVANCED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計表3IXILINX，ALTERA公司FPGA芯片對比XILINXALTERA體積更小體積較大算術(shù)函數(shù)支持較好算術(shù)函數(shù)支持不好靈活的IOFLEX與APEX可實現(xiàn)快速雙向IO編譯時間較長編譯時間短工具復(fù)雜工具簡單功能強(qiáng)大功能不夠強(qiáng)大同時具有較大與較小的嵌入式?jīng)]有較小的嵌入式RAMRAMRAM有一個讀一個寫端口，沒有雙雙端口RAM端口考慮到系統(tǒng)的通用性、高速率、高實時性以及未來可能的功能擴(kuò)展，本課題選擇了XILINX公司的VIRTEX5系列FPGA。XILINX主要有SPARTAN和VIRTEX兩大系列FPGA，前者主要面向低成本的中低端應(yīng)用，后者主要面向高端應(yīng)用【171VTRTEX5系列FPGA第一個充分發(fā)揮了65RIM工藝性能、密度和成本優(yōu)勢的FPGA系列產(chǎn)品，與前一代90NM工藝FPGA相比，速度平均提高30，邏輯容量增加65。目前VNTEX5提供了四款不同配置的平臺以滿足用戶不同的需求，分別是LX，LXT，SXT，F(xiàn)XT系列。相比其他FPGA，其主要特點及優(yōu)勢如下1_采用了65RIM工藝，速度等級更高，功耗更低，EXORESSFABRIC架構(gòu)使用了真正的6輸入UJT；2增加了新型PLL，和原有的DCM模塊組成了始終管理通道CMT，進(jìn)一步增強(qiáng)了時鐘驅(qū)動能力；3片內(nèi)集成了大量新型的DSP模塊DSP48E，在500MHZ時鐘下可配置提供超過190GMAC的DSP處理能力和92TBPS存儲器帶寬；4集成了多個ROCKETLOGTP收發(fā)器，數(shù)據(jù)傳輸速率從500MBPS到65GBPS動態(tài)可配置，支持XAUI、SONET、SERIALRAPIDIO、PCIEXPRESSL1和20等標(biāo)準(zhǔn)的各種應(yīng)用；5集成了多個三態(tài)以太網(wǎng)MAC和PCIEXPRESS端點模塊，便于實現(xiàn)接入以太網(wǎng)和PCIEXPRESS總線系統(tǒng)18】。綜合考慮各方面因素，在本課題最終選用了LXT系列的XC5VFX70T作為系統(tǒng)FPGA芯片，它針對具有低功耗串行連接功能的高性能邏輯應(yīng)用進(jìn)行了優(yōu)化，不僅可以很好的完成本系統(tǒng)需要的接口和控制邏輯，更因其片內(nèi)集成的多個16北京郵電大學(xué)碩士學(xué)位論文基于IMTADVAAEED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計ROCKETLOMGT收發(fā)器模塊，使其具備了良好的高速串行傳輸能力，完全滿足高速實時信號處理系統(tǒng)的需要。FPGA作為硬件平臺核心控制器件，其性能決定了整個硬件平臺的最終性能，因此對其邏輯單元數(shù)量，DSP模塊，存儲器容量，接口電平類型，接口傳輸速率都有較高的要求，尤其是數(shù)字預(yù)失真算法要在FPGA中實現(xiàn)，對FPGA的DSP模塊和存儲器容量有更高的要求，對于FPGA接口電平和速率，需要考慮兼容預(yù)失真通道AD及發(fā)射通道的DA的速率和電平，通過對FPGA性能，價格及實驗室已有FPGA硬件平臺的考慮，本系統(tǒng)采用XILINX的V5系列FPGAXC5VFX70T開發(fā)平臺，其性能如表32所示。表32XC5VFX70T性能SLICE邏輯單元觸發(fā)器分布式RAM塊洲D(zhuǎn)CM112007168044800820KB“5328KBIT12PLLDSP48EPOWERPC440GTXDDR2速率LVDS速率SDR645MZ6128L16266M田【ZDDRLGHZFPGA配置電路設(shè)計由于FPGA采用SRAM工藝，掉電后所有配置信息均丟失，因此需要外加配置芯片，以存儲FPGA的配置信息，在每次上電時，重新配置FPGA。配置電路分為多種模式，包括串行，并行，SPIFLASH等。由于本系統(tǒng)對配置速度沒有要求，所以選用主動串行配置模式，F(xiàn)PGA初始設(shè)置的原理圖如圖34所示。圖3_4FPGA初始設(shè)置電路圖對于器件控制接口設(shè)計，由于使用FPGA作為控制核心模塊，需要控制TDD17北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANCED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計電源開關(guān)的切換，LNA工作狀態(tài)，衰減器衰減量，VGA工作增益，PLL工作頻率以及AD，DA的工作參數(shù)等，所有的SPI控制接口可以組成SPI總線，以減少引腳連接數(shù)。數(shù)字預(yù)失真算法可以有效地改善功率放大器的非線性，優(yōu)化系統(tǒng)的ACLR。算法的具體實現(xiàn)通過在所選FPGA中處理發(fā)送通道輸入和輸出的數(shù)據(jù)，得出發(fā)送通道非線性的多項式系數(shù)，并根據(jù)這些系數(shù)補(bǔ)償發(fā)送數(shù)據(jù)，使整個通道達(dá)到線性化。對于XC5VFX70T，它的1136個管腳分成25個BANK，其中各個BANK的分配如下圖所示，基于所布線性能的考慮，優(yōu)先考慮對高速、密集的芯片，分配開闊管腳便于拉出線的BANK。各個模塊之間的連接關(guān)系如圖35所示，部分原理圖詳見附錄A。A8CDFGHJKLMNPRTUVWYAAABACADAEAFAGAHAJAKATAMANAP圖35XC5VFX70T各個BANK配置【19】北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANEED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計332ADDA選型與原理圖設(shè)計AD是用來將連續(xù)的模擬輸入信號轉(zhuǎn)換為離散的數(shù)字輸出編碼的一種接口轉(zhuǎn)換電路。模數(shù)轉(zhuǎn)換包括采樣保持、量化編碼等過程。采樣就是將一個時間連續(xù)變化的模擬信號轉(zhuǎn)換為時間上離散的采樣信號。通過分析可以看到，采樣信號的頻率愈高，所取得信號經(jīng)低通濾波器后能真實地復(fù)現(xiàn)輸入信號，但為保證有合適的采樣頻率，它必須滿足采樣定理。對于高速ADDA接口設(shè)計，F(xiàn)PGA作為后端數(shù)字處理模塊，需要接收ADS5463和AD9627的數(shù)據(jù)，并將并行數(shù)據(jù)發(fā)送給DAC5682，由于ADS5463和DAC5682和FPGA的數(shù)據(jù)傳輸速率最高可以達(dá)到500MHZ，即使是速率較低的AD9627，也將達(dá)到150MHZ。因此FPGA與這些器件的接口需要注重信號完整性及走線的等長，以保證數(shù)據(jù)的正確接收。下面即對具體的芯片選型進(jìn)行討論。圖36AD9627原理圖1ADAD分為接收通道AD和預(yù)失真通道AD，接收通道AD要求采集50MHZ的19北京郵電大學(xué)碩士學(xué)位論文基于IMTADVAAEEXT收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計IQ兩路信號。根據(jù)奈奎斯特準(zhǔn)則及所留的余量，選用ADI的150MSPS的12位AD芯片AD962712位位寬可提供較大的動態(tài)范圍，從而減輕前級VGA的動態(tài)范圍壓力。低速AD9627原理圖如圖36所示。預(yù)失真通道AD由于需要采集非線性分量，按照采集5階非線性計算，50MHZIQ基帶信號需要采集250MHZ帶寬，對AD的采樣率至少要求為500MSPS，更大采樣率的AD對于器件選型及購買都存在較大問題，因此系統(tǒng)采用TI的500MSPS，12位AD芯片一ADS546312位位寬提供IQ信號較大的精度，滿足預(yù)失真算法要求。，、伍哪F弼2讎J妒D14髓嬲5檔T花OK，,Q船7，爭甓麓0724N垃7PC砰籜I艿12強(qiáng)嬲L77I秘潮噶，博0017TJ棼糊憎T2L3爭霎搦書艟豢囊罄22氍2，盯塒。二1辛孵L蘆矗麓。二，2HVPP2，0_1聱暫一丑AD1囂；O二鯫鷲囂百1J驢Z豫囊I縶?！帮髧桃詮V抽強(qiáng)N1。10蔓“二L鞏，97勰“赫趟孕；囂罐棼AA培敲M0口，避VCOOWI1II1吃即西鼯齬胛TL檔蛄H輪53舛翳強(qiáng)耵拍盼蠲鍆啦3圖37ADS5463原理圖ADS5463是TI公司推出的高速高性能AD器件，具有精度高、轉(zhuǎn)換速度快等特點，是當(dāng)前AD器件中超寬帶信號采樣的優(yōu)選器件。其主要性能指標(biāo)如表33所示。表33ADS5463的性能指標(biāo)位數(shù)12最高采樣率500MSPSSFDR75DB北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANCED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計帆65DB最大工作帶寬2GHZ功耗22W該芯片模擬中頻信號和時鐘信號輸入都采用差分形式，以增強(qiáng)AD轉(zhuǎn)換器的抗噪能力，轉(zhuǎn)換后的數(shù)字輸出為二進(jìn)制補(bǔ)碼，采用LVDS形式。芯片有數(shù)據(jù)輸出指示信號DRY，溢出標(biāo)志OVR和基準(zhǔn)電壓VL心。ADS5463片上提供了采樣保持電路和基準(zhǔn)電壓，使其能成為一個完整的AD轉(zhuǎn)換解決方案。ADS5463內(nèi)部采用二級子區(qū)式轉(zhuǎn)換結(jié)構(gòu)，這樣既保證了轉(zhuǎn)換的精度和速度又實現(xiàn)了較小的功耗和封裝尺寸，高速AD原理圖如圖37所示。圖38DAC5682Z原理圖2L北京郵電大學(xué)碩士學(xué)位論文基于IMTADVANEED收發(fā)系統(tǒng)的數(shù)字預(yù)失真硬件平臺設(shè)計2DADA將FPGA輸出的IQ數(shù)字信號轉(zhuǎn)變成IQ模擬基帶信號，其轉(zhuǎn)化速率由升余弦濾波插值倍速和滾降系數(shù)決定，本系統(tǒng)采用8倍插值，滾降系數(shù)采用022，系統(tǒng)設(shè)