1、本文格式為Word版，下載可任意編輯集成TTL門電路的主要特性和參數(shù) 一、典型集成TTL規(guī)律門電路 1. 電路結(jié)構(gòu) 典型電路如右圖所示，由四只晶體三極管組成。其中多放射管T1為輸入級，T2為中間級，T4、T5為輸出級。 2. 工作原理 (1)當(dāng)輸入為低電平 “0”(VIL=0 . 3V)時(shí)，T1深飽和，T2、T5截止，T4、D導(dǎo)電，輸出高電平VO=VOH3 . 6左右，TTL關(guān)門。 (2)當(dāng)輸入為高電平?！?”(VIH=3 .6V) T1倒置、T2、T5飽和，T4、D截止?fàn)顟B(tài)，輸出為低電平VO=VOL0.3V，TTL開門。 二、TTL門電路的主要特性 1 .電壓傳輸特性 1)當(dāng)輸入電壓0 .

2、6V，在段，T1在深飽和，T2、T5截止，T4、D導(dǎo)電，輸出高電平，電路關(guān)門狀態(tài)。 2)輸入電壓在0.7-1.3V，在曲線段，T1為二只二極管導(dǎo)電，T2放大，T5截止，T4、D導(dǎo)電，輸出線性下降。 3)輸入電壓在1.4V左右，在曲線段，T1趨向倒置，T4、D趨向截止， T2、T5導(dǎo)電，輸出降至低電平約0.3V，趨向開門狀態(tài)。 4)輸入電壓大于1.4V，在曲線段，T1倒置，T2、T5飽和導(dǎo)電，T4、D截止，輸出低電平穩(wěn)定在0.3V左右，門處于穩(wěn)定開門狀態(tài)。 2. TTL門的輸出特性 爭論TTL門接負(fù)載時(shí)的狀況，即輸出電壓和負(fù)載電流之間的關(guān)系。 下面分二種狀況加以爭論。 (1)低電平輸出特性灌電流

3、負(fù)載，連接電路如圖所示： 此時(shí)驅(qū)動門輸出低電平，T5飽和導(dǎo)電，T4、D截止，負(fù)載門輸入低電平，負(fù)載電流流向驅(qū)動門(灌入)。假如負(fù)載門數(shù)增加，IOL灌入的電流便增加，這促使VOL電壓上升，T5將由飽和趨向放大，最終破壞規(guī)律關(guān)系。因此，對負(fù)載應(yīng)有一個(gè)限定值，VOL的上升有一個(gè)低電平上限值VOLmax規(guī)定，使用時(shí)不能超過。所以，驅(qū)動門數(shù)(扇出系數(shù))由確定，而輸出特性如右圖所示： (2)高電平輸出特性 拉電流負(fù)載 此時(shí)，驅(qū)動門T5截止，T4、D導(dǎo)電，輸出高電平VOH，負(fù)載門輸入高電平。負(fù)載電流從驅(qū)動門流出(拉出)。假如負(fù)載門數(shù)增加，IOH拉出的電流便增加，這使得輸出高電平電壓VOH會下降，T4管會趨向

4、飽和，最終破壞規(guī)律關(guān)系。所以，高電平輸出時(shí)也規(guī)定了一個(gè)高電平下限值VOhmin，其負(fù)載門數(shù)為：。高電平常的輸出特性如圖，畫在其次象限。 三、集成TTL門電路的主要參數(shù) 這些參數(shù)可從電壓傳輸特性上得出： 1. 輸入電平、輸出電平：輸入低電平VIL(輸入低電平上限VILmax關(guān)門電平VOff，輸入高電平VIH(輸入高電平下限VIHmin開門電平Von)。 2. 輸入信號噪聲容限 它表征門電路的抗干擾力量強(qiáng)弱。在TTL驅(qū)動TTL集成門電路的狀況下，串入兩級門電路之間噪聲電壓大小分低電平輸入噪聲容限和高電平輸入噪聲容限兩種狀況進(jìn)行爭論。 低電平輸入噪聲容限VNL： 高電平輸入噪聲容限VNH：。 3.

5、扇出門數(shù)(門電路的帶負(fù)載力量) 一種門能驅(qū)動同一類型門的個(gè)數(shù)稱扇出數(shù)，由于IOLIOH ，雖然IILIIH，所以nLnH，所以扇出數(shù)以nL為準(zhǔn)。 4. 平均傳輸延遲時(shí)間 四、TTL門電路中的其它技術(shù)措施 (1)肖特基三極管抗飽和，提高電路的開關(guān)速度。 (2)有源泄放電路加快T2、T5由飽和到截止的轉(zhuǎn)換時(shí)間，目的還是提高開關(guān)速度。 (3)T4用二只三極管復(fù)合提高電路的帶負(fù)載力量(增大輸出電流)。 (4)輸入增加了愛護(hù)二極管(提高牢靠性)。 五、TTL其它規(guī)律門電路 或非門、集電極開路與非門(OC)、 三態(tài)輸出門(TS)等。 1. TTL或非門 這是一個(gè)典型的TTL反相器(非門)電路，再加上兩只晶體管后就成一個(gè)或非門電路了?；驹砜捎脙芍蝗龢O管并聯(lián)連接理解。 2 . TTL集電極開路與非門(OC門) 3 . TTL三態(tài)輸出門 =0三態(tài)門使能，即D1、D2截止，A和L實(shí)現(xiàn)了反相輸出， L=