1、第5章 存儲(chǔ)器控制器及 Nand Flash控制器本章重點(diǎn)本章重點(diǎn): S3C2410A與存儲(chǔ)器相關(guān)的特性；與存儲(chǔ)器芯片連接的S3C2410A引腳信號(hào)；存儲(chǔ)器總線周期；特殊功能寄存器含義；存儲(chǔ)器組成舉例。 Nand Flash芯片工作原理；Nand Flash控制器組成、引腳信號(hào)含義、特殊功能寄存器含義及Nand Flash控制器與芯片連接的舉例。5.1 存儲(chǔ)器控制器5.1.1 S3C2410A與存儲(chǔ)器相關(guān)的特性n S3C2410A存儲(chǔ)器控制器提供了訪問存儲(chǔ)器的控制信號(hào)，另外S3C2410A還提供了與存儲(chǔ)器相關(guān)的地址總線、數(shù)據(jù)總線等總線控制器信號(hào)。nS3C2410A與存儲(chǔ)器相關(guān)的特性如下： 通過

2、軟件選擇，系統(tǒng)支持大/小端數(shù)據(jù)存儲(chǔ)格式； 全部可尋址空間為1GB，分為8個(gè)banks（體），每個(gè)bank為128MB； 使用nGCS0nGCS7作為對(duì)應(yīng)各bank選擇信號(hào)； 系統(tǒng)支持存儲(chǔ)器與I/O端口統(tǒng)一尋址，SFR Area（特殊功能寄存器區(qū)）為I/O端口尋址空間； bank0bank7中每個(gè)bank的數(shù)據(jù)總線寬度單獨(dú)可編程，bank0通過編程可以設(shè)置為16/32位數(shù)據(jù)總線，bank1bank7通過編程可以設(shè)置成8/16/32位數(shù)據(jù)總線； 每個(gè)bank的存儲(chǔ)器訪問周期可編程； 支持各bank產(chǎn)生等待信號(hào)（nWAIT），用來擴(kuò)展總線周期； bank0bank5可以使用ROM（含EEPROM、N

3、or Flash等）和SRAM，bank6和bank7可以使用ROM/SRAM/SDRAM； bank0bank6開始地址固定； bank7開始地址和bank大小可編程； 對(duì)SDRAM，在power-down模式，支持自己刷新（self-refresh）模式； 支持使用Nor/Nand Flash、EEPROM等作為引導(dǎo)ROM。S3C2410A Reset后存儲(chǔ)空間圖，見圖5.1。n參見圖5.1，圖中表示bank6和bank7實(shí)際安裝的存儲(chǔ)器容量可以各為2MB、4MB、128MB。因此bank6的終了地址不同，bank7的起始地址也不同，但是要求bank6和bank7實(shí)際安裝的容量相同，詳見表

4、5-1。n另外，圖5.1中最上方OM1:0的含義，表示在Reset期間，由于連接到S3C2410A的操作模式輸入引腳OM1:0邏輯電平的不同，分別表示使用Nand Flash作為引導(dǎo)ROM與否，以及在不使用Nand Flash作為引導(dǎo)ROM時(shí)，bank0數(shù)據(jù)總線的寬度或測試模式，詳見表5-2(P148)。n對(duì)應(yīng)于圖5.1左半部，在不使用Nand Flash作為引導(dǎo)ROM時(shí)，需要使用bank0（nGCS0）中安裝的芯片作為引導(dǎo)ROM。由于在第一次訪問引導(dǎo)ROM前必須先確定bank0數(shù)據(jù)總線的寬度，所以bank0的數(shù)據(jù)總線寬度要求由Reset時(shí)的OM1:0引腳輸入邏輯電平確定，而bank1bank

5、7各個(gè)bank的數(shù)據(jù)總線寬度，可以通過對(duì)特殊功能寄存器編程確定。5.1.2 與存儲(chǔ)器芯片連接的S3C2410A引腳信號(hào)及使用 與存儲(chǔ)器芯片連接的S3C2410A引腳信號(hào)n對(duì)于存儲(chǔ)器，S3C2410A一般可以與ROM（如Nor Flash）、SRAM和SDRAM芯片連接。S3C2410A與存儲(chǔ)器相關(guān)的引腳信號(hào)一般可以分為兩組，一組是S3C2410A總線控制器引腳信號(hào)，另一組是S3C2410A存儲(chǔ)器控制器引腳信號(hào)，分別見表5-3和5-4(P149-150)。n本表中地址總線為ADDR26:0，而圖5.1中地址總線為ADDR29:0，其中ADDR29:27經(jīng)譯碼產(chǎn)生nGCS7:0或nSCS1:0信號(hào)

6、。 地址總線與存儲(chǔ)器芯片地址引腳的連接n對(duì)ROM/SRAM/SDRAM，地址總線中的ADDR29:27經(jīng)譯碼器產(chǎn)生nGCS7:0或nSCS1:0信號(hào)，某一時(shí)刻只有一個(gè)信號(hào)有效。而地址總線中的ADDR26:0應(yīng)該與各bank的存儲(chǔ)器芯片對(duì)應(yīng)引腳連接，但ADDR1和ADDR0在某個(gè)bank實(shí)際使用的數(shù)據(jù)總線寬度不同的情況下，可能不連接到存儲(chǔ)器芯片；并且地址總線中的ADDR26:0與存儲(chǔ)器芯片地址引腳的連接也可能不是一一對(duì)應(yīng)關(guān)系，詳見表5-5。在本章，地址總線中的ADDR26:0有時(shí)也簡單寫作A26:0。n表5-5中(P151)，當(dāng)某bank數(shù)據(jù)總線寬度為8位時(shí)，地址總線中的ADDR0與芯片地址引腳

7、A0連接，ADDR1與A1連接，依此類推，一一對(duì)應(yīng)連接。表中當(dāng)某bank數(shù)據(jù)總線寬度為16位時(shí)，地址總線中的ADDR0不與存儲(chǔ)器芯片連接，而用ADDR1與芯片地址引腳A0連接。表中當(dāng)某bank數(shù)據(jù)總線寬度為32位時(shí)，地址總線中的ADDR1:0不與存儲(chǔ)器芯片連接，而用ADDR2與芯片地址引腳A0連接。 存儲(chǔ)器數(shù)據(jù)總線寬度的確定nS3C2410A支持8/16/32位數(shù)據(jù)總線寬度。同一個(gè)bank的數(shù)據(jù)總線寬度必須相同，不同bank的數(shù)據(jù)總線寬度可以不同，并且有以下特征： bank0在不使用Nand Flash時(shí)，數(shù)據(jù)總線寬度可以選擇16位或32位，由OM1:0輸入引腳在Reset時(shí)的邏輯電平?jīng)Q定；

8、bank1bank7中的每個(gè)bank的數(shù)據(jù)總線寬度可以分別設(shè)置，可選擇8位、16位或32位中的一種，設(shè)置方法在特殊功能寄存器中講述。 bank0與ROM芯片的連接n在不使用Nand Flash作為引導(dǎo)ROM時(shí)，參考圖5.1左半部分，使用bank0作為引導(dǎo)ROM區(qū)，可以連接Nor Flash或EEPROM等。由于Nor Flash片內(nèi)帶有SRAM接口，因此可以直接與存儲(chǔ)器控制器連接。另外，Nor Flash芯片價(jià)格比EEPROM低，所以通常使用Nor Flash芯片較多。n加電之前，bank0數(shù)據(jù)總線寬度必須通過OM1:0提前設(shè)置好，只能設(shè)置為16位或32位。另外，信號(hào)nGCS0作為bank0的

9、選擇信號(hào)。 bank0使用16位數(shù)據(jù)總線與ROM芯片的連接n圖5.2表示bank0與一片ROM、數(shù)據(jù)總線為16位時(shí)的連接。 bank0使用32位數(shù)據(jù)總線與ROM芯片的連接n圖5.3表示bank0與4片ROM、數(shù)據(jù)總線為32位時(shí)的連接。 bank1bank7與SRAM芯片的連接n圖5.4給出了使用2片SRAM、32位數(shù)據(jù)總線，連接到bank1的一個(gè)例子。 bank6或bank7與SDRAM芯片的連接n在SDRAM芯片內(nèi)部，通常分為2個(gè)體或4個(gè)體，也用Bank表示，但與存儲(chǔ)器的bank不同，它們一般稱為片內(nèi)Bank。另外SDRAM地址還分行地址和列地址，行地址的長度（位數(shù)）可以與列地址的長度（位數(shù)

10、）相等（對(duì)稱地址）或不等（非對(duì)稱地址）。S3C2410A特殊功能寄存器中允許設(shè)置列地址長度，詳見5.1.4節(jié)中BANKCON6和BANKCON7寄存器含義。n從S3C2410A送出的地址，高位部分連接到SDRAM芯片的片內(nèi)Bank選擇引腳BA，具體連接方法見表5-6。 SDRAM片內(nèi)Bank選擇引腳與地址總線的連接n表5-6給出了當(dāng)S3C2410A存儲(chǔ)器實(shí)際bank大小不同、數(shù)據(jù)總線寬度不同、芯片容量不同、芯片內(nèi)部構(gòu)成和使用的芯片數(shù)量不同時(shí)，片內(nèi)Bank選擇使用的芯片引腳與高位地址總線連接的例子。 bank6使用16位數(shù)據(jù)總線與SDRAM芯片的連接(P154) bank6使用32位數(shù)據(jù)總線與S

11、DRAM芯片的連接(P154-155)n從S3C2410A送出的地址，高位部分連接到SDRAM芯片的片內(nèi)Bank選擇引腳BA，具體連接方法見表5-6。5.1.3 存儲(chǔ)器總線周期舉例存儲(chǔ)器控制器有13個(gè)特殊功能寄存器，它們中的一些寄存器，通過設(shè)置不同的值，可以允許/禁止nWAIT；也可以改變ROM/SRAM/SDRAM的總線讀寫周期的時(shí)間長度等。另外，雖然特殊功能寄存器不能控制nXBREQ/nXBACK的定時(shí)關(guān)系，但是也在這一節(jié)一并給予介紹。 nXBREQ/nXBACK與其他信號(hào)之間的定時(shí)關(guān)系n圖5.7給出了nXBREQ/nXBACK與其他信號(hào)之間的定時(shí)關(guān)系。 nWAIT引腳信號(hào)對(duì)總線讀寫周期的

12、影響n在5.1.4節(jié)中，通過對(duì) BWSCON寄存器中的WS7、WS6、 WS1設(shè)置不同的值，表示允許bank7、bank6、 bank1使用WAIT（等待）功能與否。 圖5.8為總線讀周期。 ROM/SRAM總線讀、寫周期定時(shí)舉例n可以對(duì)存儲(chǔ)器特殊功能寄存器設(shè)置不同的值，改變總線讀、寫周期的定時(shí)關(guān)系。 ROM/SRAM單個(gè)讀周期n單個(gè)讀周期指S3C2410A發(fā)出一次讀存儲(chǔ)器數(shù)據(jù)操作后，間隔一段時(shí)間再訪問存儲(chǔ)器。n在特殊功能寄存器中設(shè)定了具體數(shù)值以后，S3C2410A發(fā)出的單個(gè)總線讀周期信號(hào)定時(shí)關(guān)系如圖5.9所示。 ROM/SRAM單個(gè)寫周期n在特殊功能寄存器中設(shè)定了具體數(shù)值以后，S3C2410

13、A發(fā)出的單個(gè)總線寫周期信號(hào)定時(shí)關(guān)系如圖5.10所示。 頁模式的讀周期和寫周期 ROM/SRAM總線讀、寫周期定時(shí)參數(shù)含義n在圖5.9和圖5.10中，某些定時(shí)參數(shù)的時(shí)間長度值不能在存儲(chǔ)器控制器特殊功能寄存器中設(shè)置，它們的含義見表5-7。而圖5.9和圖5.10中另外一些定時(shí)參數(shù)的時(shí)間長度值可以在存儲(chǔ)器控制器特殊功能寄存器中設(shè)置，設(shè)置方法見5.1.4節(jié)，它們的含義見表5-8。 SDRAM總線讀、寫周期nSDRAM總線讀、寫周期在5.2.2節(jié)中與SDRAM芯片一起介紹。5.1.4 存儲(chǔ)器控制器特殊功能寄存器nS3C2410A支持的bank7bank0中，各個(gè)bank的訪問（access）時(shí)間的長短，均

14、可以在特殊功能寄存器中設(shè)置。n除了bank0，bank7bank1數(shù)據(jù)總線的寬度，可以在特殊功能寄存器中分別設(shè)定。另外，特殊功能寄存器中還可以設(shè)定一些其他參數(shù)。 存儲(chǔ)器控制器13個(gè)特殊功能寄存器n13個(gè)特殊功能寄存器的名稱、地址與Reset值見表5-9。 數(shù)據(jù)總線寬度與等待狀態(tài)控制寄存器n該寄存器各位具體含義見表5-10. BANKCON0BANKCON5控制寄存器nBANKCON0BANKCON5控制寄存器具體含義見表5-11。 BANKCON6和BANKCON7控制寄存器nBANKCON6和BANKCON7控制寄存器具體含義見表5-12。 SDRAM刷新控制寄存器nSDRAM刷新控制寄存器

15、REFRESH，通過設(shè)置不同的值，實(shí)現(xiàn)對(duì)SDRAM刷新控制并確定預(yù)充電時(shí)間，具體含義見表5-13。 BANKSIZE寄存器nBANKSIZE寄存器主要用來設(shè)置bank6/7存儲(chǔ)器實(shí)裝容量（大小）等參數(shù)，具體含義見表5-14。 SDRAM模式寄存器設(shè)置寄存器（MRSR）n如果bank6和bank7使用SDRAM芯片，SDRAM芯片要求在加電之后的初始化階段，由存儲(chǔ)器控制器發(fā)出“裝入模式寄存器設(shè)置”命令。換句話說，S3C2410A在Reset后，首先要通過編程方式，設(shè)置存儲(chǔ)器控制器特殊功能寄存器中的SDRAM模式寄存器設(shè)置寄存器（MRSR）的初值，之后存儲(chǔ)器控制器通過命令將這個(gè)初值送到芯片的模式寄

16、存器。n當(dāng)代碼正在從SDRAM中取出運(yùn)行時(shí)，不要對(duì)模式寄存器設(shè)置寄存器進(jìn)行配置，一般情況應(yīng)當(dāng)在代碼從ROM中取出時(shí)，對(duì)其進(jìn)行配置。模式寄存器設(shè)置寄存器具體含義見表5-15。5.2 存儲(chǔ)器組成舉例5.2.1 使用Nor Flash芯片作為引導(dǎo)ROM 閃存基礎(chǔ)知識(shí)n閃速存儲(chǔ)器（flash memory）是半導(dǎo)體存儲(chǔ)器的一種，簡稱閃存。閃存芯片在斷電后仍能保持芯片內(nèi)信息不丟失，而在正常供電時(shí)，系統(tǒng)自身（In_System）可以擦除和寫入信息。n閃存具有低功耗、大容量、擦寫速度快、可整片或分扇區(qū)（塊）由系統(tǒng)自身編程（燒寫）、擦除等特點(diǎn)。目前常用的閃存主要有兩種類型，一種是Nor Flash（稱為或非型

17、閃存、Nor閃存），另一種是Nand Flash（稱為與非型閃存、Nand閃存）。 n采用Nor Flash技術(shù)的芯片有以下特點(diǎn)： 芯片的地址線與數(shù)據(jù)線引腳是分開的，Nor Flash芯片片內(nèi)帶有SRAM接口。凡是存儲(chǔ)器控制器支持SRAM的，均可以使用Nor Flash芯片； 芯片支持以字節(jié)為單位隨機(jī)讀寫； 芯片內(nèi)的代碼不需要復(fù)制到SRAM、SDRAM中再讀出執(zhí)行，而是可以直接從Nor Flash芯片中一條一條地讀出執(zhí)行。n由于以上特點(diǎn)，Nor Flash芯片常常作為嵌入式系統(tǒng)的引導(dǎo)（啟動(dòng)）ROM芯片使用。n采用Nand Flash技術(shù)的芯片有以下特點(diǎn)： 芯片地址線與數(shù)據(jù)線引腳是共用的，區(qū)分它

18、們還需要一些額外的控制引腳信號(hào)。芯片接口與ROM、SRAM不兼容； 芯片不支持以字節(jié)為單位隨機(jī)讀寫。芯片讀寫操作以頁面為單位，頁面大小一般為 512字節(jié)，要修改某一字節(jié)，必須重寫整個(gè)頁面。擦除一般以塊為單位進(jìn)行； 芯片中的代碼，需要在別的程序支持下，串行地將內(nèi)容復(fù)制到SRAM或SDRAM中，然后才能一條一條取出執(zhí)行，不適合直接作引導(dǎo)芯片，詳細(xì)內(nèi)容見5.3節(jié)。n由于以上特點(diǎn)，Nand Flash芯片常常作為固態(tài)盤（電子盤、U盤存儲(chǔ)器）使用。 Am29LV160芯片介紹nAm29LV160芯片是AMD公司生產(chǎn)的一種Nor Flash芯片，芯片引腳邏輯符號(hào)表示見圖5.11，芯片引腳信號(hào)含義見表5-1

19、6。n表5-17給出了Am29LV160芯片常用操作對(duì)應(yīng)的引腳信號(hào)。 Am29LV160芯片內(nèi)部功能模塊nAm29LV160芯片內(nèi)部功能模塊見圖5.12。 Am29LV160芯片常用命令n表5-18給出了部分常用命令的定義。 讀出數(shù)據(jù)命令 編程命令 整片擦除命令 Am29LV160與S3C2410A連接舉例 n使用Am29LV160閃存芯片，作為引導(dǎo)ROM，與S3C2410A連接舉例見圖5.13。5.2.2 使用SDRAM芯片舉例 SDRAM基礎(chǔ)知識(shí) nSDRAM（Synchronous Dynamic Random Access Memory，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器）是在標(biāo)準(zhǔn)DRAM（動(dòng)態(tài)隨機(jī)存

20、儲(chǔ)器）中加入同步控制邏輯，利用一個(gè)單一的系統(tǒng)時(shí)鐘同步所有的地址、數(shù)據(jù)和控制信號(hào)，使得SDRAM能夠與系統(tǒng)工作在相同的頻率上。nSDRAM內(nèi)部操作可以對(duì)應(yīng)多個(gè)命令，不同的命令是由芯片控制引腳不同的電平?jīng)Q定的。常用的命令有：模式寄存器設(shè)置、空操作、Bank激活、讀等等，詳見表5-20。對(duì)SDRAM的訪問是由一系列的命令完成的。nSDRAM內(nèi)部可以分為多個(gè)Banks（體），每個(gè)Bank就是一塊存儲(chǔ)區(qū)（或稱為一塊存儲(chǔ)陣列），常見的SDRAM有2個(gè)或4個(gè)Banks。選擇芯片內(nèi)部某一指定的存儲(chǔ)單元，使用的地址可以分為Bank、行、列地址三部分。 SDRAM初始化、常用命令和操作介紹 SDRAM初始化n初始

21、化過程如下：加電之后，需要延時(shí)200微秒，使得系統(tǒng)能夠得到穩(wěn)定的工作電壓和時(shí)鐘頻率，這時(shí)SDRAM處于器件未選中或空操作狀態(tài)。之后存儲(chǔ)器控制器發(fā)出一個(gè)對(duì)片內(nèi)所有Banks預(yù)充電的命令，接著存儲(chǔ)器控制器發(fā)出連續(xù)8個(gè)自動(dòng)刷新命令，SDRAM進(jìn)行8個(gè)刷新周期的自動(dòng)刷新。自動(dòng)刷新完成后，存儲(chǔ)器控制器發(fā)出裝入模式寄存器設(shè)置（Mode Register Set，MRS）命令，至此結(jié)束初始化過程。只有經(jīng)過初始化過程，SDRAM芯片才可以正常進(jìn)行突發(fā)讀、寫等操作。 模式寄存器設(shè)置（MRS）n參閱5.1.4節(jié)中的表5-15，在S3C2410A中有2個(gè)SDRAM模式寄存器設(shè)置寄存器，分別對(duì)應(yīng)bank6和bank7

22、。這2個(gè)寄存器中保存的參數(shù)，包括寫突發(fā)長度、測試模式、CAS潛伏時(shí)間（列選通到數(shù)據(jù)有效時(shí)間）、突發(fā)類型和突發(fā)長度，都要在初始化通過裝入模式寄存器設(shè)置命令，送到SDRAM芯片。命令具體格式在隨后介紹。 預(yù)充電（precharge）n預(yù)充電命令分為對(duì)指定Bank預(yù)充電和對(duì)所有Banks預(yù)充電兩種。對(duì)指定Bank預(yù)充電，需要指定Bank地址；對(duì)所有Banks預(yù)充電則不需要指定Bank地址。n一旦某個(gè)Bank被預(yù)充電，則SDRAM進(jìn)入空閑狀態(tài)，直到該Bank收到讀/寫命令或Bank/行激活命令為止。例如，指定Bank的某行數(shù)據(jù)讀取之后，該行作為工作行，與放大器處于連通狀態(tài)。如果存儲(chǔ)器控制器下一次要訪問

23、同一Bank的不同行，必須先發(fā)出預(yù)充電命令，關(guān)閉當(dāng)前工作行。SDRAM芯片收到預(yù)充電命令，執(zhí)行關(guān)閉當(dāng)前工作行操作需要一定的時(shí)間，稱為Trp（Row Precharge Command period，行預(yù)充電命令周期），單位為系統(tǒng)時(shí)鐘周期。之后，存儲(chǔ)器控制器才可以發(fā)出打開新的行（包括Bank）的命令。 自動(dòng)預(yù)充電（auto precharge）n對(duì)SDRAM進(jìn)行讀，分為讀命令和帶自動(dòng)預(yù)充電的讀命令。n對(duì)SDRAM進(jìn)行寫，分為寫命令和帶自動(dòng)預(yù)充電的寫命令。n帶自動(dòng)預(yù)充電的讀命令，執(zhí)行一次突發(fā)讀操作，數(shù)據(jù)傳送結(jié)束后，該行自動(dòng)被預(yù)充電，而不需要存儲(chǔ)器控制器發(fā)出預(yù)充電命令。n讀命令執(zhí)行一次突發(fā)讀操作，數(shù)

24、據(jù)傳送結(jié)束后，該行繼續(xù)保持打開狀態(tài)，如果下一次要訪問不同的行，存儲(chǔ)器控制器應(yīng)先發(fā)出預(yù)充電命令，否則該行將繼續(xù)保持打開狀態(tài)。 Bank/行激活和列地址送出及讀（寫）n從SDRAM中讀出數(shù)據(jù)（或?qū)懭霐?shù)據(jù)）之前，存儲(chǔ)器控制器一般應(yīng)先發(fā)出預(yù)充電命令，然后發(fā)出Bank/行激活命令，同時(shí)送出Bank地址和行地址。經(jīng)過一段時(shí)間Trcd（RAS to CAS delay，行地址到列地址時(shí)間，單位為系統(tǒng)時(shí)鐘周期）之后，存儲(chǔ)器控制器才可以發(fā)出讀（寫）命令，同時(shí)發(fā)出列地址，讀出（寫入）數(shù)據(jù)。被激活的行將一直保持激活狀態(tài)，直到遇到預(yù)充電命令。 突發(fā)傳輸n突發(fā)（burst）傳輸，也稱猝發(fā)傳輸，這里指的是執(zhí)行一次讀或?qū)懨?/p>

25、令，讀或?qū)慡DRAM同一Bank中同一行相鄰的多個(gè)單元的數(shù)據(jù)的一種傳輸方式。連續(xù)傳輸數(shù)據(jù)的個(gè)數(shù)就是突發(fā)長度（Burst Length，BL）。在SDRAM中，從傳輸?shù)牡谝粋€(gè)數(shù)據(jù)開始，每個(gè)系統(tǒng)時(shí)鐘周期傳輸一個(gè)數(shù)據(jù)。突發(fā)傳輸過程中從地址總線送出的列地址保持不變。n在突發(fā)傳輸過程中，可以發(fā)出突發(fā)停止（burst stop）命令，停止傳輸。 自動(dòng)刷新與自己刷新n自動(dòng)刷新（auto refresh）命令由存儲(chǔ)器控制器發(fā)出，刷新地址由SDRAM自己產(chǎn)生，刷新地址會(huì)自動(dòng)增加。n自己刷新（self refresh）命令分為進(jìn)入自己刷新和從自己刷新退出，命令由存儲(chǔ)器控制器發(fā)出。進(jìn)入自己刷新以后，刷新過程由SDR

26、AM自己進(jìn)行，功耗較低。 HY57V561620芯片介紹 nHY57V561620芯片是Hynix 公司生產(chǎn)的一種SDRAM芯片，容量為4M4Banks16位，即32MB。 HY57V561620芯片主要特點(diǎn)： 單一的3.30.3V電源； 所有引腳與LVTTL接口兼容； 所有輸入與輸出以系統(tǒng)時(shí)鐘上升沿為基準(zhǔn)； 使用UDQM、LDQM實(shí)現(xiàn)數(shù)據(jù)屏蔽功能； 片內(nèi)有4個(gè)Banks； 支持自動(dòng)刷新和自己刷新； 每64ms有8192個(gè)刷新周期； 可編程的突發(fā)長度和突發(fā)類型： 對(duì)順序突發(fā)傳輸，傳輸長度為1，2，4，8或全頁； 對(duì)交替（interleave）突發(fā)傳輸，傳輸長度為1，2，4，8。 行地址到列地址

27、時(shí)間Trcd可編程：2個(gè)或3個(gè)系統(tǒng)時(shí)鐘周期； 讀或?qū)懲话l(fā)周期能被命令停止，或能被中斷。 HY57V561620芯片引腳n芯片引腳邏輯符號(hào)表示見圖5.14。nHY57V561620芯片引腳信號(hào)含義見表5-19。 HY57V561620芯片內(nèi)部功能模塊nHY57V561620芯片內(nèi)部功能模塊見圖5.15。 HY57V561620芯片命令真值表nHY57V561620芯片命令真值表，見表5-20。 模式寄存器設(shè)置命令 由存儲(chǔ)器控制器控制完成一次突發(fā)讀操作（突發(fā)長度=1） 由存儲(chǔ)器控制器控制完成一次突發(fā)讀操作（突發(fā)長度=8） HY57V561620 SDRAM芯片與S3C2410A連接舉例 n圖5.1

28、6給出了HY57V561620芯片與S3C2410A的連接實(shí)例。 S3C2410A SDRAM定時(shí)舉例n見圖5.17 S3C2410A SDRAM單個(gè)讀定時(shí)和單個(gè)突發(fā)讀定時(shí)舉例 n在隨后的圖5.18和圖5.19中，某些定時(shí)參數(shù)的時(shí)間長度是常數(shù)值，參數(shù)含義及時(shí)間長度見表5-23；另外一些定時(shí)參數(shù)的時(shí)間長度，可以通過設(shè)置存儲(chǔ)器控制器特殊功能寄存器的值而改變，或者由于SDRAM工作速度不同而不同，詳見表5-24。n對(duì)某些定時(shí)參數(shù)設(shè)定了具體數(shù)值后，S3C2410A對(duì)SDRAM讀一次的單個(gè)讀定時(shí)圖見圖5.18。n圖5.19是突發(fā)長度為8的單個(gè)讀定時(shí)圖。 5.3 Nand Flash芯片工作原理5.3.1

29、 兩種引導(dǎo)模式n參見本章圖5.1，由S3C2410A組成的系統(tǒng)有兩種引導(dǎo)模式。一種對(duì)應(yīng)圖5.1左半部，bank0可以使用前面講過的Nor Flash芯片，Reset后從地址0開始執(zhí)行引導(dǎo)程序。另一種對(duì)應(yīng)圖5.1右半部，使用Nand Flash芯片，Reset后，系統(tǒng)自動(dòng)讀出Nand Flash芯片前4KB內(nèi)容，送到位于bank0的內(nèi)部4KB SRAM中，執(zhí)行SRAM中的引導(dǎo)程序。Nand Flash芯片前4KB保存的是引導(dǎo)程序，后面的存儲(chǔ)空間可以作為一般的固態(tài)盤使用。另外bank0中4KB SRAM在引導(dǎo)程序執(zhí)行后，還可以作為通常SRAM使用。5.3.2 Nand Flash概述n與Nor F

30、lash一樣，Nand Flash中保存的信息，在供電電源切斷（關(guān)閉）后，能夠長期保存，通常能保存10年。這一特點(diǎn)也稱為不揮發(fā)、非易失性。n對(duì)Nand Flash的編程（寫入數(shù)據(jù)）和讀操作，以頁為單位，擦除操作以塊為單位。要改寫Nand Flash芯片中某一個(gè)字節(jié)的內(nèi)容，必須重寫整個(gè)頁面。nNand Flash芯片通常有一個(gè)8位或16位的I/O端口，對(duì)Nand Flash芯片發(fā)送的編程、讀、擦除等命令，以及指定的芯片內(nèi)部地址，傳輸?shù)臄?shù)據(jù)，都是通過I/O端口串行地傳送。n在Nand Flash芯片中保存的程序，必須復(fù)制到SRAM、SDRAM中才能執(zhí)行。5.3.3 K9F2808U0C Nand

31、Flash芯片工作原理 K9F2808U0C主要特點(diǎn)n主要特點(diǎn)如下： 電源電壓：2.73.6V，通常使用3.3V； 芯片提供8位的I/O端口； 芯片總?cè)萘繛?6MB+512KB，分為32768頁，1024塊； 頁大小為512B+16B； 每32頁稱為1塊，塊大小為16KB+512B； 芯片內(nèi)提供512B+16B的數(shù)據(jù)寄存器； 能夠自動(dòng)編程和擦除，編程以頁為單位，擦除以塊為單位； 對(duì)于頁讀出操作，隨機(jī)訪問一頁時(shí)間最長為10s，頁中順序讀出一字節(jié)時(shí)間為50ns。通過8位I/O端口，一次可以串行讀出512B+16B； 典型的塊擦除時(shí)間為2ms，典型的頁編程時(shí)間為200s； I/O端口為雙向，可傳輸命

32、令/地址/數(shù)據(jù)。 芯片引腳信號(hào)含義nK9F2808U0C引腳排列見圖5.20，引腳信號(hào)含義見表5-25。 功能框圖nK9F2808U0C功能框圖見圖5.21。nK9F2808U0C由（128M+4M）b的存儲(chǔ)陣列組成，其中4Mb為備用空間或備用區(qū)，備用空間用于存放糾錯(cuò)碼（Error Correcting Code，ECC）校驗(yàn)信息和其他信息。 存儲(chǔ)單元陣列結(jié)構(gòu)nK9F2808U0C存儲(chǔ)單元陣列結(jié)構(gòu)如圖5.22所示。n表5-26表示地址信號(hào)分為3組，使用了3個(gè)總線周期，通過I/O0I/O7分別傳送到芯片。 命令集和狀態(tài)寄存器nK9F2808U0C命令集如表5-27所示。n在表5-27中最后一行，

33、發(fā)出讀狀態(tài)命令之后，讀回來的狀態(tài)位含義見表5-28。nK9F2808U0C片內(nèi)含有狀態(tài)寄存器，通過讀出狀態(tài)寄存器，可以判斷編程或擦除操作是否完成、是否成功。對(duì)芯片寫入70h命令后，下一個(gè)讀周期芯片I/O引腳送出狀態(tài)寄存器內(nèi)容。 讀時(shí)序舉例n由Nand Flash控制器發(fā)出不同的命令，通過I/O端口送到Nand Flash芯片，之后跟隨（或不跟隨）地址，Nand Flash芯片可以完成不同的操作。n對(duì)于讀操作，命令可以是00h或01h，命令之后跟隨列地址、頁（行）地址低位、頁（行）地址高位。經(jīng)過一段時(shí)間，通過檢查R/nB引腳，當(dāng)R/nB=1時(shí)，可以從芯片讀出1頁528B數(shù)據(jù)，具體見圖5.23。 5.4 Nand Flash控制器5.4.1 Nand Flash控制器 概述n嵌入式系統(tǒng)存儲(chǔ)器可以由Nor Flash和SDRAM構(gòu)成。Nor Flash位于bank0，存放引導(dǎo)程序等，啟動(dòng)后可以直接從Nor Flash中取出指令執(zhí)行；SDRAM位于bank6，保