1、微機(jī)原理與接口概要第十第十 二章二章 8237A DMA控制器及控制器及其應(yīng)用其應(yīng)用 (416)前面各種前面各種I/O方式都需要方式都需要CPU作為中介：作為中介： 外設(shè)外設(shè) CPU 內(nèi)存內(nèi)存兩個(gè)含義：兩個(gè)含義： 1）軟件：外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送是通過(guò)）軟件：外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送是通過(guò)CPU執(zhí)行程執(zhí)行程序來(lái)完成的（序來(lái)完成的（PIO方式）；方式）； 2）硬件：）硬件：I/O接口和存儲(chǔ)器的讀寫(xiě)控制信號(hào)、地址信接口和存儲(chǔ)器的讀寫(xiě)控制信號(hào)、地址信號(hào)都是由號(hào)都是由CPU發(fā)出的（總線(xiàn)由發(fā)出的（總線(xiàn)由CPU控制）?？刂疲Ｈ秉c(diǎn)：程序的執(zhí)行速度限定了傳送的最大速度（約為缺點(diǎn)：程序的執(zhí)行速度限定了傳送的

2、最大速度（約為幾十幾十KB/秒）秒）DMA傳輸傳輸DMA傳輸概念傳輸概念 外設(shè)直接與存儲(chǔ)器進(jìn)行數(shù)據(jù)交換外設(shè)直接與存儲(chǔ)器進(jìn)行數(shù)據(jù)交換 ，CPU不再擔(dān)當(dāng)不再擔(dān)當(dāng)數(shù)據(jù)傳輸?shù)闹薪檎?；?shù)據(jù)傳輸?shù)闹薪檎?；DMA傳輸傳輸: 外設(shè)外設(shè) 內(nèi)存內(nèi)存優(yōu)點(diǎn)：數(shù)據(jù)傳輸由優(yōu)點(diǎn)：數(shù)據(jù)傳輸由DMA硬件來(lái)控制，數(shù)據(jù)直接在內(nèi)存和硬件來(lái)控制，數(shù)據(jù)直接在內(nèi)存和外設(shè)之間交換，可以達(dá)到很高的傳輸速率（可達(dá)外設(shè)之間交換，可以達(dá)到很高的傳輸速率（可達(dá)幾幾MB/秒）秒） 總線(xiàn)由總線(xiàn)由DMA控制器（控制器（DMAC）進(jìn)行控制（）進(jìn)行控制（CPU要放棄總要放棄總線(xiàn)控制權(quán)），內(nèi)存線(xiàn)控制權(quán)），內(nèi)存/外設(shè)的地址和讀寫(xiě)控制信號(hào)均由外設(shè)的地址和讀寫(xiě)控制信號(hào)

3、均由DMAC提供提供DMA傳輸概念傳輸概念 總線(xiàn)控制權(quán)總線(xiàn)控制權(quán): master、slaveDMA傳輸傳輸: 外設(shè)外設(shè) 內(nèi)存內(nèi)存幾個(gè)基本概念：幾個(gè)基本概念： DMAC編程周期：編程周期：slave DMAC控制總線(xiàn)進(jìn)行數(shù)據(jù)傳輸周期：控制總線(xiàn)進(jìn)行數(shù)據(jù)傳輸周期：master DMA的數(shù)據(jù)傳輸形式的數(shù)據(jù)傳輸形式:基本的基本的: MEM I/O和擴(kuò)充的和擴(kuò)充的:MEM MEM I/O I/ODMA傳輸概念傳輸概念DMA傳送原理示意傳送原理示意圖圖 外設(shè)發(fā)出外設(shè)發(fā)出DMADMA請(qǐng)求請(qǐng)求 DMAC DMAC向向CPUCPU申請(qǐng)總線(xiàn)申請(qǐng)總線(xiàn) CPU CPU響應(yīng)，釋放總線(xiàn)控制權(quán)響應(yīng)，釋放總線(xiàn)控制權(quán) DMAC

4、DMAC得到總線(xiàn)控制權(quán)，并發(fā)出得到總線(xiàn)控制權(quán)，并發(fā)出DMADMA響應(yīng)信號(hào)響應(yīng)信號(hào) 由由DMACDMAC發(fā)出各種控制信號(hào)，控制外設(shè)與存儲(chǔ)器之發(fā)出各種控制信號(hào)，控制外設(shè)與存儲(chǔ)器之 間的數(shù)據(jù)傳送間的數(shù)據(jù)傳送 數(shù)據(jù)傳送完后，數(shù)據(jù)傳送完后，DMACDMAC撤銷(xiāo)撤銷(xiāo)HOLDHOLD信號(hào)信號(hào) CPUCPU釋放釋放HLDAHLDA信號(hào)，并重新控制總線(xiàn)信號(hào)，并重新控制總線(xiàn)系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)CPUDMAC存儲(chǔ)器存儲(chǔ)器外設(shè)接口外設(shè)接口AENIOWMEMWMEMRIORMEMWMEMRIOWIORAENHOLDHLDADREQDACKAENIOWIORMEMWMEMRDMA傳輸概念傳輸概念DMA控制器的工作過(guò)程控制器的

5、工作過(guò)程1）當(dāng)外設(shè)準(zhǔn)備好，可以進(jìn)行）當(dāng)外設(shè)準(zhǔn)備好，可以進(jìn)行DMA傳送時(shí)，外設(shè)向傳送時(shí)，外設(shè)向DMA控制器發(fā)出控制器發(fā)出“DMA傳送請(qǐng)求傳送請(qǐng)求”信號(hào)（信號(hào)（DREQ）;2）DMA控制器收到請(qǐng)求后，向控制器收到請(qǐng)求后，向CPU發(fā)出發(fā)出“總線(xiàn)請(qǐng)求總線(xiàn)請(qǐng)求”信號(hào)信號(hào)HOLD，表示希望占用總線(xiàn)，表示希望占用總線(xiàn) ;3）CPU在完成當(dāng)前總線(xiàn)周期后會(huì)立即對(duì)在完成當(dāng)前總線(xiàn)周期后會(huì)立即對(duì)HOLD信號(hào)進(jìn)行響信號(hào)進(jìn)行響應(yīng)。響應(yīng)包括兩個(gè)動(dòng)作：一是應(yīng)。響應(yīng)包括兩個(gè)動(dòng)作：一是CPU將數(shù)據(jù)總線(xiàn)、地址總將數(shù)據(jù)總線(xiàn)、地址總線(xiàn)和相應(yīng)的控制信號(hào)線(xiàn)均置為高阻態(tài)，由此放棄對(duì)總線(xiàn)線(xiàn)和相應(yīng)的控制信號(hào)線(xiàn)均置為高阻態(tài)，由此放棄對(duì)總線(xiàn)的控制權(quán)

6、。另一方面，的控制權(quán)。另一方面，CPU向向DMA控制器發(fā)出控制器發(fā)出“總線(xiàn)響總線(xiàn)響應(yīng)應(yīng)”信號(hào)（信號(hào)（HLDA）。）。4）DMA控制器收到控制器收到HLDA信號(hào)后，就開(kāi)始控制總線(xiàn)，并向信號(hào)后，就開(kāi)始控制總線(xiàn)，并向外設(shè)發(fā)出外設(shè)發(fā)出DMA響應(yīng)信號(hào)響應(yīng)信號(hào)DACK；DMA傳輸概念傳輸概念DMA控制器的工作過(guò)程控制器的工作過(guò)程5）DMA控制器送出地址信號(hào)和相應(yīng)的控制信號(hào)，實(shí)現(xiàn)外設(shè)與內(nèi)控制器送出地址信號(hào)和相應(yīng)的控制信號(hào)，實(shí)現(xiàn)外設(shè)與內(nèi)存或內(nèi)存與內(nèi)存之間的直接數(shù)據(jù)傳送；存或內(nèi)存與內(nèi)存之間的直接數(shù)據(jù)傳送；例如，向例如，向I/O接口發(fā)出讀信號(hào)，同時(shí)往地址總線(xiàn)上發(fā)出存儲(chǔ)器接口發(fā)出讀信號(hào)，同時(shí)往地址總線(xiàn)上發(fā)出存儲(chǔ)器的

7、地址和存儲(chǔ)器寫(xiě)信號(hào)和的地址和存儲(chǔ)器寫(xiě)信號(hào)和AEN信號(hào)，即可從外設(shè)向內(nèi)存信號(hào)，即可從外設(shè)向內(nèi)存?zhèn)魉鸵粋€(gè)字節(jié)。傳送一個(gè)字節(jié)。6）DMA控制器自動(dòng)修改地址和字節(jié)計(jì)數(shù)器，并判斷是否需要控制器自動(dòng)修改地址和字節(jié)計(jì)數(shù)器，并判斷是否需要重復(fù)傳送操作。當(dāng)規(guī)定的數(shù)據(jù)傳送完后，重復(fù)傳送操作。當(dāng)規(guī)定的數(shù)據(jù)傳送完后，DMA控制器就撤控制器就撤銷(xiāo)發(fā)往銷(xiāo)發(fā)往CPU的的HOLD信號(hào)。信號(hào)。CPU檢測(cè)到檢測(cè)到HOLD失效后，失效后，緊接著撤銷(xiāo)緊接著撤銷(xiāo)HLDA信號(hào)，并在下一時(shí)鐘周期重新開(kāi)始控制信號(hào)，并在下一時(shí)鐘周期重新開(kāi)始控制總線(xiàn)?？偩€(xiàn)。 DMA傳輸概念傳輸概念DMA的三種傳輸方式的三種傳輸方式P423:連續(xù)傳送（塊傳送）連

8、續(xù)傳送（塊傳送）: DMAC申請(qǐng)到總線(xiàn)后，申請(qǐng)到總線(xiàn)后，將一塊數(shù)據(jù)傳送完后才釋放總線(xiàn)，而不管在這期將一塊數(shù)據(jù)傳送完后才釋放總線(xiàn)，而不管在這期間間DREQ是否有效是否有效單次傳送（每次傳送一個(gè)字節(jié)）單次傳送（每次傳送一個(gè)字節(jié)）: 每個(gè)每個(gè)DMA周期周期只傳送一個(gè)字節(jié)就立即釋放總線(xiàn)。只傳送一個(gè)字節(jié)就立即釋放總線(xiàn)。按需傳送（猝發(fā)傳送、請(qǐng)求傳送）按需傳送（猝發(fā)傳送、請(qǐng)求傳送）:也可以傳送數(shù)也可以傳送數(shù)據(jù)塊，直到要求停止。與塊傳送不同的是，每次傳據(jù)塊，直到要求停止。與塊傳送不同的是，每次傳送一個(gè)字節(jié)后都要對(duì)送一個(gè)字節(jié)后都要對(duì)DREQ進(jìn)行測(cè)試，一旦該信號(hào)進(jìn)行測(cè)試，一旦該信號(hào)無(wú)效，就馬上停止傳送。但不釋放總

9、線(xiàn)，一旦無(wú)效，就馬上停止傳送。但不釋放總線(xiàn)，一旦DREQ有效，又開(kāi)始傳送。有效，又開(kāi)始傳送。 12-1 8237A的組成和工作原理（的組成和工作原理（P416）8237A是一個(gè)可編程的是一個(gè)可編程的DMA 控制器芯片，它直接應(yīng)用于控制器芯片，它直接應(yīng)用于8086/8088 和和80286系統(tǒng)。在系統(tǒng)。在386和和486系統(tǒng)中，作為集成系統(tǒng)外系統(tǒng)中，作為集成系統(tǒng)外設(shè)接口芯片中的一部分仍起著設(shè)接口芯片中的一部分仍起著DMA控制器的作用。控制器的作用。8237A的的內(nèi)部結(jié)構(gòu)框圖見(jiàn)內(nèi)部結(jié)構(gòu)框圖見(jiàn)P417P417圖圖12-112-18237A的組成和原理的組成和原理（P417）8237A的組成和原理的組

10、成和原理（P418）8237A的組成和原理的組成和原理8237A的組成和原理的組成和原理（P420表表12-1）8237A的組成和原理的組成和原理8237A的組成和原理的組成和原理8237A的組成和原理的組成和原理8237A的組成和原理的組成和原理8237A的組成和原理的組成和原理8237A的組成和原理的組成和原理D7D6D5D4D3D2D1D08237A的組成和原理的組成和原理(1) 寫(xiě)單個(gè)通道屏蔽寄存器寫(xiě)單個(gè)通道屏蔽寄存器 ()4位，每位對(duì)應(yīng)一個(gè)通道。相應(yīng)位為位，每位對(duì)應(yīng)一個(gè)通道。相應(yīng)位為1時(shí)，禁止請(qǐng)求。時(shí)，禁止請(qǐng)求。8237可以寫(xiě)入兩種屏蔽字，地址不同?？梢詫?xiě)入兩種屏蔽字，地址不同。D7

11、D6D5D4D3D2D1D0格式：格式：當(dāng)屏蔽位置位時(shí)，該通道就禁止接受當(dāng)屏蔽位置位時(shí)，該通道就禁止接受DREQ的的DMA請(qǐng)求請(qǐng)求信號(hào)。反之，屏蔽位復(fù)位則允許信號(hào)。反之，屏蔽位復(fù)位則允許DREQ的請(qǐng)求。的請(qǐng)求。當(dāng)某一通道進(jìn)行當(dāng)某一通道進(jìn)行DMA傳輸后，產(chǎn)生傳輸后，產(chǎn)生EOP信號(hào)，則這一通信號(hào)，則這一通道在禁止自動(dòng)預(yù)置工作條件下的屏蔽位置道在禁止自動(dòng)預(yù)置工作條件下的屏蔽位置“1”。必須再次編。必須再次編程，程， 使該通道屏蔽位復(fù)位，使該通道屏蔽位復(fù)位， 才能進(jìn)行下一次的才能進(jìn)行下一次的DMA傳輸。傳輸。8237A的組成和原理的組成和原理D7D6D5D4D3D2D1D0(2) 主屏蔽字主屏蔽字()

12、可用寫(xiě)入一條主屏蔽命令分別對(duì)可用寫(xiě)入一條主屏蔽命令分別對(duì)4個(gè)通道相應(yīng)位進(jìn)行復(fù)位個(gè)通道相應(yīng)位進(jìn)行復(fù)位(允許允許)及置位及置位(禁止禁止)DMA請(qǐng)求。請(qǐng)求。注意：當(dāng)系統(tǒng)注意：當(dāng)系統(tǒng)RESET復(fù)位或用軟件置位時(shí)，主屏蔽寄存器各復(fù)位或用軟件置位時(shí)，主屏蔽寄存器各位均被置位，即禁止所有通道接受位均被置位，即禁止所有通道接受DMA請(qǐng)求。請(qǐng)求。8237A的組成和原理的組成和原理當(dāng)芯片編程選擇操作方式為存儲(chǔ)器到存儲(chǔ)器傳輸時(shí)，通道當(dāng)芯片編程選擇操作方式為存儲(chǔ)器到存儲(chǔ)器傳輸時(shí)，通道0和通道和通道1交換的數(shù)據(jù)保存在暫存寄存器交換的數(shù)據(jù)保存在暫存寄存器(8位位)，待傳輸全部完成后，待傳輸全部完成后，最后一個(gè)傳輸數(shù)據(jù)仍

13、保存在最后一個(gè)傳輸數(shù)據(jù)仍保存在被被CPU編程讀出，編程讀出， 在在DMA復(fù)位時(shí)被清除。復(fù)位時(shí)被清除。8237A的組成和原理的組成和原理8237A的組成和原理的組成和原理一個(gè)完整的一個(gè)完整的DMA傳輸過(guò)程必須經(jīng)過(guò)傳輸過(guò)程必須經(jīng)過(guò)4個(gè)階段：個(gè)階段： DMA請(qǐng)求。請(qǐng)求。DMA控制器控制器(8237)接受由接受由I/O設(shè)備發(fā)來(lái)的設(shè)備發(fā)來(lái)的DMA請(qǐng)求信號(hào)請(qǐng)求信號(hào)DREQ，并經(jīng)判優(yōu)后向總線(xiàn)裁決邏輯提出，并經(jīng)判優(yōu)后向總線(xiàn)裁決邏輯提出總線(xiàn)請(qǐng)求總線(xiàn)請(qǐng)求HRQ信號(hào)。信號(hào)。DMA響應(yīng)。由總線(xiàn)裁決邏輯對(duì)總線(xiàn)請(qǐng)求進(jìn)行裁決。響應(yīng)。由總線(xiàn)裁決邏輯對(duì)總線(xiàn)請(qǐng)求進(jìn)行裁決。 如如CPU不再對(duì)不再對(duì)DMA初始編程，則當(dāng)初始編程，則當(dāng)CPU完成當(dāng)前總線(xiàn)周期后完成當(dāng)前總線(xiàn)周期后予以響應(yīng)，允許進(jìn)行予以響應(yīng)，允許進(jìn)行DMA傳輸。傳輸。CPU放棄對(duì)總線(xiàn)的控制權(quán)，放棄對(duì)總線(xiàn)的控制權(quán)，向向8237 DMA控制器發(fā)出總線(xiàn)應(yīng)答信號(hào)控制器發(fā)出總線(xiàn)應(yīng)答信號(hào)HLDA。DMA傳輸。由傳輸。由DMA控制器控制總線(xiàn)，控制器控制總線(xiàn)， 發(fā)出相應(yīng)的地發(fā)出相應(yīng)的地址與控制信息，址與控制信息， 按要傳輸?shù)淖止?jié)數(shù)直接控制按要傳輸?shù)淖止?jié)數(shù)直