1、2022年5月3日星期二20.1 數(shù)制和脈沖信號(hào)數(shù)制和脈沖信號(hào)20.2 基本門電路及其組合基本門電路及其組合20.3 TTL門電路門電路20.4 CMOS門電路門電路20.5 邏輯代數(shù)邏輯代數(shù)20.6 組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路的分析與設(shè)計(jì)20.7 加法器加法器20.8 編碼器編碼器20.9 譯碼器和數(shù)字顯示譯碼器和數(shù)字顯示20.10 數(shù)據(jù)分配器和數(shù)據(jù)選擇器數(shù)據(jù)分配器和數(shù)據(jù)選擇器20.11 應(yīng)用舉例應(yīng)用舉例第第20章章 門電路和組合邏輯電路門電路和組合邏輯電路2022年5月3日星期二本章要求：本章要求：第第20章章 門電路和組合邏輯電路門電路和組合邏輯電路1. 掌握基本門電路的邏輯功

2、能、邏輯符號(hào)、真值掌握基本門電路的邏輯功能、邏輯符號(hào)、真值表和邏輯表達(dá)式。了解表和邏輯表達(dá)式。了解 TTL門電路特點(diǎn)門電路特點(diǎn);3. 會(huì)分析和設(shè)計(jì)簡(jiǎn)單的組合邏輯電路會(huì)分析和設(shè)計(jì)簡(jiǎn)單的組合邏輯電路;4. 理解加法器、編碼器、譯碼器等常用組合邏輯理解加法器、編碼器、譯碼器等常用組合邏輯 電路的工作原理和功能電路的工作原理和功能;5. 學(xué)會(huì)數(shù)字集成電路的使用方法。學(xué)會(huì)數(shù)字集成電路的使用方法。2. 會(huì)用邏輯代數(shù)的基本運(yùn)算法則化簡(jiǎn)邏輯函數(shù)會(huì)用邏輯代數(shù)的基本運(yùn)算法則化簡(jiǎn)邏輯函數(shù);2022年5月3日星期二數(shù)字系統(tǒng)舉例數(shù)字系統(tǒng)舉例計(jì)程車計(jì)價(jià)器系統(tǒng)方框圖計(jì)程車計(jì)價(jià)器系統(tǒng)方框圖計(jì)數(shù)器計(jì)數(shù)器整形電路整形電路存儲(chǔ)器存

3、儲(chǔ)器數(shù)字顯示器數(shù)字顯示器譯碼器譯碼器計(jì)算器計(jì)算器車軸車軸脈沖脈沖信號(hào)信號(hào)脈沖脈沖序列序列第第20章章 門電路和組合邏輯電路門電路和組合邏輯電路2022年5月3日星期二模擬信號(hào)模擬信號(hào)數(shù)字信號(hào)數(shù)字信號(hào)電子電路中的信號(hào)電子電路中的信號(hào)模擬信號(hào)：模擬信號(hào)：在時(shí)間上或數(shù)值上連續(xù)變化的信號(hào)。在時(shí)間上或數(shù)值上連續(xù)變化的信號(hào)。 處理模擬信號(hào)的電路稱為處理模擬信號(hào)的電路稱為模擬電路模擬電路。如整流電如整流電路、放大電路等，注重研究的是輸入和輸出信號(hào)間路、放大電路等，注重研究的是輸入和輸出信號(hào)間的的大小及相位關(guān)系大小及相位關(guān)系。 在模擬電路中，晶體管三極管通常工作在在模擬電路中，晶體管三極管通常工作在放大區(qū)。放

4、大區(qū)。2022年5月3日星期二數(shù)字信號(hào)（也稱脈沖信號(hào)）數(shù)字信號(hào)（也稱脈沖信號(hào)） 在時(shí)間上和數(shù)值上都是不連續(xù)變化的，即在時(shí)間上和數(shù)值上都是不連續(xù)變化的，即是一種是一種躍變信號(hào)，并且持續(xù)時(shí)間短暫。躍變信號(hào)，并且持續(xù)時(shí)間短暫。 處理數(shù)字信號(hào)的電路稱為處理數(shù)字信號(hào)的電路稱為數(shù)字電路數(shù)字電路，它注重研究，它注重研究的是輸入、輸出信號(hào)之間的的是輸入、輸出信號(hào)之間的邏輯關(guān)系邏輯關(guān)系。 在數(shù)字電路中，晶體管一般工作在在數(shù)字電路中，晶體管一般工作在截止區(qū)截止區(qū)和和飽和飽和區(qū)區(qū)，起開關(guān)的作用。，起開關(guān)的作用。2022年5月3日星期二20.1.1 數(shù)制數(shù)制在數(shù)字體制中，常用的是十進(jìn)制在數(shù)字體制中，常用的是十進(jìn)制,

5、它有它有09十十個(gè)數(shù)碼，計(jì)數(shù)規(guī)則個(gè)數(shù)碼，計(jì)數(shù)規(guī)則 “逢十進(jìn)一逢十進(jìn)一” 。20.1 數(shù)制和脈沖信號(hào)數(shù)制和脈沖信號(hào)1. 常用數(shù)制常用數(shù)制 數(shù)制是數(shù)制是計(jì)數(shù)進(jìn)位制計(jì)數(shù)進(jìn)位制的簡(jiǎn)稱。的簡(jiǎn)稱。 (1) 十進(jìn)制十進(jìn)制 在數(shù)字電路中常用的數(shù)制有十進(jìn)制、二進(jìn)制、在數(shù)字電路中常用的數(shù)制有十進(jìn)制、二進(jìn)制、八進(jìn)制和十六進(jìn)制。八進(jìn)制和十六進(jìn)制。2022年5月3日星期二 各個(gè)數(shù)碼處于十進(jìn)制數(shù)的不同數(shù)位時(shí)各個(gè)數(shù)碼處于十進(jìn)制數(shù)的不同數(shù)位時(shí), 所代表所代表的數(shù)值不同的數(shù)值不同, 即不同數(shù)位有不同數(shù)位的即不同數(shù)位有不同數(shù)位的位權(quán)值位權(quán)值。 如：如：(123.45) 10 =1 102+3 101+3 100+4 10-1+5

6、 10-2 整數(shù)部分從低位至高位每位的權(quán)依次為：整數(shù)部分從低位至高位每位的權(quán)依次為： 100、101 、102, ；小數(shù)部分從高位至低位每位的權(quán)依；小數(shù)部分從高位至低位每位的權(quán)依次為：次為： 10-1 、 10-2 、 10-3。十進(jìn)制的基數(shù)十進(jìn)制的基數(shù)( (底數(shù)底數(shù)) )是是 10 。2022年5月3日星期二(2) 二進(jìn)制二進(jìn)制 二進(jìn)制有二進(jìn)制有 0 和和 1 兩個(gè)數(shù)碼，基數(shù)是兩個(gè)數(shù)碼，基數(shù)是2，計(jì)數(shù)規(guī)則，計(jì)數(shù)規(guī)則 “逢二進(jìn)一逢二進(jìn)一” 。 (110101.01)2 = 1 25+1 24+0 23+1 22+0 21+1 20+ 0 2-1+1 2-2= (53.25)10(3) 八進(jìn)制八

7、進(jìn)制 八進(jìn)制有八進(jìn)制有 0 7八個(gè)數(shù)碼，基數(shù)是八個(gè)數(shù)碼，基數(shù)是8，計(jì)數(shù)規(guī)則，計(jì)數(shù)規(guī)則 “逢八進(jìn)一逢八進(jìn)一” 。 (32.4)8= 3 81 + 2 80 + 4 8-1 = (26.5)102022年5月3日星期二(4) 十六進(jìn)制十六進(jìn)制 十六進(jìn)制有十六進(jìn)制有 0 9, A(10) , A(10) , B(11) , C(12) ，D(13) ，E(14) ，F(xiàn)(15)十六個(gè)數(shù)碼，基數(shù)是十六個(gè)數(shù)碼，基數(shù)是16，計(jì)數(shù)，計(jì)數(shù)規(guī)則規(guī)則 “逢十六進(jìn)一逢十六進(jìn)一” 。 (3B.6)16 = 3 161+ B 160 + 6 16-1 (59.4)102. 十進(jìn)制數(shù)轉(zhuǎn)換為任意進(jìn)制數(shù)十進(jìn)制數(shù)轉(zhuǎn)換為任意進(jìn)制數(shù)

8、(1) 十十 二進(jìn)制轉(zhuǎn)換二進(jìn)制轉(zhuǎn)換十進(jìn)制轉(zhuǎn)換為二進(jìn)制分十進(jìn)制轉(zhuǎn)換為二進(jìn)制分整數(shù)整數(shù)和和凈小數(shù)凈小數(shù)兩部分進(jìn)行。兩部分進(jìn)行。整數(shù)部分的轉(zhuǎn)換采取除整數(shù)部分的轉(zhuǎn)換采取除2取余法，直到商為零為止。取余法，直到商為零為止。2022年5月3日星期二 余數(shù)余數(shù) 1 (d0) 余數(shù)余數(shù) 1 (d1) 余數(shù)余數(shù) 0 (d2) 余數(shù)余數(shù) 1 (d3) 余數(shù)余數(shù) 1 (d4)2 272 132 62 32 10整數(shù)部分的轉(zhuǎn)換采取整數(shù)部分的轉(zhuǎn)換采取除除 2 取余法，直到商為零為止取余法，直到商為零為止。 凈小數(shù)部分的凈小數(shù)部分的轉(zhuǎn)換采取轉(zhuǎn)換采取乘乘 2 取整取整法，直到滿足規(guī)定法，直到滿足規(guī)定的位數(shù)為止的位數(shù)為止。

9、0.35 2 = 0.7 整數(shù)整數(shù)0 (d-1) 0.7 2 = 1.4 整數(shù)整數(shù)1 (d-2) 0.4 2 = 0.8 整數(shù)整數(shù)0 (d-3) 0.8 2 = 1.6 整數(shù)整數(shù)1 (d-2) 0.6 2 = 1.2 整數(shù)整數(shù)1 (d-5) 0.2 2 = 0.4 整數(shù)整數(shù)0 (d-6) (27.35)10 =(d4d3 d2d1d0.d-1d-2d-3d-4d-5d-6 ) = (11011.010110)22022年5月3日星期二(2) 十十 八進(jìn)制轉(zhuǎn)換八進(jìn)制轉(zhuǎn)換十進(jìn)制數(shù)十進(jìn)制數(shù)二進(jìn)制二進(jìn)制將二進(jìn)制數(shù)整數(shù)部分從低位開始將二進(jìn)制數(shù)整數(shù)部分從低位開始每每3位位劃為一組；劃為一組；將小數(shù)部分從高

10、位開始將小數(shù)部分從高位開始每每3位位劃為一組。劃為一組。例：將十進(jìn)制數(shù)例：將十進(jìn)制數(shù) 27.35 轉(zhuǎn)換成八進(jìn)制數(shù)。轉(zhuǎn)換成八進(jìn)制數(shù)。 (27.35)10 = (33.26)8(0 1 1 0 1 1 . 0 1 0 1 1 0 )2( 3 3 . 2 6 )8(3) 十十 十六進(jìn)制轉(zhuǎn)換十六進(jìn)制轉(zhuǎn)換 (0 0 0 1 1 0 1 1 . 0 1 0 1 1 0 0 0)2( 1 B . 5 8 )16(27.35)10 = (1B.58)162022年5月3日星期二脈沖幅度脈沖幅度 A脈沖上升時(shí)間脈沖上升時(shí)間 tr 脈沖周期脈沖周期 T脈沖下降時(shí)間脈沖下降時(shí)間 tf脈沖寬度脈沖寬度 tp A0.9

11、A0.5A0.1AtptrtfT實(shí)際的矩形波實(shí)際的矩形波1. 脈沖信號(hào)的部分參數(shù)脈沖信號(hào)的部分參數(shù)脈沖頻率脈沖頻率 f20.1.2 脈沖信號(hào)脈沖信號(hào)2022年5月3日星期二脈沖信號(hào)脈沖信號(hào)正脈沖：正脈沖：脈沖躍變后的值比初始值高脈沖躍變后的值比初始值高負(fù)脈沖：負(fù)脈沖：脈沖躍變后的值比初始值低脈沖躍變后的值比初始值低如：如：0+3V0-3V正脈沖正脈沖0+3V0-3V負(fù)脈沖負(fù)脈沖2. 脈沖信號(hào)的分類脈沖信號(hào)的分類2022年5月3日星期二20.2 基本門電路及其組合基本門電路及其組合 * 邏輯門電路是數(shù)字電路中最基本的邏輯元件。邏輯門電路是數(shù)字電路中最基本的邏輯元件。 * 所謂所謂“門門”就是一種

12、開關(guān)，它能按照一定的就是一種開關(guān)，它能按照一定的條條 件控制信號(hào)的通過(guò)或不通過(guò)。件控制信號(hào)的通過(guò)或不通過(guò)。 * 門電路的輸入信號(hào)和輸出信號(hào)之間存在一定門電路的輸入信號(hào)和輸出信號(hào)之間存在一定 的邏輯關(guān)系（因果關(guān)系），所以門電路又稱的邏輯關(guān)系（因果關(guān)系），所以門電路又稱 為為邏輯門電路邏輯門電路。20.2.1 邏輯門電路的基本概念邏輯門電路的基本概念* 基本邏輯關(guān)系為基本邏輯關(guān)系為“與與”、“或或”、“非非”三種。三種。* 基本邏輯門有基本邏輯門有“與門與門”、“或門或門”、“非門非門”三種。三種。2022年5月3日星期二設(shè)：開關(guān)斷開、燈不亮用邏輯設(shè)：開關(guān)斷開、燈不亮用邏輯 0 表示表示, 開關(guān)閉

13、合、開關(guān)閉合、燈亮用邏輯燈亮用邏輯 1 表示。表示。邏輯表達(dá)式：邏輯表達(dá)式： Y = A B1. 與邏輯關(guān)系與邏輯關(guān)系與與邏輯關(guān)系是指當(dāng)決定某事件的條件全部具備邏輯關(guān)系是指當(dāng)決定某事件的條件全部具備時(shí)，該事件才發(fā)生。時(shí)，該事件才發(fā)生。000101110100ABYBYA狀態(tài)表狀態(tài)表2022年5月3日星期二2. 或邏輯關(guān)系或邏輯關(guān)系 或或邏輯關(guān)系是指當(dāng)決定某事件的條件之一具備邏輯關(guān)系是指當(dāng)決定某事件的條件之一具備時(shí)時(shí),該事件就發(fā)生。該事件就發(fā)生。邏輯表達(dá)式：邏輯表達(dá)式： Y = A + B狀態(tài)表狀態(tài)表000111110110ABY2022年5月3日星期二3. 非邏輯關(guān)系非邏輯關(guān)系非非邏輯關(guān)系是否

14、定或相反的意思。邏輯關(guān)系是否定或相反的意思。邏輯表達(dá)式：邏輯表達(dá)式：Y = A狀態(tài)表狀態(tài)表101AY02022年5月3日星期二 電平的高低一般電平的高低一般用用“1”和和“0”兩種狀兩種狀態(tài)區(qū)別，若規(guī)定態(tài)區(qū)別，若規(guī)定高電平高電平為為“1”，低電平為，低電平為“0”則稱為則稱為正邏輯正邏輯。反之則。反之則稱為稱為負(fù)邏輯負(fù)邏輯。若無(wú)特殊。若無(wú)特殊說(shuō)明，均采用正邏輯。說(shuō)明，均采用正邏輯。100VUCC高電平高電平低電平低電平 本課采用正邏輯。本課采用正邏輯。正負(fù)邏輯正負(fù)邏輯 由電子電路實(shí)現(xiàn)邏輯運(yùn)由電子電路實(shí)現(xiàn)邏輯運(yùn)算時(shí)，它的輸入和輸出信號(hào)算時(shí)，它的輸入和輸出信號(hào)都是用電位都是用電位( (或稱或稱電平

15、電平) ) 的的高低表示的。高電平和低電高低表示的。高電平和低電平都不是一個(gè)固定的數(shù)值平都不是一個(gè)固定的數(shù)值, 而是有一定的變化范圍。而是有一定的變化范圍。2022年5月3日星期二20.2.2 分立元件基本邏輯門電路分立元件基本邏輯門電路門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與前面所講過(guò)的基本邏輯關(guān)系相對(duì)應(yīng)。前面所講過(guò)的基本邏輯關(guān)系相對(duì)應(yīng)?；鹃T電路：基本門電路： 與門、或門、非門、與非門、或非門等。與門、或門、非門、與非門、或非門等。對(duì)于每種門電路要以掌握其邏輯符號(hào)、邏輯功對(duì)于每種門電路要以掌握其邏輯符號(hào)、邏輯功能、邏輯表達(dá)式、真值表為目標(biāo)來(lái)學(xué)習(xí)這一部分內(nèi)

16、能、邏輯表達(dá)式、真值表為目標(biāo)來(lái)學(xué)習(xí)這一部分內(nèi)容。容。2022年5月3日星期二1. 二極管二極管“與與” 門電路門電路（1） 電路電路（2） 工作原理工作原理輸入輸入A、B、C全為高電平全為高電平“1”，輸出輸出 Y 為高電平為高電平“1”輸入輸入A、B、C有低電平有低電平“0”，輸出輸出 Y 為低電平為低電平“0”0V0V0V0V0V3V +5VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“與與” 門邏輯狀態(tài)表門邏輯狀態(tài)表0V3V2022年5月3日星期二（3） 邏輯關(guān)系：邏輯關(guān)系： “與與”邏輯邏輯口訣：有口訣：有“0”出出“0

17、” 全全“1”出出“1”邏輯表達(dá)式：邏輯表達(dá)式： Y=A B C邏輯符號(hào)：邏輯符號(hào)：&ABYC00000010101011001000011001001111ABYC“與與” 門邏輯狀態(tài)表門邏輯狀態(tài)表2022年5月3日星期二2. 二極管二極管“或或” 門電路門電路(1) 電路電路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或或” 門邏輯狀態(tài)表門邏輯狀態(tài)表(2) 工作原理工作原理輸入輸入A、B、C全為全為“0”，輸出輸出 Y 為為“0”。輸入輸入A、B、C有一個(gè)為有一個(gè)為“1”，輸出輸出 Y 為為“1”。 0VRDAD

18、CABYDBC3V3V2022年5月3日星期二（3）邏輯關(guān)系：）邏輯關(guān)系：“或或”邏輯邏輯口訣：有口訣：有“1”出出“1” 全全“0”出出“0”Y=A+B+C邏輯表達(dá)式：邏輯表達(dá)式：邏輯符號(hào)：邏輯符號(hào)：ABYC100000011101111011001011101011111ABYC“或或” 門邏輯狀態(tài)表門邏輯狀態(tài)表2022年5月3日星期二例例1：根據(jù)輸入波形畫出輸出波形：根據(jù)輸入波形畫出輸出波形ABY1有有“0”出出“0”，全全“1”出出“1”&ABY1 1ABY2Y2有有“1”出出“1”，全全“0”出出“0”2022年5月3日星期二3. 晶體管晶體管“非非” 門電路門電路+UCC-

19、UBBARKRBRCYT 1 0截止截止飽和飽和邏輯表達(dá)式：邏輯表達(dá)式：Y=A“0”10“1”“0”“1”AY“非非” 門邏輯狀態(tài)表門邏輯狀態(tài)表邏輯符號(hào)：邏輯符號(hào)：1AY口訣：非口訣：非0則則1，非，非1則則0。2022年5月3日星期二有有“0”出出“1”，全，全“1”出出“0”“與與”門門&ABCY&ABC“與非與非”門門00010011101111011001011101011110ABYC“與非與非” 門門邏輯狀態(tài)表邏輯狀態(tài)表邏輯表達(dá)式：邏輯表達(dá)式：Y=A B C1Y“非非”門門20.2.3 基本邏輯門電路的組合基本邏輯門電路的組合1. “與非與非”門門2022年5月3日

20、星期二有有“1”出出“0”，全，全“0”出出“1”1Y“非非”門門00010010101011001000011001001110ABYC“或非或非” 門門邏輯狀態(tài)表邏輯狀態(tài)表“或或”門門ABC 1“或非或非”門門YABC 1Y=A+B+C邏輯表達(dá)式：邏輯表達(dá)式：2. “或非或非”門門2022年5月3日星期二“與或非與或非”門邏輯圖門邏輯圖Y=AB+CD邏輯表達(dá)式：邏輯表達(dá)式：“與或非與或非”門邏輯符號(hào)門邏輯符號(hào)&ABDC 1Y1&YAC 1DB3. “與或非與或非”門門2022年5月3日星期二例例2：A為信號(hào)端，為信號(hào)端，B為控制端，試畫出輸出端為控制端，試畫出輸出端Y的波形

21、。的波形。&ABY11&ABY300&ABY22022年5月3日星期二 上面討論的門電路都是由二極管、晶體管組成的，上面討論的門電路都是由二極管、晶體管組成的，它們稱為它們稱為分立元件門電路分立元件門電路。 TTL門電路屬于門電路屬于集成門電路集成門電路，它具有高可靠性和，它具有高可靠性和微型化等優(yōu)點(diǎn)。應(yīng)用得最為普遍的是微型化等優(yōu)點(diǎn)。應(yīng)用得最為普遍的是與非門電路與非門電路。 普通普通TTL與非門不允許直接驅(qū)動(dòng)電壓高于與非門不允許直接驅(qū)動(dòng)電壓高于5V的負(fù)的負(fù)載，也不允許輸出端直接相連，否則與非門將被載，也不允許輸出端直接相連，否則與非門將被損壞。損壞。20.3 TTL門電

22、路門電路2022年5月3日星期二 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1輸入級(jí)輸入級(jí)中間級(jí)中間級(jí)輸出級(jí)輸出級(jí)20.3.1 TTL“與非與非”門電路門電路1. 電路結(jié)構(gòu)電路結(jié)構(gòu)E2E3E1B等效電路等效電路C多發(fā)射極多發(fā)射極三極管三極管2022年5月3日星期二3. TTL與非門外引線排列圖及邏輯符號(hào)與非門外引線排列圖及邏輯符號(hào)74LS208910111213147654321C2B2Y2D2A1B1C1Y1A2GNDUCCD12個(gè)個(gè)4輸入輸入 “與非與非”門門Y1&A1B1C142651D1&1210813974LS20一片集成電路內(nèi)的各個(gè)邏輯門互相獨(dú)立

23、，可以一片集成電路內(nèi)的各個(gè)邏輯門互相獨(dú)立，可以單獨(dú)使用，但是它們共用一根電源引線和一根地線。單獨(dú)使用，但是它們共用一根電源引線和一根地線。2. 工作原理工作原理2022年5月3日星期二4個(gè)個(gè)2輸入輸入 “與非與非”門門74LS0074LS008910111213147654321A4B3Y3B4A1B1A2Y2A3GNDUCCB2Y1Y4A1B142Y1&3511210139&6&8&112022年5月3日星期二74LS00、74LS20管腳排列示意圖管腳排列示意圖&1211109814133456712&UCC4B 4A 4Y3B 3A3Y1B

24、1A1Y2B2A2Y GND(a)74LS001211109814133456712&UCC2D 3C 2BNC 2A2Y1B1ANC1D1C1Y GND74LS20(b)2022年5月3日星期二(1) 電壓傳輸特性電壓傳輸特性輸出電壓輸出電壓UO與與輸入電壓輸入電壓UI的關(guān)系。的關(guān)系。4. TTL“與非與非”門特性及參數(shù)門特性及參數(shù)電壓傳輸特性電壓傳輸特性O(shè)0.5 1.3 1.41234UO/V2022年5月3日星期二(2) TTL“與非與非”門的參數(shù)門的參數(shù)電壓傳輸特性電壓傳輸特性典型值典型值3.6V， 2.4V為合格為合格典型值典型值0.3V， 0.4V為合格為合格輸出高電平電壓

25、輸出高電平電壓UOH輸出低電平電壓輸出低電平電壓UOL 輸出高電平電壓輸出高電平電壓UOH和輸出低電平電壓和輸出低電平電壓UOL2022年5月3日星期二指一個(gè)指一個(gè)“與非與非”門能帶同類門的最大數(shù)門能帶同類門的最大數(shù)目，它表示帶負(fù)載的能力。對(duì)于目，它表示帶負(fù)載的能力。對(duì)于TTL“與非與非”門門 NO 8。 輸入高電平電流輸入高電平電流 IIH和輸入低電平電流和輸入低電平電流 IIL當(dāng)某一輸入端接當(dāng)某一輸入端接高電平高電平，其余輸入端接低，其余輸入端接低電電 平時(shí)，平時(shí)，流入該輸入端的電流，流入該輸入端的電流，稱為高電平輸入稱為高電平輸入電流電流 IIH（ A）。）。 當(dāng)某一輸入端接當(dāng)某一輸入端

26、接低電平低電平，其余輸入端接高其余輸入端接高電平時(shí)，電平時(shí)，流出該輸入端的電流，流出該輸入端的電流，稱為低電平輸入稱為低電平輸入電流電流 IIL（mA）。）。 扇出系數(shù)扇出系數(shù)NO2022年5月3日星期二 平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間 tpd 50%50%tpd1tpd222pd1pdpdttt TTL的的 tpd 約在約在 10ns 40ns，此值愈小愈，此值愈小愈好。好。輸入波形輸入波形ui輸出波形輸出波形uO2022年5月3日星期二20.3.2 三態(tài)輸出三態(tài)輸出“與非與非”門電門電路路當(dāng)控制端當(dāng)控制端為高電平為高電平“1”時(shí)，時(shí)，實(shí)現(xiàn)正常實(shí)現(xiàn)正常的的“與非與非”邏輯關(guān)系邏輯關(guān)系 Y=

27、AB“1”控制端控制端 DE1. 電路結(jié)構(gòu)電路結(jié)構(gòu) D截止截止 T5Y R3R5AB R4R2R1 T3 T4T2+5V T12022年5月3日星期二“0”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T1導(dǎo)通導(dǎo)通1V1V當(dāng)控制端當(dāng)控制端為低電平為低電平“0”時(shí)，時(shí)，輸出輸出Y 處處于開路狀于開路狀態(tài)，也稱態(tài)，也稱為高阻狀為高阻狀態(tài)。態(tài)。2022年5月3日星期二 0 高阻高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0（ 表示任意態(tài)）表示任意態(tài)）三態(tài)輸出三態(tài)輸出“與非與非”門狀態(tài)門狀態(tài)表表ABEY工作狀態(tài)工作狀態(tài)高阻狀態(tài)高阻狀態(tài)1E0EABY 功

28、能表功能表&YEBA邏輯符號(hào)邏輯符號(hào)EN控制端控制端(使能端使能端)2. 邏輯符號(hào)及功能表邏輯符號(hào)及功能表2022年5月3日星期二 由于電路結(jié)構(gòu)的不同，例如在控制端串接一個(gè)非由于電路結(jié)構(gòu)的不同，例如在控制端串接一個(gè)非門，則狀態(tài)就會(huì)與上述相反，即當(dāng)控制端為高電門，則狀態(tài)就會(huì)與上述相反，即當(dāng)控制端為高電平時(shí)出現(xiàn)高阻態(tài)，而在低電平時(shí)電路處于工作狀平時(shí)出現(xiàn)高阻態(tài)，而在低電平時(shí)電路處于工作狀態(tài)。這時(shí)的邏輯符號(hào)會(huì)如下圖所示。態(tài)。這時(shí)的邏輯符號(hào)會(huì)如下圖所示。&YEBA邏輯符號(hào)邏輯符號(hào)EN。2022年5月3日星期二 可實(shí)現(xiàn)用可實(shí)現(xiàn)用一條一條總線（母線）分時(shí)傳送幾個(gè)總線（母線）分時(shí)傳送幾個(gè)不同的

29、數(shù)據(jù)或控制信號(hào)。不同的數(shù)據(jù)或控制信號(hào)。3. 三態(tài)門的應(yīng)用三態(tài)門的應(yīng)用“1”“0”“0”A1 B1總總線線A1B1E1A2B2E2A3B3E3ENENEN2022年5月3日星期二門電路多余輸入端的處理門電路多余輸入端的處理 TTL與邏輯門電路（與邏輯門電路（與門與門、與非門與非門）：將多余輸入端經(jīng)）：將多余輸入端經(jīng) 大電阻（大電阻（13k）接地；直接）接地；直接接高電平接高電平；懸空；與使用；懸空；與使用 的輸入端并接。的輸入端并接。 TTL或邏輯門電路（或邏輯門電路（或門或門、或非門或非門）：將多余輸入端通）：將多余輸入端通 過(guò)小于過(guò)小于1k的電阻的電阻接接“地地”；直接接地；接低電平。與；直

30、接接地；接低電平。與使使 用的輸入端并接。用的輸入端并接。 如果前級(jí)（驅(qū)動(dòng)級(jí)）有足夠的驅(qū)動(dòng)能力，也可以將多余如果前級(jí)（驅(qū)動(dòng)級(jí)）有足夠的驅(qū)動(dòng)能力，也可以將多余 的輸入端的輸入端與信號(hào)輸入端連在一起與信號(hào)輸入端連在一起。 多余輸入端的處理，應(yīng)以不破壞門電路的輸入多余輸入端的處理，應(yīng)以不破壞門電路的輸入輸出邏輯關(guān)系為前提。輸出邏輯關(guān)系為前提。Y&A+UCCY1AY&A.Y1A.2022年5月3日星期二20.5 邏輯代邏輯代數(shù)數(shù)邏輯代數(shù)邏輯代數(shù)（又稱布爾代數(shù)），（又稱布爾代數(shù)），它是分它是分析設(shè)計(jì)邏輯電路的數(shù)學(xué)工具。雖然它和普通代析設(shè)計(jì)邏輯電路的數(shù)學(xué)工具。雖然它和普通代數(shù)一樣也用字母表

31、示變量，數(shù)一樣也用字母表示變量，但變量的取值只有但變量的取值只有“0”和和“1”兩種，分別稱為邏輯兩種，分別稱為邏輯“0”和邏輯和邏輯“1”。這里這里“0”和和“1”并不表示數(shù)量的大小，并不表示數(shù)量的大小，而是表示兩種相互對(duì)立的邏輯狀態(tài)。而是表示兩種相互對(duì)立的邏輯狀態(tài)。邏輯代數(shù)所表示的是邏輯代數(shù)所表示的是邏輯關(guān)系邏輯關(guān)系，而不是而不是數(shù)量關(guān)系數(shù)量關(guān)系。這是它與普通代數(shù)的本質(zhì)區(qū)別。這是它與普通代數(shù)的本質(zhì)區(qū)別。2022年5月3日星期二1. 基本運(yùn)算法則：基本運(yùn)算法則：自等律自等律 01AA AA0-1律律 1100AA重疊律重疊律AAAAAA還原律還原律AA 互補(bǔ)律互補(bǔ)律01AAAA2. 交換律：

32、交換律：ABBAABBA20.5.1 邏輯代數(shù)運(yùn)算法則邏輯代數(shù)運(yùn)算法則2022年5月3日星期二CBABCAAA3. 結(jié)合律：結(jié)合律：)()(CBACBA )()(CBACBA4. 分配律：分配律：CABACBA)()()()(CABACBA= () ()右式ABACBCBCAA)(BCBCA)(1BCAB+C+1=1 A A=A.2022年5月3日星期二5. 反演律：反演律：BABABABA6. 吸收律：吸收律：(1) A+AB = A (2) A(A+B) = ABABAA(3)ABBAA)(4)證明證明：A+AB = ABAABABAA BAAABA )(ABABA(5)ABABA)(6)

33、2022年5月3日星期二表示方法表示方法邏輯式邏輯式邏輯狀態(tài)表邏輯狀態(tài)表邏輯圖邏輯圖卡諾圖卡諾圖下面舉例說(shuō)明前下面舉例說(shuō)明前3種表示方法。種表示方法。例例1：有一有一T形走廊，在相會(huì)處有一路燈，在進(jìn)入走廊形走廊，在相會(huì)處有一路燈，在進(jìn)入走廊的的A、B、C三地各有控制開關(guān)，都能獨(dú)立進(jìn)行控制。三地各有控制開關(guān)，都能獨(dú)立進(jìn)行控制。任意閉合一個(gè)開關(guān)，燈亮；任意閉合兩個(gè)開關(guān)，燈滅；任意閉合一個(gè)開關(guān)，燈亮；任意閉合兩個(gè)開關(guān)，燈滅；三個(gè)開關(guān)同時(shí)閉合，燈亮。設(shè)三個(gè)開關(guān)同時(shí)閉合，燈亮。設(shè)A、B、C代表三個(gè)開關(guān)代表三個(gè)開關(guān)（輸入變量）；（輸入變量）；Y代表燈（輸出變量）。代表燈（輸出變量）。20.5.2 邏輯函數(shù)

34、的表示方法邏輯函數(shù)的表示方法2022年5月3日星期二 1. 邏輯狀態(tài)表：邏輯狀態(tài)表：設(shè)：開關(guān)閉合其狀態(tài)為設(shè)：開關(guān)閉合其狀態(tài)為“1”，斷開為，斷開為“0”燈亮狀態(tài)為燈亮狀態(tài)為“1”，燈滅為，燈滅為“0”用輸入、輸出變量用輸入、輸出變量的邏輯狀態(tài)的邏輯狀態(tài)(“1”或或“0”)以表格形式以表格形式來(lái)表示邏輯函數(shù)。來(lái)表示邏輯函數(shù)。三輸入變量有八種組合狀態(tài)；三輸入變量有八種組合狀態(tài)；n輸入變量有輸入變量有2n種組合狀態(tài)。種組合狀態(tài)。 0 0 00 0 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1 C 012022年5月3日星期二 2. 邏輯式：邏輯式：取取 Y=

35、“1”( 或或Y=“0” ) 列邏輯式列邏輯式用用“與與”“”“或或”“”“非非”等運(yùn)算來(lái)表達(dá)邏輯函數(shù)的表達(dá)式。等運(yùn)算來(lái)表達(dá)邏輯函數(shù)的表達(dá)式。(1)由邏輯狀態(tài)表寫出由邏輯狀態(tài)表寫出 一種組合中，輸入變一種組合中，輸入變量之間是量之間是“與與”關(guān)系，關(guān)系， 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1對(duì)應(yīng)于對(duì)應(yīng)于Y=1，若輸入變量若輸入變量為為“1”，則取輸入變量本身，則取輸入變量本身(如如 A )；若輸入變量為若輸入變量為“0”則取其反變量則取其反變量(如如 A )。各組合各組合之間是之間是“或或”邏輯關(guān)邏輯關(guān)系系202

36、2年5月3日星期二例：例：試列出如下邏輯式的邏輯狀態(tài)表。試列出如下邏輯式的邏輯狀態(tài)表。 0 0 0 0 C 0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1YABBCCA2022年5月3日星期二 最小項(xiàng)中同時(shí)含有所有的變量，每個(gè)變量最小項(xiàng)中同時(shí)含有所有的變量，每個(gè)變量都是它的一個(gè)因子；都是它的一個(gè)因子； 最小項(xiàng)中的每個(gè)因子以原變量或是反變量最小項(xiàng)中的每個(gè)因子以原變量或是反變量的形式只出現(xiàn)一次；的形式只出現(xiàn)一次； n個(gè)變量共有個(gè)變量共有2n個(gè)最小項(xiàng)個(gè)最小項(xiàng); 同一個(gè)邏輯函數(shù)可以用不同的邏輯式來(lái)表同一個(gè)邏輯函數(shù)可以用不同的邏輯式來(lái)表達(dá)，但達(dá)，但由最

37、小項(xiàng)組成的由最小項(xiàng)組成的與或與或邏輯式一定是邏輯式一定是唯一的唯一的，而邏輯狀態(tài)表是用最小項(xiàng)表示的，而邏輯狀態(tài)表是用最小項(xiàng)表示的，所以所以邏輯狀態(tài)表是唯一的邏輯狀態(tài)表是唯一的。 (2) 最小最小項(xiàng)項(xiàng)2022年5月3日星期二例例1中的邏輯表達(dá)式：中的邏輯表達(dá)式：是由是由4個(gè)最小項(xiàng)組成的個(gè)最小項(xiàng)組成的“與或與或”邏輯式。邏輯式。上式中顯然不含有最小項(xiàng)，但是該式也可以用最上式中顯然不含有最小項(xiàng)，但是該式也可以用最小項(xiàng)表示：小項(xiàng)表示：()()()YABBCCAAB CCBC AACA BBABCABCBCABCACABCABABCABCABCABC2022年5月3日星期二3. 邏輯圖：邏輯圖：Y&am

38、p;C1CB1BA1A1Y=A B C+A B C+A B C+A B C 由于邏輯式不是由于邏輯式不是唯一的，所以邏輯圖唯一的，所以邏輯圖也不是唯一的；也不是唯一的； 也可以由邏輯圖也可以由邏輯圖寫出邏輯式。寫出邏輯式。一般由邏輯式畫出一般由邏輯式畫出CBACBACBAABC2022年5月3日星期二20.5.3 邏輯函數(shù)的化簡(jiǎn)邏輯函數(shù)的化簡(jiǎn)由邏輯狀態(tài)表直接寫出的邏輯式及由此畫由邏輯狀態(tài)表直接寫出的邏輯式及由此畫出的邏輯圖，一般比較復(fù)雜；若出的邏輯圖，一般比較復(fù)雜；若經(jīng)過(guò)簡(jiǎn)化，則可經(jīng)過(guò)簡(jiǎn)化，則可使用較少的邏輯門實(shí)現(xiàn)同樣的邏輯功能。使用較少的邏輯門實(shí)現(xiàn)同樣的邏輯功能。從而從而可可節(jié)省器件，降低成

39、本，提高電路工作的可靠性。節(jié)省器件，降低成本，提高電路工作的可靠性。化簡(jiǎn)方法化簡(jiǎn)方法應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)卡諾圖法卡諾圖法利用邏輯代數(shù)變換，可用不同的門電路實(shí)利用邏輯代數(shù)變換，可用不同的門電路實(shí)現(xiàn)相同的邏輯功能?，F(xiàn)相同的邏輯功能。2022年5月3日星期二1. 用用 “與非與非”門構(gòu)成基本門電門構(gòu)成基本門電路路AY&B&BAY&由邏輯代數(shù)運(yùn)算法則：由邏輯代數(shù)運(yùn)算法則：ABABY由邏輯代數(shù)運(yùn)算法則：由邏輯代數(shù)運(yùn)算法則：BABABAY(1) 構(gòu)成構(gòu)成“與與”門電路門電路(2) 構(gòu)成構(gòu)成“或或”門電路門電路2022年5月3日星期二&YA(3)

40、構(gòu)成構(gòu)成“非非”門電門電路路(4) 構(gòu)成構(gòu)成“或非或非”門門YBA&AY 由邏輯代數(shù)運(yùn)算法則：由邏輯代數(shù)運(yùn)算法則：BABABAY2022年5月3日星期二（1）并項(xiàng)法）并項(xiàng)法例：例： 化簡(jiǎn)化簡(jiǎn)CABCBACBAABCY)()(BBCABBACCAAC A例：例： 化簡(jiǎn)化簡(jiǎn)CBCAABY（2）配項(xiàng)法）配項(xiàng)法)(AACBCAABCBACACABABCAAB2. 應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)1 AA利用利用利用利用)(AABB 2022年5月3日星期二BABAA例：例： 化簡(jiǎn)化簡(jiǎn)CBACBAABCY（3）加項(xiàng)法）加項(xiàng)法ABCCBACBAABCACBC CBCBA )(CBC

41、BACBA（4）吸收）吸收法法吸收吸收BAABCBACBAY例：例： 化簡(jiǎn)化簡(jiǎn)利用利用A+A=A利用利用A+AB=ABABAA 2022年5月3日星期二例：例：化簡(jiǎn)化簡(jiǎn)DBCDCBADABABCYDBABCDCBAABCDBCDCBAABDBCDCBAB)(DCBCDABCDBCDAB)(DADBCDCBAABCBCDABCDB2022年5月3日星期二例：例：證明證明ABCDABDBCDABCBDBCB* 由此我們可以看出，采用代數(shù)法進(jìn)行邏輯函數(shù)由此我們可以看出，采用代數(shù)法進(jìn)行邏輯函數(shù)的化簡(jiǎn)時(shí)，要求有熟練的應(yīng)用技巧，并且不易的化簡(jiǎn)時(shí)，要求有熟練的應(yīng)用技巧，并且不易判斷是否已經(jīng)化簡(jiǎn)到最簡(jiǎn)形式。判

42、斷是否已經(jīng)化簡(jiǎn)到最簡(jiǎn)形式。* 當(dāng)輸入變量的個(gè)數(shù)少于當(dāng)輸入變量的個(gè)數(shù)少于5個(gè)時(shí)，采用個(gè)時(shí)，采用卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)法法能較快地得出邏輯函數(shù)的最簡(jiǎn)表達(dá)式。能較快地得出邏輯函數(shù)的最簡(jiǎn)表達(dá)式。2022年5月3日星期二(1)卡諾圖卡諾圖 是與變量的最小項(xiàng)對(duì)應(yīng)的按一定規(guī)則排是與變量的最小項(xiàng)對(duì)應(yīng)的按一定規(guī)則排列的方格圖，每一小方格填入一個(gè)最小項(xiàng)。列的方格圖，每一小方格填入一個(gè)最小項(xiàng)。n個(gè)輸入變量，有個(gè)輸入變量，有2n種組合種組合, 則最小項(xiàng)就有則最小項(xiàng)就有2n個(gè)，個(gè)，卡諾圖也相應(yīng)有卡諾圖也相應(yīng)有2n個(gè)小方格。個(gè)小方格。如：三個(gè)變量，有如：三個(gè)變量，有8種組合，最小項(xiàng)就是種組合，最小項(xiàng)就是8個(gè)，卡個(gè)，卡諾圖也

43、相應(yīng)有諾圖也相應(yīng)有8個(gè)小方格。個(gè)小方格。在卡諾圖的行和列分別標(biāo)出在卡諾圖的行和列分別標(biāo)出變量變量及其及其狀態(tài)狀態(tài)。3. 應(yīng)用卡諾圖化簡(jiǎn)應(yīng)用卡諾圖化簡(jiǎn)2022年5月3日星期二BA0101BABABABA二變量二變量BCA00100m01 11 10三變量三變量1m3m2m4m5m7m6m二進(jìn)制數(shù)對(duì)二進(jìn)制數(shù)對(duì)應(yīng)的十進(jìn)制應(yīng)的十進(jìn)制數(shù)編號(hào)數(shù)編號(hào)AB000m01 11 101m3m2m4m5m7m6mCD00011110四變量四變量12m13m15m14m8m9m11m10m任意兩任意兩個(gè)相鄰個(gè)相鄰最小項(xiàng)最小項(xiàng)之間只之間只有一個(gè)有一個(gè)變量改變變量改變卡諾圖卡諾圖2022年5月3日星期二(a) 可以根據(jù)邏

44、輯狀態(tài)表畫出卡諾圖可以根據(jù)邏輯狀態(tài)表畫出卡諾圖如如:ABC001001 11 101111將輸出變量為將輸出變量為“1”的的最小項(xiàng)填入對(duì)應(yīng)的方格，最小項(xiàng)填入對(duì)應(yīng)的方格，為為“0”的可不填。的可不填。 0 0 0 0A B C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1卡諾圖卡諾圖2022年5月3日星期二(b) 可以根據(jù)邏輯式畫出卡諾圖可以根據(jù)邏輯式畫出卡諾圖ABC001001 11 101111將邏輯式中的最小項(xiàng)分將邏輯式中的最小項(xiàng)分別用別用“1”填入對(duì)應(yīng)的小填入對(duì)應(yīng)的小方格。如果邏輯式中最方格。如果邏輯式中最小項(xiàng)不全，可不填。小項(xiàng)不全

45、，可不填。ABCCBACBACBAY注意：注意：如果邏輯式不是由最小項(xiàng)構(gòu)成，一般應(yīng)如果邏輯式不是由最小項(xiàng)構(gòu)成，一般應(yīng)先化為最小項(xiàng)，或按先化為最小項(xiàng)，或按例例20.5.6的方法填寫。的方法填寫?？ㄖZ圖卡諾圖2022年5月3日星期二 注意：注意：2) 圈的個(gè)數(shù)應(yīng)最少，圈內(nèi)小方格的個(gè)數(shù)應(yīng)盡可能的多。圈的個(gè)數(shù)應(yīng)最少，圈內(nèi)小方格的個(gè)數(shù)應(yīng)盡可能的多。每圈每圈 一個(gè)新的圈時(shí)，必須包含至少一個(gè)未被圈過(guò)的一個(gè)新的圈時(shí)，必須包含至少一個(gè)未被圈過(guò)的 “1”。每個(gè)。每個(gè) 取值為取值為1的方格可以被圈多次，但不能遺漏。的方格可以被圈多次，但不能遺漏。3) 合并最小項(xiàng)合并最小項(xiàng)保留圈內(nèi)相同的變量，除去相反的保留圈內(nèi)相同的

46、變量，除去相反的變量。變量。步驟步驟1.畫出卡諾圖畫出卡諾圖2.合并最小項(xiàng)合并最小項(xiàng)3.寫出寫出最簡(jiǎn)最簡(jiǎn)“與或與或”邏輯式邏輯式(2) 應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù) 1) 將取值為將取值為“1”的相鄰小方格圈成矩形或方形，相的相鄰小方格圈成矩形或方形，相鄰小方格包括最上行與最下行及最左列與最右列同鄰小方格包括最上行與最下行及最左列與最右列同列或同行兩端的兩個(gè)小方格。列或同行兩端的兩個(gè)小方格。 所圈取值為所圈取值為“1”的相鄰小方格的個(gè)數(shù)應(yīng)為的相鄰小方格的個(gè)數(shù)應(yīng)為2n個(gè)個(gè)(n=0,1,2) ；2022年5月3日星期二ABC001001 11 101111例例20.5.3： ABC

47、CABCBABCAY用卡諾圖表示并化簡(jiǎn)。用卡諾圖表示并化簡(jiǎn)。解：解：(a) 將取值為將取值為“1”的的相鄰小方格圈成圈；相鄰小方格圈成圈；(b) 所圈取值為所圈取值為“1”的相鄰小方格的個(gè)數(shù)的相鄰小方格的個(gè)數(shù)應(yīng)為應(yīng)為2n(n=0,1,2)；(c) 保留圈內(nèi)相同的變保留圈內(nèi)相同的變量，除去相反的變量。量，除去相反的變量。于是可以得出化簡(jiǎn)后的邏輯式：于是可以得出化簡(jiǎn)后的邏輯式：YABBCCA如果卡諾圖中如果卡諾圖中0的方格較的方格較1的方格數(shù)少，則的方格數(shù)少，則圈圈0會(huì)更為簡(jiǎn)便。會(huì)更為簡(jiǎn)便。2022年5月3日星期二例例20.5.4：應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)YABCABCABCA

48、BC00ABC1001 11 101111解：解：寫出簡(jiǎn)化邏輯式寫出簡(jiǎn)化邏輯式CACBY多余多余BACACBY 這是最簡(jiǎn)這是最簡(jiǎn)式嗎？式嗎？化簡(jiǎn)后為化簡(jiǎn)后為2022年5月3日星期二解：解：AB0001 11 10CD000111101111DBY 例例20.5.5：應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)DCBADCBADCBADCBAY2022年5月3日星期二解：解：寫出化簡(jiǎn)后的邏輯式：寫出化簡(jiǎn)后的邏輯式：AB0001 11 10CD000111101例例20.5.6： 應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)DBDBCBAAY111111111含含A均填均填“1”Y=A+B D20

49、22年5月3日星期二例例20.5.7：應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)YABCABCABCABCABCABC00ABC1001 11 101111解：解：寫出簡(jiǎn)化邏輯式寫出簡(jiǎn)化邏輯式ACY11 如果卡諾圖中如果卡諾圖中0的小方格數(shù)較的小方格數(shù)較1的小方格數(shù)少的小方格數(shù)少得多時(shí)，圈得多時(shí)，圈0會(huì)更為簡(jiǎn)便。會(huì)更為簡(jiǎn)便。AC2022年5月3日星期二例例20.5.7：應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)YABCABCABCABCABCABC00ABC1001 11 101111解：解：寫出簡(jiǎn)化邏輯式寫出簡(jiǎn)化邏輯式ACYACY11002022年5月3日星期二 邏輯狀態(tài)表的唯一性：邏輯

50、狀態(tài)表的唯一性：其中包含了所有輸入變量其中包含了所有輸入變量的全部取值組合和與其對(duì)應(yīng)的輸出變量的取值，的全部取值組合和與其對(duì)應(yīng)的輸出變量的取值，即反映了邏輯問(wèn)題的全部因果關(guān)系，所以對(duì)于一即反映了邏輯問(wèn)題的全部因果關(guān)系，所以對(duì)于一個(gè)邏輯問(wèn)題來(lái)說(shuō)，它的表達(dá)方式是唯一的。個(gè)邏輯問(wèn)題來(lái)說(shuō)，它的表達(dá)方式是唯一的。 卡諾圖的唯一性：卡諾圖的唯一性：它畫出了所有變量組成的全部它畫出了所有變量組成的全部最小項(xiàng)代表的小方格，這些小方格中取最小項(xiàng)代表的小方格，這些小方格中取1的部分恰的部分恰好是邏輯函數(shù)中取好是邏輯函數(shù)中取1的最小項(xiàng)，它同樣也是反映出的最小項(xiàng)，它同樣也是反映出了某一邏輯問(wèn)題的全部因果關(guān)系，所以也具

51、有唯了某一邏輯問(wèn)題的全部因果關(guān)系，所以也具有唯一性。一性。 用最小項(xiàng)表示的邏輯式也是唯一的用最小項(xiàng)表示的邏輯式也是唯一的。邏輯代數(shù)小結(jié)邏輯代數(shù)小結(jié)2022年5月3日星期二20.6 組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路：組合邏輯電路：任何時(shí)刻電路的任何時(shí)刻電路的輸出狀態(tài)輸出狀態(tài)只只取決于取決于該時(shí)刻的輸入狀態(tài)該時(shí)刻的輸入狀態(tài)，而，而與該時(shí)刻以前與該時(shí)刻以前的電路狀態(tài)無(wú)關(guān)的電路狀態(tài)無(wú)關(guān)。組合邏輯電路框圖組合邏輯電路框圖X1XnX2Y2Y1Ym. . . . .組合邏輯電路組合邏輯電路輸入輸入輸出輸出2022年5月3日星期二20.6.1 組合邏輯電路的分析組合邏輯電路的分析(

52、1) 由由邏輯圖邏輯圖寫出輸出端的寫出輸出端的邏輯表達(dá)式邏輯表達(dá)式；(2) 運(yùn)用邏輯代數(shù)運(yùn)用邏輯代數(shù)化簡(jiǎn)化簡(jiǎn)或或變換變換；(3) 列列邏輯狀態(tài)表邏輯狀態(tài)表；(4) 分析分析邏輯功能邏輯功能。已知邏輯電路已知邏輯電路確定確定邏輯功能邏輯功能分析步驟：分析步驟：2022年5月3日星期二(1) 寫出邏輯表達(dá)式寫出邏輯表達(dá)式Y(jié) = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.例例1：分析下圖的邏輯功能分析下圖的邏輯功能解：解：2022年5月3日星期二(2) 應(yīng)用邏輯代數(shù)化簡(jiǎn)應(yīng)用邏輯代數(shù)化簡(jiǎn)Y = A AB B AB. = A AB +B AB.=

53、AB +AB = A (A+B) +B (A+B). = A AB +B AB. (3) 列邏輯狀態(tài)表列邏輯狀態(tài)表001 100111001ABY (4) 分析邏輯功能分析邏輯功能 輸入輸入相同，相同，輸出為輸出為“0”； 輸入輸入相異，相異，輸出為輸出為“1”。 稱為稱為“異或異或”邏輯關(guān)系邏輯關(guān)系，這種電路稱，這種電路稱“異或異或”門門。=A BY= AB +AB =1ABY邏輯符號(hào)邏輯符號(hào)2022年5月3日星期二(1) 寫出邏輯式并化簡(jiǎn)寫出邏輯式并化簡(jiǎn).A B.Y = AB AB .AB化簡(jiǎn)化簡(jiǎn)&11.BAY&A B = AB +AB例例2：分析下圖的邏輯功能分析下圖的邏

54、輯功能解：解：2022年5月3日星期二 (2) 列邏輯狀態(tài)表列邏輯狀態(tài)表Y= AB +AB(3) 分析邏輯功能分析邏輯功能 輸入輸入相同相同，輸出為，輸出為“1”；輸入相異，輸出為；輸入相異，輸出為“0”。稱為。稱為“判一致電路判一致電路”(“同或同或”門門) ,可用于判斷可用于判斷兩輸入端的狀態(tài)是否相同。兩輸入端的狀態(tài)是否相同。=A B =1ABY邏輯符號(hào)邏輯符號(hào)=A B2022年5月3日星期二例例3：某組合邏輯電路如圖所示，試分析其邏輯功能。某組合邏輯電路如圖所示，試分析其邏輯功能。.BA&Y1&C.2022年5月3日星期二20.6.2 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)

55、根據(jù)邏輯功能要求根據(jù)邏輯功能要求邏輯電路邏輯電路設(shè)計(jì)設(shè)計(jì) (1) 由邏輯要求，列出由邏輯要求，列出邏輯狀態(tài)表邏輯狀態(tài)表； (2) 由邏輯狀態(tài)表寫出由邏輯狀態(tài)表寫出邏輯表達(dá)式邏輯表達(dá)式； (3) 化簡(jiǎn)和變換化簡(jiǎn)和變換邏輯表達(dá)式；邏輯表達(dá)式； (4) 畫出畫出邏輯圖邏輯圖；設(shè)計(jì)步驟如下：設(shè)計(jì)步驟如下：2022年5月3日星期二例例4：試設(shè)計(jì)一邏輯電路供三人（試設(shè)計(jì)一邏輯電路供三人（A，B，C）表決使用。每人有一電鍵，如果贊成，就按表決使用。每人有一電鍵，如果贊成，就按電鍵，表示電鍵，表示1；如果不贊成，就不按電鍵，表；如果不贊成，就不按電鍵，表示示0。表決結(jié)果用指示燈。表決結(jié)果用指示燈Y來(lái)表示，如果

56、多數(shù)來(lái)表示，如果多數(shù)贊成，則指示燈亮，用贊成，則指示燈亮，用1表示；反之則不亮，表示；反之則不亮，用用0表示。表示。例例5：在集成電路中，在集成電路中，與非門與非門是基本元件之一，是基本元件之一，例如：例如：74LS20（二（二4輸入與非門）、輸入與非門）、74LS00（四（四2輸入與非門）。試用輸入與非門）。試用與非門與非門來(lái)構(gòu)成上述來(lái)構(gòu)成上述邏輯電路。邏輯電路。P262 例例20.6.5 P263 例例20.6.62022年5月3日星期二例例6：設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)三變量奇偶檢驗(yàn)器三變量奇偶檢驗(yàn)器。要求要求: 當(dāng)輸入變量當(dāng)輸入變量A、B、C中有奇數(shù)個(gè)同時(shí)為中有奇數(shù)個(gè)同時(shí)為“1”時(shí)，時(shí)， 輸出輸

57、出Y為為“1”，否則為，否則為 “0”。用。用“與非與非”門實(shí)現(xiàn)。門實(shí)現(xiàn)。(1) 列邏輯狀態(tài)表列邏輯狀態(tài)表(2) 寫出邏輯表達(dá)式寫出邏輯表達(dá)式取取 Y=“1”( 或或Y=“0” ) 列邏輯式列邏輯式 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1CBACBACBACBAY解：解：2022年5月3日星期二CBACBACBACBAYABCCBACBACBAY BCACBACBACBA(3) 用用“與非與非”門構(gòu)成邏輯電門構(gòu)成邏輯電路路該函數(shù)不可化簡(jiǎn)。該函數(shù)不可化簡(jiǎn)。 0 0 0 0 C 0 0 1 10 1 0 10 1 1

58、01 0 0 11 0 1 01 1 0 01 1 1 12022年5月3日星期二(4) 畫出邏輯圖畫出邏輯圖YCBA01100111110&1010BCACBACBACBAY2022年5月3日星期二在數(shù)字電路中，常用的組合電路在數(shù)字電路中，常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。下面幾節(jié)分別介紹器和多路選擇器等。下面幾節(jié)分別介紹這幾種典型組合邏輯電路的基本結(jié)構(gòu)、這幾種典型組合邏輯電路的基本結(jié)構(gòu)、工作原理和使用方法。工作原理和使用方法。2022年5月3日星期二 要特別注意到的是：要特別注意到的是：二進(jìn)制加法運(yùn)算二進(jìn)制加法運(yùn)算同

59、同邏輯邏輯加法運(yùn)算加法運(yùn)算的含義是不同的。前者是數(shù)的運(yùn)算，的含義是不同的。前者是數(shù)的運(yùn)算，“逢二進(jìn)一逢二進(jìn)一”，而后者表示的是一種邏輯關(guān)系，而后者表示的是一種邏輯關(guān)系，是是“或或”運(yùn)算，不存在進(jìn)位問(wèn)題。運(yùn)算，不存在進(jìn)位問(wèn)題。二進(jìn)制加法運(yùn)算二進(jìn)制加法運(yùn)算1+1=101+1=21+1=1十進(jìn)制加法運(yùn)算十進(jìn)制加法運(yùn)算邏輯加法運(yùn)算邏輯加法運(yùn)算( (或運(yùn)算）或運(yùn)算）20.7 加法器加法器2022年5月3日星期二加法器加法器: 實(shí)現(xiàn)二進(jìn)制加法運(yùn)算的電路。實(shí)現(xiàn)二進(jìn)制加法運(yùn)算的電路。進(jìn)位進(jìn)位如：如：0 0 0 0 11+10101010不考慮低位不考慮低位來(lái)的進(jìn)位來(lái)的進(jìn)位半加器實(shí)現(xiàn)半加器實(shí)現(xiàn)要考慮低位要考慮低

60、位來(lái)的進(jìn)位來(lái)的進(jìn)位全加器實(shí)現(xiàn)全加器實(shí)現(xiàn)2022年5月3日星期二20.7.1 半加器半加器AB兩個(gè)輸入兩個(gè)輸入表示兩個(gè)同位相加的數(shù)表示兩個(gè)同位相加的數(shù)兩個(gè)輸出兩個(gè)輸出SC半加和數(shù)半加和數(shù) 向高位的進(jìn)位向高位的進(jìn)位半加：只求半加：只求本位和本位和，暫不考慮，暫不考慮來(lái)自低位的進(jìn)位來(lái)自低位的進(jìn)位， 適用于二進(jìn)制加法中最低位的求和運(yùn)算。適用于二進(jìn)制加法中最低位的求和運(yùn)算。邏輯符號(hào)：邏輯符號(hào)： COABSC2022年5月3日星期二(1) 半加器邏輯狀態(tài)表半加器邏輯狀態(tài)表(2) 邏輯表達(dá)式邏輯表達(dá)式BABABAS(3) 邏輯圖邏輯圖&=1.ABSCABC A B S C0 0 0 00 1 1 01 0 1 01 1 0 12022年5月3日星期二20.7.2 全加器全加器輸入輸入Ai兩個(gè)同位相加的數(shù)兩個(gè)同位相加的數(shù)BiCi-1低位來(lái)的進(jìn)位低位來(lái)的進(jìn)位輸出輸出本位和本位和向高位的進(jìn)位向高位的進(jìn)位CiSi全加：實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加，且全加：實(shí)現(xiàn)兩個(gè)一