1、UTMI及USB2.0PHY高速傳輸特性分析1.概述USB2.0利用傳輸時(shí)序的縮短（微幀125us）以及相關(guān)的傳輸技術(shù)，將整個(gè)傳輸速度從原來的12Mbps提高到480Mbps,提高了40倍的帶寬，為開發(fā)高寬帶USB接口產(chǎn)品提供條件。USB2.0支持USB1.1的全速（FullSpeed）和低速（LowSpeed）工作環(huán)境，其電氣特性在其他文獻(xiàn)中有描述6,這里主要介紹USB2.0高速設(shè)備的電氣特性以及相關(guān)的UTMI接口規(guī)范。UTMI全稱為USB2.0TransceiverMacrocellInterface，此協(xié)議是針對(duì)USB2.0的信號(hào)特點(diǎn)進(jìn)行定義的，分為8位或16位數(shù)據(jù)接口。目的是為了減少開

2、發(fā)商的工作量，縮短產(chǎn)品的設(shè)計(jì)周期，降低風(fēng)險(xiǎn)。此接口模塊主要是處理物理底層的USB協(xié)議及信號(hào)，可與SIE整合設(shè)計(jì)成一專用ASIC芯片，也可獨(dú)立作為PHY的收發(fā)器芯片，下以8位接口為例介紹PHY的工作原理及設(shè)計(jì)特點(diǎn)。2.UTMI主要功能及原理首先，為保證兼容性，PHY應(yīng)該支持全速和高速工作模式。為此高速集線器（RootHub或Hub）需要能夠檢測(cè)設(shè)備是高速端口還是全速端口，以作相應(yīng)的速度模式進(jìn)行工作。因此，信號(hào)接口須實(shí)現(xiàn)以下功能：l不同速率接口之間的動(dòng)態(tài)傳輸l高速設(shè)備檢測(cè)（HighSpeedDetectionHandshake）l高速設(shè)備斷開檢測(cè)（HS_Disconnect）l能傳輸高速/全速差分

3、信號(hào)（要求阻抗匹配）l發(fā)送和檢測(cè)高速包開始信號(hào)（SYNC）l發(fā)送和檢測(cè)高速包結(jié)束信號(hào)（EOP）lNRZI編碼和位填充（BitStuff/BitUnstuff）l支持掛起和復(fù)位的操作圖1USB2.0PHY功能模塊描述框圖圖1描述了UTMI各個(gè)功能模塊，其工作原理如下：PHY從其他轉(zhuǎn)態(tài)（如上電、重啟或掛起）轉(zhuǎn)換成工作狀態(tài)后，首先進(jìn)行高速設(shè)備的連接檢測(cè)（HSDetectionHandshake）（后面再詳細(xì)敘述），檢測(cè)完畢后切換成相應(yīng)的工作模式，然后等待主機(jī)和設(shè)備進(jìn)行傳輸數(shù)據(jù)流。當(dāng)接收器在USB數(shù)據(jù)線D+和D檢測(cè)到由主機(jī)發(fā)送到設(shè)備的信號(hào)時(shí)，首先對(duì)信號(hào)進(jìn)行時(shí)鐘恢復(fù)，得到正確同步信號(hào)后再送進(jìn)緩沖區(qū)，通過

4、NRZI解碼及位反填充后，把串行信號(hào)轉(zhuǎn)換成并行信號(hào)，最后送到設(shè)備SIE進(jìn)行處理。反之，當(dāng)設(shè)備端的SIE需要發(fā)送數(shù)據(jù)包時(shí)，UTMI將按照相反的順序把已編譯好的NRZI串行數(shù)據(jù)流通過發(fā)送器傳輸給主機(jī)。為了降低功耗，UTMI支持掛起功能，其工作狀態(tài)如圖2所示。上電復(fù)位速口開高接斷掛起圖2UTMI工作狀態(tài)轉(zhuǎn)換的流程圖3.各功能模塊分析3.1ClockMultiplier本模塊產(chǎn)生UTM的本地內(nèi)部時(shí)鐘，同時(shí)提供一個(gè)外部時(shí)鐘CLK輸出給SIE，協(xié)議要求時(shí)鐘頻率的誤差范圍小于10%(±6MHz)，時(shí)鐘輸出CLK的精確度達(dá)到±500ppm(30.0KHz)，并要求在1.4ms內(nèi)達(dá)到穩(wěn)定時(shí)鐘

5、頻率。對(duì)于8位數(shù)據(jù)接口，此時(shí)的外部時(shí)鐘CLK輸出為60MHz。在高速環(huán)境下，一個(gè)外部時(shí)鐘CLK周期即為高速設(shè)備傳輸一個(gè)字節(jié)數(shù)據(jù)所需的時(shí)間，即()ms/perByte；而在全速環(huán)境下，5個(gè)外部時(shí)鐘CLK周期為全速環(huán)境下傳輸一位數(shù)據(jù)所需的時(shí)間，即()ms/perBit，因此，通常情況下，傳輸全速一個(gè)字節(jié)數(shù)據(jù)的時(shí)間為40個(gè)外部CLK周期，如果存在位填充，則需要45個(gè)周期時(shí)間。2.2發(fā)送及接收器本文重點(diǎn)介紹高速傳輸?shù)奶攸c(diǎn)。在高速環(huán)境下USB的傳輸速率為480Mbps,選用這個(gè)數(shù)值，一方面是可以使用現(xiàn)存的電纜和連接器，另一方面通過對(duì)半導(dǎo)體技術(shù)的廣泛研究與測(cè)試，這個(gè)速度不僅在生產(chǎn)工藝上沒有問題，也與USB

6、1.1的完全兼容。為了減少噪聲和電源抖動(dòng)對(duì)傳輸?shù)挠绊懀岣邆鬏斔俣?，選擇差分電流模驅(qū)動(dòng)方式。USB2.0的一個(gè)最大挑戰(zhàn)就是要設(shè)計(jì)出低的輸出阻抗的高性能收發(fā)器7。在480Mbps傳輸時(shí)，如果路徑?jīng)]有按照性能要求的阻抗結(jié)束，就會(huì)產(chǎn)生反射。為此，在傳輸高速信號(hào)時(shí)，要給電纜匹配一個(gè)90Q的電阻，以消除信號(hào)反射，同時(shí)電流源在驅(qū)動(dòng)這個(gè)低的輸出阻抗時(shí)也可增加抗噪聲性能。當(dāng)高速驅(qū)動(dòng)器在工作的時(shí)候，總線處于空閑狀態(tài)，兩個(gè)數(shù)據(jù)線都處于低電平狀態(tài)，此時(shí)集線器的全速驅(qū)動(dòng)器和設(shè)備的全速驅(qū)動(dòng)器在功能上等效成每個(gè)都是45Q電阻(如圖3的圓圈所示)，合成90Q的差分電阻產(chǎn)生一個(gè)0系數(shù)的反射。協(xié)議規(guī)定全速驅(qū)動(dòng)器的輸出阻抗在45

7、0±10%，以符合高速收發(fā)器的需要。高速數(shù)據(jù)傳輸和低速全速數(shù)據(jù)傳輸一樣，數(shù)據(jù)流以差分不歸零碼進(jìn)行編碼，在電纜上成差分信號(hào)進(jìn)行傳輸。發(fā)送的高速信號(hào)是由高速電流驅(qū)動(dòng)器完成的。驅(qū)動(dòng)器根據(jù)高速環(huán)境中相應(yīng)的J或K信號(hào)，向D+和D數(shù)據(jù)線分別傳送電流大小為17.78mA電流，通過一個(gè)22.5Q的負(fù)載(兩個(gè)45Q的負(fù)載并聯(lián)接地)，在D+和D信號(hào)線產(chǎn)生一個(gè)近似于±400mv的電壓，達(dá)到高速差分傳輸?shù)男Ч?。上行述端口IF755X7T冇淤端口肚上箸沁電阻復(fù)送裁據(jù)舗入凸電狙獗慳匪田噸動(dòng)翠使能圖3高速差分信號(hào)收發(fā)器的基本組件2.2HSDLL和FSDLL本模塊包含延時(shí)鎖相環(huán)，可以是DLL，也可以是PL

8、L。其主要功能是對(duì)高速或全速傳輸?shù)臄?shù)據(jù)流進(jìn)行提取及時(shí)鐘恢復(fù)，達(dá)到同步和正確提取數(shù)據(jù)的目的?？梢詳喽?，這個(gè)模塊是UTMI中的核心模塊，它的性能的好壞將決定了UTMI接收數(shù)據(jù)的正確性。需要進(jìn)一步了解可以參考文獻(xiàn)8。.3.3MUX/DEMUX選擇全速還是高速傳輸?shù)臄?shù)據(jù)流。3.4NRZI編碼/解碼與USB1.1原理相同，以提高信號(hào)的抗噪聲能力。如圖4所示，NRZI為差分不歸零制編碼，這種編碼與常規(guī)的不歸零制(NRZ)編碼的區(qū)別在于每個(gè)"0"碼處都有跳變、每個(gè)"1"碼處沒有跳變。在NRZI編碼中的，信號(hào)通過相鄰碼元極性的跳變來解碼，而不是簡(jiǎn)單的以絕對(duì)電平為準(zhǔn)由此可

9、獲得更高的抗干擾能力。圖4NRZI編碼方式3.5BitStuff/BitUnstuff對(duì)于NRZI編碼方式會(huì)遇到一個(gè)嚴(yán)重的問題，就是若一長串連續(xù)的"1"將會(huì)導(dǎo)致無電平跳變，逐漸的累積，從而引起機(jī)收起最終丟失同步信號(hào)，使得讀取的時(shí)序發(fā)生嚴(yán)重的錯(cuò)誤。因此，在NRZI編碼之間，還需執(zhí)行所謂的位填充(Bit-stuffing)的工作。在連續(xù)的傳輸6個(gè)"1"位，強(qiáng)制在NRZI編碼的數(shù)據(jù)流中加入跳變。這就確保接收器至少可以在每7個(gè)位的時(shí)間間隔，檢測(cè)到一次跳變，使接收器和傳送的數(shù)據(jù)保持同步。圖5說明了位填充的工作方式。圖5位填充的工作方式位填充操作從同步數(shù)據(jù)段（如圖7

10、所示）開始，始終貫穿于整個(gè)傳送過程并嚴(yán)格遵守位填充規(guī)則后面還可以看到高速包的結(jié)束EOF也是利用位填充規(guī)則來提示數(shù)據(jù)包結(jié)束的。3.6串行/并行轉(zhuǎn)換通過RxShift/Hold的寄存器或TxShift/Hold寄存器分別將接收的數(shù)據(jù)或要發(fā)送的數(shù)據(jù)進(jìn)行相應(yīng)的串行/并行轉(zhuǎn)換。3.7基本控制單元基本控制單元是為了控制UTMI的工作狀態(tài)及檢測(cè)接收數(shù)據(jù)是否有效。這里主要介紹發(fā)射包絡(luò)探測(cè)器（Squelch）。在低電壓信號(hào)環(huán)境下，為了避免探測(cè)電纜上引起的噪聲信號(hào)作為要傳輸?shù)男盘?hào)，就需要運(yùn)用發(fā)射包絡(luò)探測(cè)器（Squelch）來檢測(cè)總線上的信號(hào)是否有效。總線空閑時(shí)，高速差分接收器處于靜噪狀態(tài)，當(dāng)檢測(cè)到包開始信號(hào)后，高

11、速差分接收器被激活，此時(shí)當(dāng)差分信號(hào)電平小于100mV時(shí)探測(cè)器指示總線上的信號(hào)無效；只有當(dāng)信號(hào)電平大于150mV時(shí)，探測(cè)器才會(huì)指示接收的高速差分信有效。但這種方法也可能會(huì)帶來同步上的延時(shí)，即在檢測(cè)到包絡(luò)和啟動(dòng)接收器之間最多可能會(huì)出現(xiàn)4位的延時(shí)，但這個(gè)延時(shí)并不帶來同步的問題3。4.其他功能分析4.1高速設(shè)備的連接檢測(cè)（HSDetectionHandshake）前面原理提到，設(shè)備在連接、掛起恢復(fù)或復(fù)位后，都要進(jìn)行高速設(shè)備的連接檢測(cè)（HSDetectionHandshake）。高速設(shè)備的連接檢測(cè)剛開始是在全速信號(hào)環(huán)境下進(jìn)行的。通過高速設(shè)備和高速集線器之間傳輸一個(gè)握手信號(hào)來指示設(shè)備是否為高速設(shè)備。如果握

12、手信號(hào)傳輸失敗，則默認(rèn)為全速設(shè)備。設(shè)備連接到集線器Hub或主機(jī)時(shí)，全速和高速設(shè)備在D+線上有一個(gè)1.5KQ的上拉電阻，由于下拉電阻為15KQ,D+會(huì)加到近似90%的直流電平，當(dāng)集線器探測(cè)到D+的高電平，就認(rèn)為連接到全速設(shè)備。此時(shí)，軟件就會(huì)通過復(fù)位命令發(fā)送一個(gè)RESET信號(hào)到集線器，讓集線器驅(qū)動(dòng)一個(gè)SE0信號(hào)（D+和D都為低電平）超過10ms。高速設(shè)備檢測(cè)到RESET信號(hào)后發(fā)送一個(gè)ChirpK信號(hào)給集線器（17ms的時(shí)間）。集線器的高速接收器若在設(shè)備發(fā)出ChirpK序列后2.5微秒內(nèi)檢測(cè)到，則響應(yīng)傳送一個(gè)交替的ChirpK和ChirpJ信號(hào)序列。設(shè)備檢測(cè)到這6個(gè)線性調(diào)頻脈沖Chirp序列（3個(gè)交

13、替的KJ信號(hào)對(duì)），集線器將連接端口置入高速啟用狀態(tài)，并從D+斷開上拉電阻，啟用高速設(shè)備終端，設(shè)置高速設(shè)備默認(rèn)狀態(tài)。若設(shè)備在RESET之后沒有發(fā)出ChirpK信號(hào)或者設(shè)備沒有檢測(cè)到集線器響應(yīng)的交替KJ信號(hào)序列，則高速設(shè)備就繼續(xù)以全速模式進(jìn)行操作。圖6的事件時(shí)序圖說明高速設(shè)備連接的過程。上科幫ip口戲毎TrIcrSeledt1112TST1T5HH-F-FIFiTljTimeTcrriEdlett+TIira.ild；BF/BijUeviiZdziI_IchirnK；：E'JKJ/VYVV圖6HS_Detection_Handshake事件時(shí)序圖其中TO時(shí)刻表示HSHandshake開始。

14、在Tl時(shí)刻，設(shè)備發(fā)送ChirpK信號(hào)并在T2時(shí)刻結(jié)束；下行端口在T3時(shí)刻發(fā)送KJ交替脈沖序列，若設(shè)備在T6時(shí)刻接收到下行端口的Chirp信號(hào)后，則設(shè)備在T7時(shí)刻斷開D+的上拉電阻，并設(shè)置成HS終端及HS缺省狀態(tài)，等待高速連接檢測(cè)結(jié)束。T8是指總線中止下行端口發(fā)送ChirpKJ信號(hào)的時(shí)刻；T9時(shí)刻則表示最早結(jié)束總線高速連接檢測(cè)時(shí)刻，或者表示斷開D+上拉電阻后，設(shè)置HS終端進(jìn)入HS的缺省工作狀態(tài)最晚時(shí)間。圖7高速模式的SYNC信息包4.2高速設(shè)備斷開檢測(cè)(HS_Disconnect)由于高速設(shè)備的連接沒有上升電壓，所以集線器要用不同的方法來檢測(cè)設(shè)備的移除。高速設(shè)備在總線空閑時(shí)，D+和D數(shù)據(jù)線保持低

15、電平，當(dāng)設(shè)備斷開時(shí)，線上不會(huì)檢測(cè)到明顯的變化，但是此時(shí)設(shè)備的差分終端電阻消失，而高速包還繼續(xù)從原來設(shè)備連接的端口進(jìn)行傳輸。當(dāng)這個(gè)包到達(dá)沒有負(fù)載的路徑端點(diǎn)時(shí)，一個(gè)很大的反射會(huì)回到集線器接口，使得集線器連接端口的差分電壓加倍，當(dāng)集線器檢測(cè)到這個(gè)雙倍電壓就可指示設(shè)備已經(jīng)被移除。協(xié)議定義，HS_Disconnect一般是在擴(kuò)展高速信息包結(jié)束符后(extendedEndofHighspeedPacket,HSEOP)USB探測(cè)集線器的差分電平，若大于等于625mV則表示設(shè)備已經(jīng)解除連接。4.3高速包開始和同步序列(SYNC)因?yàn)樵O(shè)備與主機(jī)不是分享同一時(shí)鐘，接收設(shè)備無法正確知道傳送設(shè)備何時(shí)會(huì)傳送一個(gè)新的信

16、息包。為此，要讓傳送和接收同步，每一個(gè)信息包都需要一個(gè)SYNC作為包開始，達(dá)到讓接收設(shè)備的脈沖與傳送的數(shù)據(jù)同步的目的。在高速環(huán)境中，SYNC是32位：15個(gè)交替重復(fù)的KJ信號(hào)對(duì)，最后是兩個(gè)K信號(hào)。圖7表示高速同步序列和包開始符。4.4高速包結(jié)束符(EOP)高速包結(jié)束符檢測(cè)原理如圖8所示，每個(gè)包都以EOP序列結(jié)束。除了高速幀開始信息包中的高速信息包結(jié)束符(extendedEndofHigh-speedPacket,HSEOP)是40位外，其他高速信息包結(jié)束都是8位。這8位結(jié)束符是一個(gè)沒有位填充的01111111bNRZI的編碼。如果前一位是J,高速信息包結(jié)束符是KKKKKKKK。反之，如果前一位是K,則高速信息包結(jié)束符是JJJJJJJJ。不管那種情況，傳輸?shù)?個(gè)位序列都會(huì)引起位填充錯(cuò)誤，也就是接收器檢測(cè)到一個(gè)有意的填充錯(cuò)誤序列，就知道包結(jié)束，即使這不是一個(gè)EOP，而是出現(xiàn)了一個(gè)真正的位填充錯(cuò)誤也不例外。包結(jié)束后總線遞回到空閑狀態(tài)并進(jìn)行有卓出況菽填克潛晨SquelctiRlSEO譏H肛E鬼/頸圖8高速傳輸?shù)陌Y(jié)束符檢測(cè)4.5復(fù)位和掛起設(shè)備的復(fù)位和掛起信號(hào)都是發(fā)送一個(gè)大于3ms的總線空閑信號(hào)，同時(shí)在兩種狀態(tài)下高速設(shè)備都轉(zhuǎn)換到全速信號(hào)環(huán)境，因此高速設(shè)備必須能夠區(qū)分這不同兩個(gè)的事件。當(dāng)高速設(shè)備斷開高速電阻并重新連接1.5K的上拉電阻進(jìn)入全速模式后，在100ms至875m