1、.課程設(shè)計任務(wù)書學(xué)生XX：助人為樂專業(yè)班級：不計得失指導(dǎo)教師：一定過工作單位：信息工程學(xué)院題目: 二輸入數(shù)據(jù)選擇器幅員設(shè)計初始條件：計算機、ORCAD軟件、L-EDIT軟件要求完成的主要任務(wù):1、課程設(shè)計工作量：2周2、技術(shù)要求：1學(xué)習(xí)ORCAD軟件、L-EDIT軟件軟件。2設(shè)計一個二輸入數(shù)據(jù)選擇器電路。3利用ORCAD軟件、L-EDIT軟件對該電路進展系統(tǒng)設(shè)計、電路設(shè)計和幅員設(shè)計，并進展相應(yīng)的設(shè)計、模擬和仿真工作。3、查閱至少5篇參考文獻。按"XX理工大學(xué)課程設(shè)計工作標準"要求撰寫設(shè)計報告書。全文用A4紙打印，圖紙應(yīng)符合繪圖標準。時間安排：2021.11.22布置課程設(shè)計

2、任務(wù)、選題；講解課程設(shè)計具體實施方案與課程設(shè)計報告格式的要求；課程設(shè)計答疑事項。2021.11.25-11.27學(xué)習(xí)ORCAD軟件、L-EDIT軟件，查閱相關(guān)資料，復(fù)習(xí)所設(shè)計內(nèi)容的根本理論知識。2021.11.28-12.5對二輸入數(shù)據(jù)選擇器電路進展設(shè)計仿真工作，完成課設(shè)報告的撰寫。2021.12.6提交課程設(shè)計報告，進展辯論。指導(dǎo)教師簽名：年月日系主任或責(zé)任教師簽名：年月日目錄1.緒論22.軟件簡介32.1Cadence簡介32.2L-edit簡介33.二輸入多路選擇器電路設(shè)計及仿真43.1數(shù)據(jù)選擇器原理43.2電路原理圖的繪制53.3電路圖仿真64.集成電路幅員設(shè)計74.1CMOS數(shù)字電路

3、根本單元幅員設(shè)計74.1.1反相器幅員設(shè)計74.1.2與非門幅員設(shè)計84.2整體幅員設(shè)計94.3設(shè)計規(guī)那么的驗證及結(jié)果95.總結(jié)10參考文獻11. v.摘要I C“集成電路產(chǎn)業(yè)是全球高新技術(shù)產(chǎn)業(yè)的前沿與核心，是最具活力和挑戰(zhàn)性的戰(zhàn)略產(chǎn)業(yè)。自2000年來，在國家政策的大力支持下，我國集成電路產(chǎn)業(yè)得到了長足的開展，而作為集成電路產(chǎn)業(yè)最前沿的設(shè)計業(yè)更是呈現(xiàn)出“百花齊放的繁榮景象。本文主要介紹了數(shù)據(jù)選擇器的幅員設(shè)計根本方法，實現(xiàn)了幅員設(shè)計的根本要求。關(guān)鍵詞：幅員，數(shù)據(jù)選擇器，Orcad. v.1 緒論集成電路從60年代開場，經(jīng)歷了小規(guī)模集成,中規(guī)模集成，大規(guī)模集成，到目前的超大規(guī)模集成。單個芯片上已經(jīng)

4、可以制作含幾百萬個晶體管的一個完整的數(shù)字系統(tǒng)或數(shù)?；旌系碾娮酉到y(tǒng)。I C“集成電路產(chǎn)業(yè)是全球高新技術(shù)產(chǎn)業(yè)的前沿與核心，是最具活力和挑戰(zhàn)性的戰(zhàn)略產(chǎn)業(yè)。自2000年來，在國家政策的大力支持下，我國集成電路產(chǎn)業(yè)得到了長足的開展，而作為集成電路產(chǎn)業(yè)最前沿的設(shè)計業(yè)更是呈現(xiàn)出“百花齊放的繁榮景象,作為產(chǎn)業(yè)命脈的IC設(shè)計人才，在IC產(chǎn)業(yè)最集中的長三角地區(qū)也僅僅只有幾千人。所以擁有一定工作經(jīng)歷的設(shè)計工程師，據(jù)國內(nèi)知名獵頭公司烽火獵聘公司數(shù)據(jù)顯示ic已成為人才獵頭公司爭相角逐的“寵兒。在整個設(shè)計過程中，幅員layout設(shè)計或者稱作物理設(shè)計physical design是其中重要的一環(huán)。他是把每個原件的電路表示轉(zhuǎn)

5、換成集合表示，同時，元件間連接的線網(wǎng)也被轉(zhuǎn)換成幾何連線圖形。IC幅員設(shè)計是指將前端設(shè)計產(chǎn)生的門級網(wǎng)表通過EDA設(shè)計工具，根據(jù)產(chǎn)品前段設(shè)計線路或文件要求，按照工藝設(shè)計規(guī)那么，進展布局布線和進展物理驗證并最終產(chǎn)生供制造用的GDSII數(shù)據(jù)的過程。其主要工作職責(zé)有：芯片物理構(gòu)造分析、邏輯分析、建立后端設(shè)計流程、幅員布局布線、幅員編輯、幅員物理驗證、聯(lián)絡(luò)代工廠并提交生產(chǎn)數(shù)據(jù)。作為連接設(shè)計與制造的橋梁，合格的幅員設(shè)計人員既要懂得IC設(shè)計、幅員設(shè)計方面的專業(yè)知識，還要熟悉制程廠的工作流程、制程原理等相關(guān)知識。2 軟件簡介1.1 Cadence簡介Cadence Design Systems是一個專門從事電子

6、設(shè)計自動化EDA的軟件公司，由SDA Systems和ECAD兩家公司于1988年兼并而成。是全球最大的電子設(shè)計技術(shù)(Electronic Design Technologies)、程序方案效勞和設(shè)計效勞供應(yīng)商。其產(chǎn)品涵蓋了電子設(shè)計的整個流程，包括系統(tǒng)級設(shè)計，功能驗證，IC綜合及布局布線，模擬、混合信號及射頻IC設(shè)計，全定制集成電路設(shè)計，IC物理驗證，PCB設(shè)計和硬件仿真建模等。包括原理圖輸入、生成、模擬數(shù)字/混合電路仿真，fpga設(shè)計，pcb編輯和自動布局布線mcm電路設(shè)計、高速pcb幅員的設(shè)計仿真。Cadence Allegro系統(tǒng)互連平臺能夠跨集成電路、封裝和PCB協(xié)同設(shè)計高性能互連。應(yīng)

7、用平臺的協(xié)同設(shè)計方法，工程師可以迅速優(yōu)化I/O緩沖器之間和跨集成電路、封裝和PCB的系統(tǒng)互聯(lián)。該方法能防止硬件返工并降低硬件本錢和縮短設(shè)計周期。1.2 L-edit簡介Tanner集成電路設(shè)計軟件是由Tanner Research 公司開發(fā)的基于Windows平臺的用于集成電路設(shè)計的工具軟件。該軟件功能十分強大，易學(xué)易用，包括S-Edit，T-Spice，W-Edit，L-Edit與LVS，從電路設(shè)計、分析模擬到電路布局一應(yīng)俱全。其中的L-Edit幅員編輯器在國內(nèi)應(yīng)用廣泛，具有很高知名度。L-Edit Pro是Tanner EDA軟件公司所出品的一個IC設(shè)計和驗證的高性能軟件系統(tǒng)模塊，具有高效

8、率，交互式等特點，強大而且完善的功能包括從IC設(shè)計到輸出，以及最后的加工效勞，完全可以媲美百萬美元級的IC設(shè)計軟件。L-Edit Pro包含IC設(shè)計編輯器(Layout Editor)、自動布線系統(tǒng)(Standard Cell Place & Route)、線上設(shè)計規(guī)那么檢查器DRC、組件特性提取器Device Extractor、設(shè)計布局與電路netlist的比較器(LVS)、CMOS Library、Marco Library，這些模塊組成了一個完整的IC設(shè)計與驗證解決方案。L-Edit Pro豐富完善的功能為每個IC設(shè)計者和生產(chǎn)商提供了快速、易用、準確的設(shè)計系統(tǒng)。3 二輸入多路選

9、擇器電路設(shè)計及仿真1.3 數(shù)據(jù)選擇器原理在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路選出來的電路，叫做數(shù)據(jù)選擇器，也稱多路選擇器或多路開關(guān)。數(shù)據(jù)選擇器(MUX)的邏輯功能是在地址選擇信號的控制下，從多路數(shù)據(jù)中選擇一路數(shù)據(jù)作為輸出信號，其工作原理如以下圖所示：圖3-1數(shù)據(jù)選擇器原理圖2輸入多路選擇器Mux2的電路中A、B分別為兩路輸入端口，Sel為數(shù)據(jù)選擇端，Out為數(shù)據(jù)輸出端。它的邏輯功能是當(dāng)Sel=0時，選擇輸入A通過，Y=A；當(dāng)Sel=1時，選擇輸入B通過，Y=B。2輸入多路選擇器有三個與非門nand2和一個反相器構(gòu)成。輸出信號，其工作原理如以下圖所示：圖3-2數(shù)據(jù)選擇器邏輯電路圖1.

10、4 電路原理圖的繪制電路圖的繪制采用Cadence軟件進展。首先在windows系統(tǒng)中翻開Capture CIS軟件以進入Capture的工作環(huán)境，然后在軟件菜單欄中選擇fileànewàProject新建一個工程，如以下圖所示：圖3-3軟件新建工程在新建工程的原理圖編輯窗口中，執(zhí)行P1ace/Part命令，在彈出窗口“Libraries列表框中選擇所需元件，移到適宜的位置按鼠標左鍵放置，完成后按ESC鍵或鼠標右鍵點end mode以完畢元件放置。調(diào)整元件擺放位置，利用快捷鍵“w對各個元件進展電氣連接，將各個元件按設(shè)計要求進展連接。連接電路圖如下：圖3-4整體電路圖1.5

11、電路圖仿真二選一數(shù)據(jù)選擇器邏輯表達式為：Y=SA+SB根據(jù)邏輯表達式所列真值表如下所示：圖3-5數(shù)據(jù)選擇器真值表在電路圖繪制完畢后，首先執(zhí)行PSpice/Create Netlist命令建立電路網(wǎng)表；然后執(zhí)行PSpice/New Simulation Profile命令，在彈出窗口中進展仿真參數(shù)類型設(shè)置；最后執(zhí)行PSpice/Markers/Voltage Level命令，放置儀器探頭進展測量仿真，發(fā)現(xiàn)仿真結(jié)果和理論相符合。仿真結(jié)果如以下圖：圖3-4整體電路仿真結(jié)果4 集成電路幅員設(shè)計1.6 CMOS數(shù)字電路根本單元幅員設(shè)計1.6.1 反相器幅員設(shè)計圖4-1cmos反相器圖4-2傳輸特性曲線當(dāng)

12、輸入電壓為高時，PMOS因其柵壓柵壓等于0而截止，而NMOS導(dǎo)通，此時輸出電壓為低電平而接近0相反，當(dāng)輸入電壓為低時，NMOS和PMOS管分別關(guān)斷和導(dǎo)通。產(chǎn)生高電平輸出電壓。因此，不管那種邏輯狀態(tài)，串聯(lián)在高電平和地之間的這兩個晶體管中總有一個處于導(dǎo)通狀態(tài)另一個處于截止?fàn)顟B(tài)。圖4-3非門幅員由于非門由一個PMOS和一個CMOS串聯(lián)而成，因此設(shè)計幅員的時候可以把兩個MOS串聯(lián)在一起，以減少圖層面積，由于兩個MOS的柵極是相連的，故可以直接以poly圖層將兩個MOS館相連接。1.6.2 與非門幅員設(shè)計2輸入數(shù)據(jù)選擇器的另外一個主要組成局部是與非門，有兩個輸入和一個輸出。如果輸入為1和0，那么輸出為1

13、；如果輸入為0和0，那么輸出為1。與非門那么是當(dāng)輸入端中有1個或1個以上是低電平時，輸出為高電平；只有所有輸入是高電平時，輸出才是低電平，以下圖是與非門的幅員設(shè)計。圖4-4與非門原理圖從電路圖可以看出，與非門是由兩個PMOS并聯(lián)再和兩個NMOS串聯(lián)而成的。因此在進展幅員設(shè)計時，可以把兩個PMOS的ploy圖層畫在同一個有源區(qū)里面。然后通過ploy圖層把PMOS和NMOS連接起來。圖4-4與非門幅員1.7 整體幅員設(shè)計圖4-5數(shù)據(jù)選擇器電路由上述的電路原理圖可以看出，一個2輸入數(shù)據(jù)選擇器由一個非門和三個與非門組成，因此在繪制幅員的時候可以把設(shè)計的非門及與非門幅員連接一起即可，整體幅員設(shè)計如以下圖

14、所示：圖4-62輸入數(shù)據(jù)選擇器幅員1.8 設(shè)計規(guī)那么的驗證及結(jié)果設(shè)計規(guī)那么的驗證是幅員與具體工藝的接口，因此就顯得尤為重要，可以進展設(shè)計規(guī)那么驗證DRC。翻開要驗證單元的幅員界面，點擊FILE下的DRACULADRC，彈出在菜單欄上，在DRC菜單下的SETUP中，給出錯誤文件的路徑，即可將錯誤報告與Virtuoso的圖形界面結(jié)合起來，根據(jù)錯誤層的提示，在圖中直接修改即可。修改后再更新編譯規(guī)那么文件，重復(fù)進展DRC驗證，直至幅員完全通過DRC驗證。5 總結(jié)這次課程設(shè)計的主要內(nèi)容是集成電路幅員設(shè)計，第一次嘗試在電腦上進展幅員的設(shè)計，有很多地方都不了解，都要通過自己對軟件的學(xué)習(xí)才能順利的進展實驗。在

15、選取了2輸入同或門電路的同時，我開場了幅員設(shè)計，剛開場時我完全不知怎么著手畫幅員，于是我通過查找圖書館的資料，學(xué)習(xí)Tanner集成電路設(shè)計方法，并從網(wǎng)上找了一些幅員設(shè)計的實用教程，漸漸地我開場掌握了畫幅員的技巧，經(jīng)過半天的努力，我把各個模塊的幅員畫好了，經(jīng)過幾天的努力終于把整個芯片的幅員畫完，并最終通過了DRC檢查。我覺得這次集成電路課程設(shè)計是一個很好的鍛煉時機，除了熟練地掌握了Tanner軟件的使用，還穩(wěn)固了我的知識，并且我掌握了畫幅員的方法，而且通過查閱資料，還拓展了我的知識視野，加強了我查閱資料的能力?？偟膩碚f，實驗簡單，過程是最難的。不管結(jié)果如何，在實驗的過程中至少能學(xué)到很多東西，雖然這次實驗我們順利完成，但是要更深入的問題我們還是