1、計算機組成原理試題一一、單項選擇題（從下列各題四個備選答案中選出一個正確答案，并將其代號寫在題干前面的括號內(nèi)。）B ）。A、89.8B、211.4C、211.5D、1011111.1012.若x補=0.1101010，則x原=（A ）。A、1.0010101 B、1.0010110 C、0.0010110 D、0.11010103.若采用雙符號位，則發(fā)生正溢的特征是：雙符號位為（ B）。A、00 B、01 C、10 D、114.原碼乘法是（A ）。A、先取操作數(shù)絕對值相乘，符號位單獨處理B、用原碼表示操作數(shù)，然后直接相乘C、被乘數(shù)用原碼表示，乘數(shù)取絕對值，然后相乘D、乘數(shù)用原碼表示，被乘數(shù)取絕

2、對值，然后相乘5.為了縮短指令中某個地址段的位數(shù)，有效的方法是采?。–）。A、立即尋址B、變址尋址C、間接尋址 D、寄存器尋址6.下列數(shù)中，最小的數(shù)是（A）。A(101001)2B(52)C(2B)16D45 7.下列數(shù)中，最大的數(shù)是（D）。A(101001)2B(52)C(2B)16D45 8.下列數(shù)中，最小的數(shù)是（D）。A（111111）2B（72）C（2F）16D50 9.已知：X=0.0011，Y= -0.0101。（X+Y）補= ( A)。 10.一個512KB的存儲器,地址線和數(shù)據(jù)線的總和是（C ） 。A17 B19C27D3611.某計算機字長是16位它的存儲容量是64KB,按字

3、編址,它們尋址范圍是（C ） 。A64K B32KBC32K D16KB12.某一RAM芯片其容量為512*8位,除電源和接地端外該芯片引線的最少數(shù)目是（C ） 。A.21 B.17 C.19 D.2012.計算機內(nèi)存儲器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.單地址指令中為了完成兩個數(shù)的算術(shù)操作，除地址碼指明的一個操作數(shù)外，另一個數(shù)常需采用( C) 。A.堆棧尋址方式 B.立即尋址方式 C.隱含尋址方式D.間接尋址方式 14.零地址運算指令在指令格式中不給出操作數(shù)地址，因此它的操作數(shù)來自(B)。 A.立即數(shù)和棧頂 B.棧頂和次棧頂 C.

4、暫存器和棧頂D.寄存器和內(nèi)存單元 15.指令系統(tǒng)中采用不同尋址方式的目的主要是( C)。A.實現(xiàn)存儲程序和程序控制B.可以直接訪問外存C.縮短指令長度，擴大尋址空間，提高編程靈活性D.提供擴展操作碼的可能并降低指令譯碼難度16.用于對某個寄存器中操作數(shù)的尋址方式稱為( C)尋址。A.直接B.間接C.寄存器直接D.寄存器間接17.寄存器間接尋址方式中，操作數(shù)處在(B )。A.通用寄存器B.貯存單元C.程序計數(shù)器D.堆棧18.RISC是(A)的簡稱。A.精簡指令系統(tǒng)計算機 B.大規(guī)模集成電路C.復(fù)雜指令計算機 D.超大規(guī)模集成電路19.CISC是(C)的簡稱。A.精簡指令系統(tǒng)計算機 B.大規(guī)模集成

5、電路C.復(fù)雜指令計算機 D.超大規(guī)模集成電路20.中央處理器是指( C) 。A運算器B.控制器 C.運算器和控制器存儲器 D.運算器和控制器 21.在CPU中跟蹤指令后繼地址的寄存器是( B).主存地址寄存器 B.程序寄存器 C.指令寄存器 D.狀態(tài)條件寄存器 22.CPU 中通用寄存器的位數(shù)取決于（B）。 A.存儲容量 B.機器字長 C.指令的長度 D.CPU的管腳數(shù) 23.同步控制是(C) 。A.只適用于CPU控制的方式 B.只適用于外圍設(shè)備控制的方式 C.由統(tǒng)一時序信號控制的方式 D.所有指令執(zhí)行時間都相同的方式 24.異步控制常用于(A )作為其主要控制方式。 A.在單總線結(jié)構(gòu)計算機中

6、訪問主存與外圍設(shè)備時B.微型機的CPU控制中 C.組合邏輯控制的CPU中 D.微程序控制器中25.為了縮短指令中某個地址段的位數(shù)，有效的方法是采?。– ）。A、立即尋址B、變址尋址C、間接尋址D、寄存器尋址二、判斷題（判斷下列各題的正誤。對的打“”，錯的打“×”，若錯誤必須加以改正。每題1分，計10分） 1、存儲單元是存放一個二進制信息的存貯元。×2、計算機輔助設(shè)計簡稱CAD。3、集中式總線控制中，定時查詢方式的響應(yīng)速度最快。×4、主程序運行時何時轉(zhuǎn)向為外設(shè)服務(wù)的中斷服務(wù)程序是預(yù)先安排好的。×5、時序電路用來產(chǎn)生各種時序信號，以保證整個計算機協(xié)調(diào)地工作。

7、6、采用下址字段法控制微程序執(zhí)行順序的微程序控制器中，一定要有微程序計數(shù)器。×7、主存儲器中采用雙譯碼結(jié)構(gòu)的主要目的是提高存取速度。×8、集中式總線控制中，定時查詢方式下，各設(shè)備的優(yōu)先級是固定不變的。×9、引入虛擬存儲系統(tǒng)的目的是提高存儲速度。×10、方式進行外設(shè)與主機交換信息時，不需要向主機發(fā)出中斷請求。×11、CPU以外的設(shè)備都稱外部設(shè)備。×12、第三代計算機所用的基本器件是晶體管。×13、奇偶校驗可以糾正代碼中出現(xiàn)的錯誤。×14、用微指令的分段譯碼法設(shè)計微指令時，需將具有相斥性的微命令組合在同一字段內(nèi)。15、

8、CPU訪問存儲器的時間是由存儲器的容量決定的，存儲容量與越大，訪問存儲器所需的時間越長。×四、名詞解釋（每題2分，共10分） 1、存儲程序的工作方式：將計算機需進行的工作事先編寫成程序，存入計算機中，運行程序時計算機自動進行工作。2、高速緩沖存儲器：介于CPU與主存之間，速度較快、容量較小、價格較貴的存儲器，引入CACHE的目的是提高存儲系統(tǒng)的速度。3、程序中斷的工作方式：在CPU運行主程序時，接受到非預(yù)期的中斷請求，CPU暫?，F(xiàn)行工作轉(zhuǎn)向為中斷請求服務(wù)，待服務(wù)完畢后回到住程序繼續(xù)執(zhí)行。4、系統(tǒng)總線：連接機器內(nèi)部各大部件的信息公共通道。5、微程序：用于解釋機器指令的若干條微指令的有序

9、集合。6、（磁盤的）數(shù)據(jù)傳輸率：單位時間傳送的二進制信息的字節(jié)數(shù)。7、DMA方式：單位時間傳送的二進制信息的字節(jié)數(shù)。8、隨機存取方式：一定的硬件和一定的軟件組成的有機整體。五、簡答題（每小題5分，共30分）1、說你認為計算機系統(tǒng)中的硬件和軟件在邏輯功能等價嗎？為什么? 答：軟件與硬件的邏輯功能是等效的，但性能不相同。2、什么是運算器？它的主要由哪幾個功能部件組成？答：運算器是進行算術(shù)邏輯運算的部件。它主要由加法器、通用寄存器、標志寄存器等部件組成。3、與RAM相比ROM有何特點？答：ROM掉電后信息不會丟失，但其中的信息只能讀不能隨便寫。4、與程序中斷控制方式相比DMA控制方式有何特點？答：速

10、度快。響應(yīng)快、優(yōu)先級高、處理快、無須現(xiàn)場保護和現(xiàn)場的恢復(fù)。但是應(yīng)用范圍沒有程序中斷控制方式廣。5、微程序控制的基本思想是：把指令執(zhí)行所需要的所有控制信號存放在控制存儲器中，需要時從這個存儲器中讀取，即把操作控制信號編成微指令，存放在控制存儲器中。一條機器指令的功能通常用許多條微指令組成的序列來實現(xiàn)，這個微指令序列稱為微程序。微指令在控制存儲器中的存儲位置稱為微地址。6、同種類的外設(shè)部設(shè)備接入計算機系統(tǒng)時，應(yīng)解決哪些主要問題？答：數(shù)據(jù)格式、地址譯碼、控制信息的組織和狀態(tài)信息的反饋。7、中斷接口一般包含哪些基本組成？簡要說明它們的作用。 答：地址譯碼。選取接口中有關(guān)寄存器，也就是選擇了I/O設(shè)備；

11、命令字/狀態(tài)字寄存器。供CPU輸出控制命令，調(diào)回接口與設(shè)備的狀態(tài)信息；數(shù)據(jù)緩存。提供數(shù)據(jù)緩沖，實現(xiàn)速度匹配；控制邏輯。如中斷控制邏輯、與設(shè)備特性相關(guān)的控制邏輯等。8、加快中央處理器與主存之間傳輸信息的措施有哪些？六、綜合題1、設(shè)X=26/32，Y=-15/32,采用二進制變形補碼計算X+Y補=? 并討論計算結(jié)果。 解： 設(shè)X=26/32，Y=-15/32,采用二進制變形補碼計算X+Y補=? 并討論計算結(jié)果。解:X=0.11010 Y= - 0.01111 X+Y補=0.010111 無溢出 2、00110011，10011110，求？ ？ 解: 00010010101111113、設(shè)有一個具有

12、12位地址和4位字長的存儲器，問：（1）該存儲器能存儲多少字節(jié)信息？（2）如果存儲器由1K×1位RAM芯片組成.需要多少片?（3）需要地址多少位作為芯片選擇? （4）試畫出該存儲器的結(jié)構(gòu)圖。解：設(shè)有一個具有12位地址和4位字長的存儲器，（1）該存儲器能存儲2K字節(jié)信息。（2）如果存儲器由1K×1位RAM芯片組成.需要16片。（3）需要地址2位作為芯片選擇。（4） （圖略）4. 某機字長16位，內(nèi)存總?cè)萘繛?56KW，其中ROM占地址范圍為00000HOFFFFH，其余地址空間為RAM。請用如下存貯芯片為該機設(shè)計一個存儲器：(1) ROM、RAM的容量各為多少？(2) 該主存

13、的地址線、數(shù)據(jù)線各為多少根？(3) 用容量為32K*16的ROM芯片和64K*16的RAM芯片構(gòu)成該存儲器，需要RAM和ROM芯片各幾片？(4) 畫出存儲器結(jié)構(gòu)及其與CPU連接的邏輯框圖 解：(1) ROM 64K RAM 192K (2) 數(shù)據(jù)線有16根，地址線有18根。 (3) 需 ROM 2片 ，需RAM 3片。 (4) （圖略） 5什么是CPU？CPU主要由哪些寄存器級的部件組成？CPU 是計算機中進行算術(shù)邏輯運算和指揮協(xié)調(diào)機器各大部件工作的部件。IR、PSW、GR、ALU、PC等。（圖略） 6 畫出單總線CPU內(nèi)部框圖（寄存器級），擬出加法指令A(yù)DD R1，（R2）的讀取與執(zhí)行流程。

14、源尋址方式采用寄存器間址方式。解: 計算機組成原理試題二一、選擇題（共20分，每題1分）1CPU響應(yīng)中斷的時間是_ C _。A中斷源提出請求；B取指周期結(jié)束；C執(zhí)行周期結(jié)束；D間址周期結(jié)束。2下列說法中_c_是正確的。A加法指令的執(zhí)行周期一定要訪存；B加法指令的執(zhí)行周期一定不訪存；C指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期一定訪存；D指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期不一定訪存。3垂直型微指令的特點是_c_。A微指令格式垂直表示；B控制信號經(jīng)過編碼產(chǎn)生；C采用微操作碼；D采用微指令碼。4基址尋址方式中，操作數(shù)的有效地址是_A_。A基址寄存器內(nèi)容加上形式地址（位移量）； B

15、程序計數(shù)器內(nèi)容加上形式地址；C變址寄存器內(nèi)容加上形式地址；D寄存器內(nèi)容加上形式地址。5常用的虛擬存儲器尋址系統(tǒng)由_A_兩級存儲器組成。A主存輔存；BCache主存；CCache輔存；D主存硬盤。6DMA訪問主存時，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪問結(jié)束后，CPU再恢復(fù)工作，這種情況稱作_A_。A停止CPU訪問主存；B周期挪用；CDMA與CPU交替訪問；DDMA。7在運算器中不包含_D_。A狀態(tài)寄存器；B數(shù)據(jù)總線；CALU；D地址寄存器。8計算機操作的最小單位時間是_A_。A時鐘周期；B指令周期；CCPU周期；D中斷周期。9用以指定待執(zhí)行指令所在地址的是_C_。A指令寄存器；B數(shù)據(jù)計數(shù)

16、器；C程序計數(shù)器；pc D累加器。10下列描述中_B_是正確的。A控制器能理解、解釋并執(zhí)行所有的指令及存儲結(jié)果；B一臺計算機包括輸入、輸出、控制、存儲及算邏運算五個單元；C所有的數(shù)據(jù)運算都在CPU的控制器中完成；D以上答案都正確。11總線通信中的同步控制是_B_。A只適合于CPU控制的方式；B由統(tǒng)一時序控制的方式；C只適合于外圍設(shè)備控制的方式；D只適合于主存。12一個16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是B_。14+32=46A48；B46；C36；D32。13某計算機字長是16位，它的存儲容量是1MB，按字編址，它的尋址范圍是A_。1mb/2b=1024kb/2b=512

17、kA512K；B1M；C512KB；D1MB。14以下_B_是錯誤的。（輸入輸出 4）A中斷服務(wù)程序可以是操作系統(tǒng)模塊； B中斷向量就是中斷服務(wù)程序的入口地址；C中斷向量法可以提高識別中斷源的速度；D軟件查詢法和硬件法都能找到中斷服務(wù)程序的入口地址。15浮點數(shù)的表示范圍和精度取決于_C_ 。A階碼的位數(shù)和尾數(shù)的機器數(shù)形式；B階碼的機器數(shù)形式和尾數(shù)的位數(shù)；C階碼的位數(shù)和尾數(shù)的位數(shù)；D階碼的機器數(shù)形式和尾數(shù)的機器數(shù)形式。16響應(yīng)中斷請求的條件是_B_。A外設(shè)提出中斷；B外設(shè)工作完成和系統(tǒng)允許時；C外設(shè)工作完成和中斷標記觸發(fā)器為“1”時；DCPU提出中斷。17以下敘述中_B_是錯誤的。A取指令操作是

18、控制器固有的功能，不需要在操作碼控制下完成；B所有指令的取指令操作都是相同的；C在指令長度相同的情況下，所有指令的取指操作都是相同的；D一條指令包含取指、分析、執(zhí)行三個階段。18下列敘述中_A_是錯誤的。A采用微程序控制器的處理器稱為微處理器；cpuB在微指令編碼中，編碼效率最低的是直接編碼方式；C在各種微地址形成方式中，增量計數(shù)器法需要的順序控制字段較短；DCMAR是控制器中存儲地址寄存器。19中斷向量可提供_C_。A被選中設(shè)備的地址； B傳送數(shù)據(jù)的起始地址；C中斷服務(wù)程序入口地址；D主程序的斷點地址。20在中斷周期中，將允許中斷觸發(fā)器置“0”的操作由A_完成。A硬件；B關(guān)中斷指令；C開中斷

19、指令；D軟件。二、填空題（共20分，每空1分）1在DMA方式中，CPU和DMA控制器通常采用三種方法來分時使用主存，它們是停止 CPU訪問主、周期挪用和DMA和CPU交替訪問主存。2設(shè) n = 8 （不包括符號位），則原碼一位乘需做 8 次移位和最多 8 次加法，補碼Booth算法需做 8 次移位和最多 9 次加法。3設(shè)浮點數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進制補碼浮點規(guī)格化數(shù)對應(yīng)的十進制真值范圍是：最大正數(shù)為2127(1-223)，最小正數(shù)為2129，最大負數(shù)為2128(-21-223)，最小負數(shù)為-2127 。4一個總線傳輸周期包括 a 申請分配階段 B尋址

20、階段C傳輸階D結(jié)束階段5CPU采用同步控制方式時，控制器使用 機器周 和 節(jié)拍 組成的多極時序系統(tǒng)。6在組合邏輯控制器中，微操作控制信號由 指令操作碼 、 時序 和 狀態(tài)條件 決定。三、名詞解釋（共10分，每題2分）1機器周期 2周期挪用 3雙重分組跳躍進位 4水平型微指令 5超標量 四、計算題（5分）已知：A = ，B = 求：A+B補五、簡答題（15分）1某機主存容量為4M×16位，且存儲字長等于指令字長，若該機的指令系統(tǒng)具備97種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對、基址五種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范

21、圍（十進制表示）；（3）一次間址的尋址范圍（十進制表示）；（4）相對尋址的位移量（十進制表示）。2控制器中常采用哪些控制方式，各有何特點？ 3某機有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L4,L2,L3,L0,L1，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4L0L1L2L3L4 1 1 0 0 0 0 1 0 0 0 1 1 1 1 0 1 1 o 1 0 1 1 1 1 1 六、問答題（20分）（1）畫出主機框圖（要求畫到寄存器級）；（2）若存儲器容量為64K×32位，指出圖中各寄存器的位數(shù)；（3）寫出組合邏輯控

22、制器完成 STA X （X為主存地址）指令發(fā)出的全部微操作命令及節(jié)拍安排。（4）若采用微程序控制，還需增加哪些微操作？七、設(shè)計題（10分）設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號（低電平有效），用作讀寫控制信號（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138譯碼器和各種門電路，如圖所示。畫出CPU與存儲器連接圖，要求：（1）主存地址空間分配：8000H87FFH為系統(tǒng)程序區(qū)；8800H8BFFH為用戶程序區(qū)。（2）合理選用上述存儲芯片，說明各選幾片？（3）詳細畫出存儲芯片的片選邏輯。

23、計算機組成原理試題三一、選擇題（共20分，每題1分）1馮·諾伊曼機工作方式的基本特點是_B_。A多指令流單數(shù)據(jù)流；B按地址訪問并順序執(zhí)行指令；C堆棧操作； D存儲器按內(nèi)容選擇地址。2程序控制類指令的功能是_C_。A進行主存和CPU之間的數(shù)據(jù)傳送；B進行CPU和設(shè)備之間的數(shù)據(jù)傳送；C改變程序執(zhí)行的順序； D一定是自動加+1。3水平型微指令的特點是_A_。A一次可以完成多個操作； B微指令的操作控制字段不進行編碼；C微指令的格式簡短； D微指令的格式較長。4存儲字長是指_B_。A存放在一個存儲單元中的二進制代碼組合；B存放在一個存儲單元中的二進制代碼位數(shù)；C存儲單元的個數(shù)； D機器指令的

24、位數(shù)。5CPU通過_B_啟動通道。A執(zhí)行通道命令；B執(zhí)行I/O指令；C發(fā)出中斷請求；D程序查詢。6對有關(guān)數(shù)據(jù)加以分類、統(tǒng)計、分析，這屬于計算機在_C_方面的應(yīng)用。A數(shù)值計算；B輔助設(shè)計；C數(shù)據(jù)處理；D實時控制。7總線中地址線的作用是_C_。A只用于選擇存儲器單元； B由設(shè)備向主機提供地址；C用于選擇指定存儲器單元和I/O設(shè)備接口電路的地址；D即傳送地址又傳送數(shù)據(jù)。8總線的異步通信方式_A_。A不采用時鐘信號，只采用握手信號； B既采用時鐘信號，又采用握手信號；C既不采用時鐘信號，又不采用握手信號；D既采用時鐘信號，又采用握手信號。9存儲周期是指_C_。A存儲器的寫入時間； B存儲器進行連續(xù)寫操

25、作允許的最短間隔時間；C存儲器進行連續(xù)讀或?qū)懖僮魉试S的最短間隔時間； D指令執(zhí)行時間。10在程序的執(zhí)行過程中，Cache與主存的地址映射是由_C_。A操作系統(tǒng)來管理的；B程序員調(diào)度的；C由硬件自動完成的；D用戶軟件完成。11以下敘述_C_是正確的。A外部設(shè)備一旦發(fā)出中斷請求，便立即得到CPU的響應(yīng)；B外部設(shè)備一旦發(fā)出中斷請求，CPU應(yīng)立即響應(yīng)；C中斷方式一般用于處理隨機出現(xiàn)的服務(wù)請求；D程序查詢用于鍵盤中斷。12加法器采用先行進位的目的是_C_ 。A優(yōu)化加法器的結(jié)構(gòu)；B節(jié)省器材；C加速傳遞進位信號；D增強加法器結(jié)構(gòu)。13變址尋址方式中，操作數(shù)的有效地址是_C_。A基址寄存器內(nèi)容加上形式地址（

26、位移量）；B程序計數(shù)器內(nèi)容加上形式地址；C變址寄存器內(nèi)容加上形式地址；D寄存器內(nèi)容加上形式地址。14指令寄存器的位數(shù)取決于_B_。A存儲器的容量；B指令字長；C機器字長；D存儲字長。15在控制器的控制方式中，機器周期內(nèi)的時鐘周期個數(shù)可以不相同，這屬于A_。A同步控制；B異步控制；C聯(lián)合控制；D人工控制。16下列敘述中_B_是正確的。A控制器產(chǎn)生的所有控制信號稱為微指令；B微程序控制器比硬連線控制器更加靈活；C微處理器的程序稱為微程序；D指令就是微指令。17CPU中的譯碼器主要用于_B_ 。A地址譯碼；B指令譯碼；C選擇多路數(shù)據(jù)至ALU；D數(shù)據(jù)譯碼。18直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地

27、址碼送入_A_。APC； B地址寄存器；C累加器；DALU。19DMA方式的接口電路中有程序中斷部件，其作用是_C_。A實現(xiàn)數(shù)據(jù)傳送；B向CPU提出總線使用權(quán)；C向CPU提出傳輸結(jié)束；D發(fā)中斷請求。20下列器件中存取速度最快的是 C 。ACache；B主存；C寄存器；D輔存。二、填空題（共20分，每題1分）1完成一條指令一般分為 A 周期和 B 周期，前者完成 C 操作，后者完成 D 操作。2設(shè)指令字長等于存儲字長，均為24位，若某指令系統(tǒng)可完成108種操作，操作碼長度固定，且具有直接、間接（一次間址）、變址、基址、相對、立即等尋址方式，則在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占 A

28、 位，尋址特征位占 B 位，可直接尋址的范圍是 C ，一次間址的范圍是 D 。3微指令格式可分為 A 型和 B 型兩類，其中 C 型微指令用較長的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。4在寫操作時，對Cache與主存單元同時修改的方法稱作 A ，若每次只暫時寫入Cache，直到替換時才寫入主存的方法稱作 B 。5I/O與主機交換信息的方式中， 程序查詢方式 和 中斷方式 都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中 C 體現(xiàn)CPU與設(shè)備是串行工作的。6在小數(shù)定點機中，采用1位符號位，若寄存器內(nèi)容為10000000，當它分別表示為原碼、補碼和反碼時，其對應(yīng)的真值分別為 A 、 B 和 C （均用十進制表示）。三、名

29、詞解釋（共10分，每題2分）1時鐘周期 2向量地址 3系統(tǒng)總線 4機器指令 5超流水線 四、計算題（5分）設(shè)機器數(shù)字長為8位（含一位符號位在內(nèi)），若A = +15，B = +24，求 A-B補并還原成真值。五、簡答題（共15分）1指出零的表示是唯一形式的機器數(shù)，并寫出其二進制代碼（機器數(shù)字長自定）。（2分）2除了采用高速芯片外，分別指出存儲器、運算器、控制器和I/O系統(tǒng)各自可采用什么方法提高機器速度，各舉一例簡要說明。（4分）3總線通信控制有幾種方式，簡要說明各自的特點。（4分）4以I/O設(shè)備的中斷處理過程為例，說明一次程序中斷的全過程。（5分）六、問答題（共20分）1已知帶返轉(zhuǎn)指令的含義如下

30、圖所示，寫出機器在完成帶返轉(zhuǎn)指令時，取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。如果采用微程序控制，需增加哪些微操作命令？（8分）3（6分）設(shè)某機有四個中斷源A、B、C、D，其硬件排隊優(yōu)先次序為A > B > C > D，現(xiàn)要求將中斷處理次序改為D > A > C > B。（1）寫出每個中斷源對應(yīng)的屏蔽字。（2）按下圖時間軸給出的四個中斷源的請求時刻，畫出CPU執(zhí)行程序的軌跡。設(shè)每個中斷源的中斷服務(wù)程序時間均為20ms。BDAC405060708090302051510t (ms)程序2（6分）一條雙字長的取數(shù)指令（LDA）存于存儲器的100和101單

31、元，其中第一個字為操作碼和尋址特征M，第二個字為形式地址。假設(shè)PC當前值為100，變址寄存器XR的內(nèi)容為100，基址寄存器的內(nèi)容為200，存儲器各單元的內(nèi)容如下圖所示。寫出在下列尋址方式中，取數(shù)指令執(zhí)行結(jié)束后，累加器AC的內(nèi)容。LDAM300800700400500200600800500402401400300尋址方式 AC內(nèi)容（1） 直接尋址（2） 立即尋址（3） 間接尋址（4） 相對尋址（5） 變址尋址（6） 基址尋址102101100七、設(shè)計題（10分）設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用（低電平有效）作訪存控制信號，作讀寫命令信號（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲芯片：R

32、OM（2K´8位，4K´4位，8K´8位），RAM（1K´4位，2K´8位，4K´8位）及74138譯碼器和其他門電路（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲芯片的連接圖。要求：（1）最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)；（2）指出選用的存儲芯片類型及數(shù)量；（3）詳細畫出片選邏輯。計算機組成原理試題四一、選擇題（共20分，每題1分）1直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是_C_。A直接、立即、間接；B直接、間接、立即；C立即、直接、間接；D立即、間接、直接。2存放欲

33、執(zhí)行指令的寄存器是_D_。AMAR； BPC； CMDR； DIR。3在獨立請求方式下，若有N個設(shè)備，則_B_。A有一個總線請求信號和一個總線響應(yīng)信號；B有N個總線請求信號和N個總線響應(yīng)信號；C有一個總線請求信號和N個總線響應(yīng)信號；D有N個總線請求信號和一個總線響應(yīng)信號。4下述說法中_C_是正確的。A半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶；B半導(dǎo)體RAM是易失性RAM，而靜態(tài)RAM中的存儲信息是不易失的；C半導(dǎo)體RAM是易失性RAM，而靜態(tài)RAM只有在電源不掉時，所存信息是不易失的。5DMA訪問主存時，向CPU發(fā)出請求，獲得總線使用權(quán)時再進行訪存，這種情況稱作_B_。A停止CPU訪問主

34、存；B周期挪用；CDMA與CPU交替訪問；DDMA。6計算機中表示地址時，采用_D_ 。A原碼；B補碼；C反碼；D無符號數(shù)。7采用變址尋址可擴大尋址范圍，且_C_。A變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中不可變；B變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程中可變；C變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中可變； D變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程不中可變；8由編譯程序?qū)⒍鄺l指令組合成一條指令，這種技術(shù)稱做_C_。A超標量技術(shù)；B超流水線技術(shù)；C超長指令字技術(shù)；D超字長。9計算機執(zhí)行乘法指令時，由于其操作較復(fù)雜，需要更多的時間，通常采用_C_控制方式。A延長機器周期內(nèi)節(jié)拍數(shù)的

35、；B異步；C中央與局部控制相結(jié)合的；D同步；10微程序放在_B_中。A存儲器控制器；B控制存儲器；C主存儲器；DCache。11在CPU的寄存器中，B_對用戶是完全透明的。A程序計數(shù)器；B指令寄存器；C狀態(tài)寄存器；D通用寄存器。12運算器由許多部件組成，其核心部分是_B_。 A數(shù)據(jù)總線； B算術(shù)邏輯運算單元； C累加寄存器； D多路開關(guān)。13DMA接口_B_。A可以用于主存與主存之間的數(shù)據(jù)交換；B內(nèi)有中斷機制；C內(nèi)有中斷機制，可以處理異常情況；D內(nèi)無中斷機制14CPU響應(yīng)中斷的時間是_C_。A中斷源提出請求；B取指周期結(jié)束；C執(zhí)行周期結(jié)束；D間址周期結(jié)束。15直接尋址的無條件轉(zhuǎn)移指令功能是將指

36、令中的地址碼送入_A_。APC；B地址寄存器；C累加器；DALU。16三種集中式總線控制中，_A_方式對電路故障最敏感。A鏈式查詢；B計數(shù)器定時查詢；C獨立請求；D以上都不對。17一個16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是_B_。A48；B46；C36；D3218以下敘述中錯誤的是_B_。A指令周期的第一個操作是取指令；B為了進行取指令操作，控制器需要得到相應(yīng)的指令；C取指令操作是控制器自動進行的；D指令第一字節(jié)含操作碼。19主存和CPU之間增加高速緩沖存儲器的目的是_A_。A解決CPU和主存之間的速度匹配問題；B擴大主存容量；C既擴大主存容量，又提高了存取速度；D擴大輔存

37、容量。20以下敘述_A_是錯誤的。A一個更高級的中斷請求一定可以中斷另一個中斷處理程序的執(zhí)行；BDMA和CPU必須分時使用總線；CDMA的數(shù)據(jù)傳送不需CPU控制； DDMA中有中斷機制。二、填空（共20分，每空1分）1設(shè)24位長的浮點數(shù)，其中階符1位，階碼5位，數(shù)符1位，尾數(shù)17位，階碼和尾數(shù)均用補碼表示，且尾數(shù)采用規(guī)格化形式，則它能表示最大正數(shù)真值是 A ，非零最小正數(shù)真值是 B ，絕對值最大的負數(shù)真值是 C ，絕對值最小的負數(shù)真值是 D （均用十進制表示）。2變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供 A ， 指令提供 B ； 而在變址尋址中，變址寄存器提供 C ，指令提供

38、D 。 3影響流水線性能的因素主要反映在 A 和 B 兩個方面。4運算器的技術(shù)指標一般用 A 和 B 表示。5 緩存是設(shè)在 A 和 B 之間的一種存儲器，其速度 C 匹配，其容量與 D 有關(guān)。6CPU響應(yīng)中斷時要保護現(xiàn)場，包括對 A 和 B 的保護，前者通過 C 實現(xiàn)，后者可通過 D 實現(xiàn)。三、名詞解釋(共10分，每題2分)1微程序控制 2存儲器帶寬 3RISC 4中斷隱指令及功能 5機器字長 四、計算題（5分）已知：兩浮點數(shù)x = 0.1101×210，y = 0.1011×201 求：x + y五、簡答題（共20分）1完整的總線傳輸周期包括哪幾個階段？簡要敘述每個階段的

39、工作。（4分）2除了采用高速芯片外，從計算機的各個子系統(tǒng)的角度分析，指出6種以上（含6種）提高整機速度的措施。（6分）3某機有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L3,L2,L4,L0,L1，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4L0L1L2L3L44某機主存容量為4M×16位，且存儲字長等于指令字長，若該機的指令系統(tǒng)具備120種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對四種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進制表示）；（3）一次間址的尋址

40、范圍（十進制表示）；（4）相對尋址的位移量（十進制表示）。六、問答題（共15分）1假設(shè)CPU在中斷周期用堆棧保存程序斷點，而且進棧時指針減1，出棧時指針加1。分別寫出組合邏輯控制和微程序控制在完成中斷返回指令時，取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。（8分）2畫出DMA方式接口電路的基本組成框圖，并說明其工作過程（以輸入設(shè)備為例）。（7分）七、設(shè)計題（10分）設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號（低電平有效），用作讀/寫控制信號（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K&#

41、215;8位ROM；4K×8位ROM；8K×8位ROM及74LS138譯碼器和各種門電路，如圖所示。畫出CPU與存儲器的連接圖，要求（1）主存地址空間分配：6000H67FFH為系統(tǒng)程序區(qū)；6800H6BFFH為用戶程序區(qū)。（2）合理選用上述存儲芯片，說明各選幾片？（3）詳細畫出存儲芯片的片選邏輯圖。計算機組成原理試題五一、選擇題（共20分，每題1分）1一條指令中包含的信息有 C 。A操作碼、控制碼；B操作碼、向量地址；C操作碼、地址碼。2在各種異步通信方式中，_C_速度最快。A全互鎖； B半互鎖； C不互鎖。3一個512KB的存儲器，其地址線和數(shù)據(jù)線的總和是_C_。A17

42、；B19；C27。4在下列因素中，與Cache的命中率無關(guān)的是C。）ACache塊的大??；BCache的容量；C主存的存取時間。5在計數(shù)器定時查詢方式下，若計數(shù)從0開始，則_A_。A設(shè)備號小的優(yōu)先級高；B每個設(shè)備使用總線的機會相等；C設(shè)備號大的優(yōu)先級高。6Cache的地址映象中，若主存中的任一塊均可映射到Cache內(nèi)的任一塊的位置上，稱作B。A直接映象；B全相聯(lián)映象；C組相聯(lián)映象。7中斷服務(wù)程序的最后一條指令是_C_。A轉(zhuǎn)移指令；B出棧指令； C中斷返回指令。8微指令操作控制字段的每一位代表一個控制信號，這種微程序的控制（編碼）方式是_B_。A字段直接編碼； B直接編碼； C混合編碼。9在取指

43、令操作之后，程序計數(shù)器中存放的是_C_。A當前指令的地址； B程序中指令的數(shù)量； C下一條指令的地址。10以下敘述中_A_是正確的。ARISC機一定采用流水技術(shù)；B采用流水技術(shù)的機器一定是RISC機；CCISC機一定不采用流水技術(shù)。11在一地址格式的指令中，下列 B 是正確的。A僅有一個操作數(shù),其地址由指令的地址碼提供；B可能有一個操作數(shù),也可能有兩個操作數(shù)；C一定有兩個操作數(shù)，另一個是隱含的。12在浮點機中，判斷原碼規(guī)格化形式的原則是_B_。 A尾數(shù)的符號位與第一數(shù)位不同； B尾數(shù)的第一數(shù)位為1，數(shù)符任意； C尾數(shù)的符號位與第一數(shù)位相同； D階符與數(shù)符不同。13I/O采用不統(tǒng)一編址時，進行輸

44、入輸出操作的指令是_C_。A控制指令； B訪存指令；C輸入輸出指令。14設(shè)機器字長為64位，存儲容量為128MB，若按字編址，它的尋址范圍是B。A16MB；B16M；C32M。15 B 尋址便于處理數(shù)組問題。A間接尋址；B變址尋址；C相對尋址。16超標量技術(shù)是_B_。A縮短原來流水線的處理器周期；B在每個時鐘周期內(nèi)同時并發(fā)多條指令；C把多條能并行操作的指令組合成一條具有多個操作碼字段的指令。17以下敘述中_B_是錯誤的。A取指令操作是控制器固有的功能，不需要在操作碼控制下完成；B所有指令的取指令操作都是相同的；C在指令長度相同的情況下，所有指令的取指操作都是相同的。18I/O與主機交換信息的方

45、式中，中斷方式的特點是_B_。ACPU與設(shè)備串行工作，傳送與主程序串行工作；BCPU與設(shè)備并行工作，傳送與主程序串行工作；CCPU與設(shè)備并行工作，傳送與主程序并行工作。19設(shè)寄存器內(nèi)容為11111111，若它等于 +127，則為_D_。 A原碼； B補碼； C反碼； D移碼。20設(shè)機器數(shù)采用補碼形式（含l位符號位），若寄存器內(nèi)容為9BH，則對應(yīng)的十進制數(shù)為_C_。 A-27； B-97； C-101； D155。二、填空題（共20分，每空1分）1DMA的數(shù)據(jù)塊傳送可分為 A 、 B 和 C 階段。2設(shè) n = 16 （不包括符號位），機器完成一次加和移位各需100ns，則原碼一位乘最多需 A

46、ns,補碼Booth算法最多需 B ns。3設(shè)相對尋址的轉(zhuǎn)移指令占2個字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是位移量（用補碼表示），每當CPU從存儲器取出一個字節(jié)時，即自動完成（pc）+ 1 pc。設(shè)當前指令地址為3008H，要求轉(zhuǎn)移到300FH，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)為 A 。若當前指令地址為300FH，要求轉(zhuǎn)移到3004H，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為 B 。4設(shè)浮點數(shù)階碼為8位（含1位階符），用移碼表示，尾數(shù)為24位（含1位數(shù)符），用補碼規(guī)格化表示，則對應(yīng)其最大正數(shù)的機器數(shù)形式為 A ，真值為 B （十進制表示）；對應(yīng)其絕對值最小負數(shù)的機器數(shù)形式為 C ，真值為 D （十進制表示）。5I

47、/O的編址方式可分為 A 和 B 兩大類，前者需有獨立的I/O指令，后者可通過 C 指令和設(shè)備交換信息。6動態(tài)RAM靠 A 的原理存儲信息，因此一般在 B 時間內(nèi)必須刷新一次，刷新與 C 址有關(guān)，該地址由 D 給出。7在微程序控制器中，一條機器指令對應(yīng)一個 A ，若某機有35條機器指令，通?？蓪?yīng) B 。三、解釋下列概念（共10分，每題2分）1CMAR 2總線 3指令流水 4單重分組跳躍進位 5尋址方式 四、計算題（6分）設(shè)某機主頻為8MHz，每個機器周期平均含2個時鐘周期，每條指令平均有2.5個機器周期，試問該機的平均指令執(zhí)行速度為多少MIPS？若機器主頻不變，但每個機器周期平均含4個時鐘周

48、期，每條指令平均有5個機器周期，則該機的平均指令執(zhí)行速度又是多少MIPS？ 五、簡答題（共20分）1CPU包括哪幾個工作周期？每個工作周期的作用是什么。（4分）2什么是指令周期、機器周期和時鐘周期？三者有何關(guān)系?（6分）3某機有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L3,L2,L4,L1,L0，寫出各中斷源的屏蔽字。（5分）中斷源屏蔽字0 1 2 3 4L0L1L2L3L44某機主存容量為4M×16位，且存儲字長等于指令字長，若該機的指令系統(tǒng)具備56種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對、變址五種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（2）該指令直接尋址的最大范圍（十進制表示）；（3）一次間址的尋址范圍（十進制表示）；（4）相對尋址的位移量（十進制表示）。六、問答題（共